CN110191539A - 驱动电路、驱动芯片及显示系统、显示方法 - Google Patents

Abstract

本发明涉及到驱动电路、驱动芯片及显示系统、显示方法。驱动电路中带有解码器的数据传输模块用于从接收的通讯数据中译码出灰度数据，脉宽调制模块根据灰度数据形成脉宽调制信号，脉宽调制信号表征灰度数据携带的占空比信息。每路发光二极管和一路恒流单元设为串联，任意一路发光二极管所串联的恒流单元是否向该任意一路发光二极管提供恒定电流受控于与该任意一路发光二极管对应的脉宽调制信号。每路发光二极管在脉宽调制信号周期内的恒流点亮时间由与它对应的脉宽调制信号确定。任意一路发光二极管被导通或关断而产生电流跳变时，驱动电路当中的分流模块调节流经自身的分流值以维持驱动电路的总输入电流在预设值。

Description

驱动电路、驱动芯片及显示系统、显示方法

技术领域

本发明主要涉及照明显示领域，更确切的说，涉及到在含有固态发光二极管光源的照明显示场景中提供相应的驱动电路和驱动芯片以及显示系统和显示方法。

背景技术

关于如何控制发光二极管亮度，技术路线从早期的模拟调光逐步过渡到更广泛的基于脉冲宽度调制信号的脉冲调光，模拟调光和脉冲调光亦可结合使用。模拟调光之核心在于调节流经二极管的电流大小因此光源会按照期望产生亮度变化之效果。脉冲调光是在确定时间段内改变二极管点亮或关断的时间宽度并认为发光二极管导通点亮期间流经二极管的电流是固定值，发光二极管关断期间是没有电流的，亦可达到亮度改变功效。根据格拉斯曼定律和国际发光照明委员会标准色度图，照明和显示系统中需要将像素点的基准颜色分量分配在预定的强度范围，视觉系统能够感知的所有颜色基本上都能够依赖基色的灰度变化和不同的亮度叠加获得，调节像素点的颜色自然离不开数据传输。当前业界并未能提供妥善的折衷方案来完善照明显示系统所关心的包括数据传输管理和整体系统功耗管理以及显示效果管理等关键技术指标，驱动电路中应当如何应对发光二极管的瞬时冲击电流和兼顾必要的分辨率并满足白平衡显示效果等皆是亟待解决的难题。

发明内容

本申请披露了一种驱动电路，驱动多路发光二极管，包括：

具有解码器的数据传输模块，用于从接收的通讯数据中译码出灰度数据；

根据灰度数据形成多路脉宽调制信号的多个脉宽调制模块，每一路脉宽调制信号表征与其对应的一路发光二极管所匹配的灰度数据携带的占空比信息；

恒流单元，每一路发光二极管均和一路恒流单元设为串联，每一路发光二极管是否流过与其串联的恒流单元所提供的恒定电流受控于与其对应的一路脉宽调制信号；

每一路发光二极管在脉宽调制信号的周期内的恒流点亮时间，由与它对应的一路脉宽调制信号来确定；以及

与多路发光二极管并联的分流模块，任意一路发光二极管被导通或关断而产生电流跳变时，分流模块适应性地调节流经自身的分流值以维持驱动电路的总输入电流在预设值。

上述的驱动电路：至少配备红绿蓝三基色的多路发光二极管，每一基色发光二极管根据匹配给它的灰度数据来确定其恒流点亮时间，三基色混色条件下调整各路发光二极管的灰度数据，藉由多路发光二极管各自匹配的灰度数据的变化从而得到不同的颜色。

上述的驱动电路：驱动电路通过数据传输模块在每一帧通讯数据中截取到属于它的通讯数据之后，将它接收到的余下其他通讯数据转发给与其级联的后一级通讯数据接收方。

上述的驱动电路：分流模块还用于将提供给驱动电路的输入电压稳定在期望值。

上述的驱动电路：具有接收输入电压的电源输入端及电势参照端，每路发光二极管均和相应的一路恒流单元串联耦合在电源输入端与电势参照端之间，分流模块亦耦合在电源输入端与电势参照端之间。

上述的驱动电路：分流模块包括阴极和阳极对应分别耦合至电源输入端和电势参照端的可调并联型电压基准电路，电源输入端和电势参照端之间设有电阻分压器；可调并联型电压基准电路的参考端耦合到电阻分压器的分压节点处。

上述的驱动电路：设置可调并联型电压基准电路之阴极直接耦合到电源输入端处或设置可调并联型电压基准电路之阴极通过电阻耦合至电源输入端处。

上述的驱动电路：配备多路恒流单元，每路发光二极管以一对一的方式与相应的一路恒流单元单独设置成串联连接，任意一路发光二极管所对应的一路脉宽调制信号出现有效逻辑电平时则该任意一路发光二极管被点亮以及它所串联的一路恒流单元被启用。

上述的驱动电路：多路发光二极管对应多路脉宽调制信号，脉宽调制信号的单个周期时间划分成多个子时间段并将每一路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内，藉此在脉宽调制信号的单个周期时间内该多路发光二极管被分时依次点亮。

上述的驱动电路：多路发光二极管对应多路脉宽调制信号，在脉宽调制信号的单个周期时间内将多路脉宽调制信号各自的有效逻辑电平设为随着时间推移而依次出现，先后出现有效逻辑电平的任意两路脉宽调制信号的有效逻辑电平设为不交叠或局部交叠。

上述的驱动电路：设置每个子时间段的时间长度均可以自由调节，但各个子时间段各自的时间长度相加得到的总时间长度需等于脉宽调制信号的周期时间。

上述的驱动电路：配备多路恒流单元，每路发光二极管以一对一的方式与相应的一路恒流单元单独串联连接，任意一路发光二极管所对应的一路脉宽调制信号出现有效逻辑电平时则该任意一路发光二极管被点亮以及它所串联的一路恒流单元被启用；或者是配备数量单一且公共的恒流单元，每路发光二极管皆与公共的恒流单元串联连接并在任意一路发光二极管所对应的一路脉宽调制信号出现有效逻辑电平时，该公共的恒流单元被启用及该任意一路发光二极管切换到与公共的恒流单元串联而点亮。

上述的驱动电路：设有与多路发光二极管并联的旁路模块，多路脉宽调制信号执行或非逻辑运算得到的结果视为旁路模块的一个控制信号，控制信号出现有效逻辑电平时触发旁路模块对驱动电路的总输入电流实施分流。

上述的驱动电路：旁路模块具有的分流电阻和一路恒流单元设为串联；每路发光二极管及分流电阻各自均配备有恒流单元，任意一路发光二极管对应的脉宽调制信号出现有效逻辑电平时则它串联的恒流单元被启用、控制信号出现有效逻辑电平时则分流电阻串联的恒流单元被启用；或多路发光二极管及分流电阻共用公共的恒流单元，任意一路发光二极管对应的脉宽调制信号出现有效逻辑电平时则它切换到与该公共的恒流单元串联、控制信号出现有效逻辑电平时则分流电阻切换到与该公共的恒流单元串联。

上述的驱动电路：在向驱动电路供电的线路上设置带有恒流源的电流源模块，用于将驱动电路的总输入电流维持在预设值，以输出电流固定的模式设置恒流源或以输出电流可调的模式设置可编程式的恒流源。

上述的驱动电路：电流源模块配置的数据传输模块具有解码器，用于从电流源模块接收的通讯数据中译码出电流调节数据，电流源模块根据电流调节数据调节可编程式的恒流源的输出电流。

上述的驱动电路：接收的上一帧通讯数据刷新到下一帧通讯数据而调整多路发光二极管各自的灰度数据的阶段，电流源模块接收的电流调节数据按帧刷新，驱动电路的总输入电流从与上一帧电流调节数据对应的预设值更新到与下一帧电流调节数据对应的预设值。

上述的驱动电路：电流源模块通过数据传输模块在每一帧通讯数据中截取到属于它的通讯数据之后，将它接收的余下其他通讯数据转发给与其级联的后一级通讯数据接收方。

上述的驱动电路：以提供的恒定电流被固定的模式设置恒流单元，或者以提供的恒定电流可以被调节的模式设置可编程式的恒流单元。

上述的驱动电路：驱动电路配置的数据传输模块用于从通讯数据中译码出恒流调节数据且驱动电路根据恒流调节数据来调节可编程式的恒流单元提供的恒定电流的大小值。

上述的驱动电路：在向驱动电路供电的线路上设置带有恒流源的电流源模块，将驱动电路的总输入电流维持在预设值；电流源模块配置的数据传输模块具有解码器，用于从接收的通讯数据中译码出电流调节数据，电流源模块根据电流调节数据来调节可编程式的恒流源的输出电流的大小值。

上述的驱动电路：每一帧通讯数据中以发给电流源模块的电流调节数据设定其恒流源的输出电流的大小值、以发给驱动电路的恒流调节数据设定其恒流单元提供的恒定电流的大小值；在同一帧通讯数据条件下设定电流调节数据和恒流调节数据时，多路发光二极管各自流过的电流叠加得到的总电流不超过电流源模块中恒流源的输出电流。

上述的驱动电路：多路发光二极管对应多路脉宽调制信号，脉宽调制信号的单个周期时间划分成多个子时间段并将每一路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内；多路脉宽调制信号执行或非逻辑运算的结果视为与多路发光二极管并联的一个旁路模块的控制信号，控制信号出现有效逻辑电平时触发旁路模块导通并实施分流；旁路模块分流时的分流电流由一路恒流单元确定，在同一帧通讯数据条件下设定电流调节数据和恒流调节数据时还限定该分流电流不超过电流源模块中恒流源的输出电流。

本申请披露了一种驱动芯片，包括如前述内容所言的驱动电路。

本申请披露了一种驱动芯片，驱动多路发光二极管，包括：

具有解码器的数据传输模块，用于从接收的通讯数据中译码出灰度数据；

根据灰度数据形成多路脉宽调制信号的多个脉宽调制模块，每一路脉宽调制信号表征与其对应的一路发光二极管所匹配的灰度数据携带的占空比信息；

恒流单元，每一路发光二极管均和一路恒流单元设为串联，每一路发光二极管所串联的恒流单元是否向它提供恒定电流受控于与它对应的一路脉宽调制信号；

每一路发光二极管在脉宽调制信号的周期内的恒流点亮时间，由与其对应的一路脉宽调制信号来确定；以及

与多路发光二极管并联的含可调并联型电压基准电路的分流模块，由分压器对驱动芯片的输入电压采样并将采样值输给可调并联型电压基准电路的参考端，以稳定输入电压；

任意一路发光二极管被导通或关断而产生电流跳变时，分流模块适应性地调节流经自身的分流值以维持驱动电路的总输入电流在预设值。

上述的驱动芯片：可调并联型电压基准电路之阴极直接耦合到输入电压处；或可调并联型电压基准电路之阴极通过电阻耦合到输入电压处，该电阻直接集成在驱动芯片内部或作为独立的分立器件布置在驱动芯片外部。

本申请披露了另一种驱动电路，驱动多路发光二极管，包括：

具有解码器的数据传输模块，用于从接收的通讯数据中译码出灰度数据；

多个脉宽调制模块，每个脉宽调制模块根据与其对应的一路发光二极管所匹配的灰度数据形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；

恒流单元，每一路发光二极管均和一路恒流单元设为串联，每一路发光二极管是否流过与其串联的恒流单元所提供的恒定电流受控于与其对应的一路脉宽调制信号；

每一路发光二极管在脉宽调制信号的周期内的恒流点亮时间，由与其对应的一路脉宽调制信号来确定，将脉宽调制信号的单个周期时间划分成多个子时间段并将每一路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内。

上述的驱动电路：包括与多路发光二极管并联的旁路模块，多路脉宽调制信号执行或非逻辑运算的结果视为旁路模块的控制信号，控制信号出现有效逻辑电平时触发旁路模块导通并作为驱动电路的分流支路实施分流，旁路模块分流时的电流是预先设定的恒流值。

上述的驱动电路：旁路模块分流时其预先设定的恒流值由一路恒流单元所提供的恒定电流决定；以及驱动电路配置的数据传输模块还用于从通讯数据中译码出恒流调节数据，驱动电路根据恒流调节数据来调节恒流单元所提供的恒定电流的大小值。

上述的驱动电路：在向驱动电路供电的线路上设置带有恒流源的电流源模块，以将驱动电路的总输入电流维持在预设值，电流源模块配置的数据传输模块具有解码器，用于从接收的通讯数据中译码出电流调节数据，电流源模块根据电流调节数据调节可编程式的恒流源的输出电流；在同一帧通讯数据条件下设定电流调节数据和恒流调节数据时，限定每路发光二极管流过的电流不超过电流源模块中恒流源的输出电流、和/或限定旁路模块分流时的电流不超过电流源模块中恒流源的输出电流。

上述的驱动电路：设置每个子时间段的时间长度均可以自由调节，但各个子时间段各自的时间长度相加得到的总时间长度需等于脉宽调制信号的周期时间。

上述的驱动电路：包括与多路发光二极管并联的分流模块，作为驱动电路的分流支路实施分流并还用于将提供给驱动电路的输入电压稳定在期望值。

本申请披露了一种基于前述驱动电路的显示系统，包括：

级联连接的多级驱动电路，每一级驱动电路通过其数据传输模块在每一帧通讯数据当中截取属于它的通讯数据、和将接收到的余下其他通讯数据转发给与它级联连接的后级驱动电路，使每级驱动电路均撷取到属于本级的灰度数据；

每级驱动电路依据本级的灰度数据来分别驱动点亮与其配套的多路发光二极管。

上述的显示系统：每个驱动电路包括接收输入电压的电源输入端及电势参照端；每个驱动电路当中的任意一路发光二极管均和与之对应的一路恒流单元串联耦合在电源输入端和电势参照端之间、分流模块亦耦合在电源输入端与电势参照端之间。

上述的显示系统：多级驱动电路被设置成一列或多列，每一列当中作为列首的第一个驱动电路的电源输入端耦合到电源正极而作为列尾的最后一个驱动电路的电势参照端耦合到电源负极、及设置每一列当中后一个驱动电路的电源输入端耦合到相邻前一个驱动电路的电势参照端。

上述的显示系统：每一列驱动电路和至少一个带有恒流源的电流源模块串接，将每一列驱动电路中的任意一个驱动电路的电源输入端流向电势参照端的总输入电流限定在预设值，以输出电流固定的模式设置恒流源或输出电流可调的模式设置可编程式的恒流源。

上述的显示系统：在设置可编程式的恒流源的条件下，电流源模块配置的数据传输模块具有的解码器用于从接收的通讯数据中译码出电流调节数据，电流源模块根据电流调节数据来调节恒流源的输出电流之大小值；每个电流源模块亦和多级驱动电路设置成级联的连接关系，使具有数据转发功能的电流源模块和驱动电路皆可以向对方转发通讯数据。

上述的显示系统：输送给电流源模块、驱动电路的上一帧通讯数据刷新到下一帧通讯数据后，每个电流源模块接收的电流调节数据按帧被同步刷新，每一列驱动电路中的每个驱动电路的总输入电流亦由串接在每一列驱动电路中的电流源模块按刷新后的电流调节数据重新确定。

上述的显示系统：驱动电路配置的数据传输模块从通讯数据中译码出恒流调节数据及驱动电路根据恒流调节数据来调节可编程式的恒流单元提供的恒定电流的大小值；输送给电流源模块、驱动电路的上一帧通讯数据刷新到下一帧通讯数据后，每个驱动电路接收的恒流调节数据按帧被同步刷新，使每个驱动电路中的每个恒流单元提供的恒定电流按刷新后的恒流调节数据重新确定。

上述的显示系统：每个驱动电路中均设有与多路发光二极管并联的旁路模块，每个驱动电路中与多路发光二极管对应的多路脉宽调制信号执行或非逻辑运算得到的结果视为旁路模块的一个控制信号，控制信号出现有效逻辑电平时触发旁路模块对驱动电路的总输入电流实施分流；旁路模块分流时的分流值由一路恒流单元提供的恒定电流决定，藉此当输送给电流源模块、驱动电路的上一帧通讯数据刷新到下一帧通讯数据后，每个驱动电路中为旁路模块分配的一路恒流单元之恒定电流按刷新后的恒流调节数据重新确定。

上述的显示系统：级联连接的电流源模块和多级驱动电路以基于单线通信协议的方式传递通讯数据。

上述的显示系统：多级驱动电路被设置成一列或多列，在供电方式上将每一列当中所有的驱动电路叠加在电源正极和电源负极之间，每一列当中将前一个驱动电路的总输出电流视为相邻后一个驱动电路的总输入电流。

本申请披露了一种显示方法，驱动多路发光二极管点亮，包括：

设置任意一路发光二极管均和一路恒流单元串联连接；

设置起到分流作用的分流模块与多路发光二极管并联连接；

利用带有解码器的数据传输模块从接收到的通讯数据中译码出灰度数据；

根据分配给每路发光二极管的灰度数据，利用脉宽调制模块形成与每路发光二极管相对应的脉宽调制信号；

每路发光二极管是否流过与它串联的恒流单元提供的恒定电流，由与它对应的一路脉宽调制信号控制；

在任意一路发光二极管被导通或关断而发生电流跳变事件的时刻：

如果引起多路发光二极管之总电流增加则分流模块之分流值趋于减少；或

如果引起多路发光二极管之总电流减少则分流模块之分流值趋于增加；或

如果并未引起多路发光二极管之总电流改变则分流模块之分流值趋于不变。

上述的方法：多路发光二极管对应多路脉宽调制信号，脉宽调制信号的单个周期时间划分成多个子时间段，每路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内。

上述的方法：多路脉宽调制信号执行或非逻辑运算得到的结果定义为控制信号，控制信号出现有效逻辑电平时触发与多路发光二极管并联的一个旁路模块导通，旁路模块导通分流情况下的电流是预先设定的恒流值。

本申请披露了另一种显示方法，驱动多路发光二极管点亮，包括：

设置任意一路发光二极管均和一路恒流单元串联连接；

设置起到分流作用的旁路模块与多路发光二极管并联连接；

利用带有解码器的数据传输模块从接收到的通讯数据中译码出灰度数据；

根据分配给每路发光二极管的灰度数据，利用脉宽调制模块形成与每路发光二极管相对应的脉宽调制信号，多路发光二极管对应多路脉宽调制信号；

每路发光二极管是否流过与它串联的恒流单元提供的恒定电流，由与它对应的一路脉宽调制信号控制；

将脉宽调制信号的单个周期时间划分成多个子时间段，并将每路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内；

利用一个控制信号控制旁路模块是否被接通，多路脉宽调制信号执行或非逻辑运算得到的结果定义为控制信号，旁路模块接通分流情况下的电流是预先设定的恒流值。

上述的方法：起到分流作用的分流模块与多路发光二极管并联连接，脉宽调制信号的周期时间内当多路发光二极管均未导通时，至少由旁路模块和分流模块共同实施分流。

附图说明

为使上述目的和特征及优点能够更加明显易懂，下面结合附图对具体实施方式做详细的阐释，阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见。

图1是可向驱动电路提供恒流源的电流源模块的可选电路架构示意图。

图2是驱动光源并集成有数据传输功能的驱动电路的电路架构示意图。

图3是电流源模块的数据传输模块与微调电阻配合实现调节输出电流。

图4是可调并联型电压基准电路之阴极由芯片外的电阻耦合至输入电压。

图5是可调并联型电压基准电路之阴极在芯片内直接地耦合至输入电压。

图6是可调并联型电压基准电路之阴极在芯片内由电阻耦合至输入电压。

图7是驱动电路的数据传输模块与脉宽调制模块配合形成脉宽调制信号。

图8是脉宽调制模块根据灰度数据形成多路脉宽调制信号的波形示意图。

图9是能输出恒定电流给与之串联的发光二极管的恒流单元的可选范例。

图10是能输出恒定电流给与之串联的发光二极管的恒流单元的其他范例。

图11是级联的驱动电路被设置成一列或多列且每列设有可调电流源模块。

图12是级联的驱动电路被设置成一列或多列且每列设有固定电流源模块。

图13是受驱动电路驱动的多路发光二极管设成共用相同的公共恒流单元。

图14是设置与多路发光二极管并联连接的旁路模块以构成并联分流支路。

图15是多路脉宽调制信号的或非逻辑运算得到的控制信号的波形示意图。

图16是发光二极管以及与它们并联的旁路模块各自均单独串联恒流单元。

具体实施方式

下面将结合各实施例，对本发明的方案进行清楚完整的阐述，所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。

参见图1，电流源模块PCS之核心作用是提供高精准度和稳定的输出电流输送给具有恒定电流需求的目标对象。电流源模块PCS暂且以基于线性调整器的电路架构作为可选的实施例来进行阐释说明。电流源模块PCS之恒流源部分的功率调整晶体管主要工作于线性状态或称非开关状态。功率调整晶体管T具有第一端和第二端及控制端，若功率调整晶体管采用金属氧化物半导体场效应晶体管则功率调整晶体管的三个端子通常称作漏极和源极及栅极控制端，若功率调整晶体管采用双极性结型晶体管则三个端子通常称作集电极和发射极及基极控制端。功率调整晶体管T第一端耦合至电源接收端VI而第二端则耦合到需取样电压的节点NT处。用反馈网络对节点NT处的电压进行取样而第一端接收输入电压并且电位参照端VR或曰参考地端是恒流源的电流输出端。串联连接在取样电压的节点NT与电位参照端VR之间的电阻R1和R2属于反馈网络，它们又称作反馈电阻且两者的互连节点ND视为反馈网络的电压反馈节点。互连节点ND处提供的反馈电压耦合输送到误差放大器A的反相端，带隙基准源BG0提供的基准电压VB0则输送至误差放大器A的正相端。误差放大器A将基准电压VB0和反馈节点处的反馈电压进行比较放大同时误差放大器A的输出端还耦合到功率调整晶体管T的控制端并操作功率调整晶体管工作在线性区，藉此维持节点NT处的电压是稳定的。基于形成稳定输出电流的需求在电位参照端VR和节点NT之间额外还连接有负载电阻RL，负载电阻RL两端的电压被确定则流经它的电流也是确定的，依据该方案可确保电位参照端VR处流出的电流是恒定电流并符合恒流源能够提供稳定输出电流的要求。负极接到电源接收端VI而正极则接到电位参照端VR的稳压二极管Z起到过压保护的作用。

参见图1，利用功率调整晶体管T和误差放大器A及负载电阻RL甚至反馈网络的恒流源已经具备提供稳定输出电流之能力，若单纯以此电路构建电流源模块则毫无疑虑恒流源流出的输出电流是固定的和难以被在线修改。试图灵活地调节恒流源的输出电流则需要更改反馈网络中电阻R1或R2的电阻值或者是更改负载电阻RL的电阻值或者是需要更改供基准电压VB0的电压值。考虑到电流源模块PCS的实际应用场景往往是电路板或类似的元器件载体，直接在载体上更换元器件存在操作复杂和高成本等劣势，较佳的应当以输出电流可调的模式设计可编程式的恒流源来替代输出电流固定的恒流源，则恒流源流出的输出电流不再固定而是可以被在线编程。当电流源模块PCS以集成电路的形式被设计成电流源芯片则在集成电路晶片内部更改元器件参数的动作更复杂。面临此情况下额外的为电流源模块PCS配置有数据传输模块DAT1，其具有解码器并可以按照预设的通信协议对输入的串行数据予以解码，数据传输模块DAT1从接收到的通讯数据当中译码出电流调节数据则电流源模块PCS据此可以根据电流调节数据来在线调节可编程式的恒流源的输出电流的大小值。电流调节数据之意义在于改变恒流源的输出电流的大小，典型的例如反馈网络中电阻R1或R2的阻值可以依据电流调节数据来微调，基准电压VB0的电压值甚至是负载电阻RL的电阻值均可以依据电流调节数据来微调，该等任何在线调整或说编程动作都会致使恒流源流出的输出电流之大小值被调节。

参见图2，暂且以集成电路形式出现的驱动芯片IC作为驱动发光二极管光源点亮的驱动电路的典型范例，但是值得强调的是这并不意味着驱动电路只能设计成集成电路因为分立电子元器件亦可搭建出功能相同的驱动电路。驱动电路既可被设计成集成电路亦可由分立电子元器件构建。驱动电路之数据传输模块DAT2与电流源模块PCS在前文提及的数据传输模块DAT1具有相同的解码功能，它们均具有解码器并能够按照预设的通信协议对输入的串行数据予以解码，区别是数据传输模块DAT2从接收的通讯数据中译码出的数据是灰度数据而不是电流调节数据。事实上无论是电流调节数据还是灰度数据都是由解码器将通讯数据中具有预设编码规则的信号还原为普通的二进制数据，被还原的数据在用途上略有区别所以命名也存在差异。类似于过温保护、启动保护、静电保护、瞬时电压保护和尖峰电流泄放电路等起到基本保护作用的电路及振荡器和上电复位电路甚至时钟电路等皆属于驱动芯片的必要或可选部分，为业界技术人员所熟知所以不再赘述。脉宽调制本质是将信号的幅度量转化成信号的时间量并得到脉宽信号，脉宽调制的实现机理大体上包括计数比较方式和延时单元方式、移向方式以及计数比较与延时单元相结合的混合方式等主要的技术路线，无论哪种方式得到结果均为具有一定占空比的脉宽信号。在业界所谓的数字脉冲宽度调制DPWM技术是属于现有技术的范畴。本申请中驱动电路之脉宽调制模块根据灰度数据形成脉宽调制信号，灰度数据用以确定脉宽调制信号的占空比也即可认为脉宽调制信号表征灰度数据所携带的占空比信息。

参见图2，基于解释说明的便捷性仅示意出了四路发光二极管，应当理解具体的光源数量不构成任何限制而仅用于参考。假设数据传输模块DAT2在通讯数据中解码出四组灰度数据则第一个脉宽调制模块PWM1根据分配给第一路发光二极管LED1的灰度数据形成与第一路发光二极管LED1对应的第一路脉宽调制信号，依据相同的道理设定第二个脉宽调制模块PWM2根据分配给第二路发光二极管LED2的灰度数据形成与所述的第二路发光二极管LED2对应的第二路脉宽调制信号，第三个脉宽调制模块PWM3则是根据分配给第三路发光二极管LED3的灰度数据形成与第三路发光二极管LED3对应的第三路脉宽调制信号，第四个脉宽调制模块PWM4由分配给第四路发光二极管LED4的灰度数据形成与第四路发光二极管LED4相对应的第四路脉宽调制信号。藉此可获悉：驱动电路中每个脉宽调制模块根据与其对应的一路发光二极管所匹配的灰度数据形成相应的一路脉宽调制信号，具体而言是每个脉宽调制模块根据分配给每路发光二极管的灰度数据形成与每路发光二极管相对应的脉宽调制信号。四路发光二极管除包括红绿蓝三基色光源外还包括白光类型的发光二极管，或包括两绿再加红蓝等替代方案。若照明显示场景不需要多路发光二极管光源却仅需要单路光源则四路发光二极管可消减至只保留单个二极管。

参见图2，设置第一路发光二极管LED1和恒流单元CC1串联连接，产生恒定电流的恒流单元CC1受控于第一路脉宽调制信号。第一路脉宽调制信号确定第一路发光二极管在第一路脉宽调制信号的周期内的恒流点亮时间。针对光源而言满幅值的恒定电流是以通或断的重复脉冲序列被加载到光源上：电流通的时候譬如第一路脉宽调制信号具有高电平逻辑则恒定电流被输出加载到第一路发光二极管LED1上，电流断的时候譬如第一路脉宽调制信号具有低电平逻辑则恒定电流被从第一路发光二极管LED1上断开。

参见图2，设置第二路发光二极管LED2和恒流单元CC2串联连接，产生恒定电流的恒流单元CC2受控于第二路脉宽调制信号。第二路脉宽调制信号确定第二路发光二极管在第二路脉宽调制信号的周期内的恒流点亮时间。第二路脉宽调制信号具有高电平逻辑则恒定电流被输出加载到第二路发光二极管LED2上，相反若第二路脉宽调制信号具有低电平逻辑则恒定电流被从第二路发光二极管LED2上断开。

参见图2，设置第三路发光二极管LED3和恒流单元CC3串联连接，产生恒定电流的恒流单元CC3受控于第三路脉宽调制信号，第三路脉宽调制信号确定第三路发光二极管在第三路脉宽调制信号的周期内的恒流点亮时间。第三路脉宽调制信号具有高电平逻辑则恒定电流被输出加载到第三路发光二极管LED3上，相反若第三路脉宽调制信号具有低电平逻辑则恒定电流被从第三路发光二极管LED3上断开。

参见图2，设置第四路发光二极管LED4和恒流单元CC4串联连接，产生恒定电流的恒流单元CC2受控于第四路脉宽调制信号，第四路脉宽调制信号确定第四路发光二极管在第四路脉宽调制信号的周期内的恒流点亮时间。第四路脉宽调制信号具有高电平逻辑则恒定电流被输出加载到第四路发光二极管LED4上，相反若第四路脉宽调制信号具有低电平逻辑则恒定电流被从第四路发光二极管LED4上断开。本范例中配备多路恒流单元譬如配备的恒流单元CC1-CC4等，每路发光二极管均以一对一的方式与相应的一路恒流单元单独设成串联连接。任意一路发光二极管如LED4所对应的一路脉宽调制信号如第四路脉宽调制信号出现有效逻辑电平如高电平，则该任意一路发光二极管如LED4被恒流点亮以及它所串联连接的一路恒流单元如CC4被启用。

参见图2，驱动电路设有与多路发光二极管并联连接的分流模块SHU并用于对多路发光二极管实施分流。前文记载每路脉宽调制信号在循环周期内针对相应光源的驱动电流要么完全有要么完全无，视为驱动电流的恒定电流是以导通或关断的重复脉冲序列被加载到各路发光二极管上，则各路发光二极管这种被导通或关断而发生跳变的电流毫无疑虑的会引起驱动电路输入输出电流的大幅摆动，受驱动电路驱动的发光二极管的数目越多则电流出现摆动的频率越高以及电流摆动的程度愈大，固态发光二极管光源的瞬时电流对于驱动电路的设计而言是极大的挑战。分流模块SHU之意义在于：任何一路发光二极管被导通或关断而产生电流跳变时，所述分流模块SHU总会适应性地调节流经它自身的分流值以维持驱动电路的总输入电流在预设值。以恒流单元CC1为例它在第一路脉宽调制信号的控制下要么接通要么关闭，恒流单元接通时第一路发光二极管LED1被导通则分流模块可能会适应性的减少自身的电流来补偿第一路发光二极管LED1的导通电流，或者是恒流单元关闭时第一路发光二极管LED1被关断则分流模块可能会适应性的增加流经自身的电流来弥补第一路发光二极管LED1的电流减少情况。同理余下其他各路发光二极管被导通或关断而发生跳变的电流亦由分流模块SHU来补偿。即使发生电流跳变事件倘若多路发光二极管之总电流并未改变则分流模块之分流值亦可保持不变，譬如某一路发光二极管关断而减少的电流恰好被另一路同步接通的发光二极管所弥补，补偿机制的目的之一是将驱动电路的总输入电流钳制在预设值或者说在预设范围之内。

参见图3，如果以输出电流固定的模式设置恒流源则电流源模块PCS完全不需要起到通信作用的数据传输模块DAT1，相反如果是以输出电流可调的模式设置可编程式的恒流源则所述的数据传输模块DAT1必不可少。数据传输模块DAT1-DAT2均存在需要转发数据和不需要转发数据两种情况。无须转发数据的情形下电流源模块PCS单独接收通讯数据即可而在需要转发数据的情形下它可参与到和驱动电路的级联关系中。在可选的实施例中以设置的解码器110和数据转发模块120为例来阐释数据传输模块接收通讯数据和转发数据的工作机制。信号输入端DI接收外部提供的通讯数据，服务器或微处理器等典型的数据发射端都可以输出符合预编码规则的通讯数据，解码器110需解码或译码出通讯数据中所携带的数据信息。譬如利用曼彻斯特编解码技术或归零码编解码技术等编码得到的通讯数据需要由解码器110正确的对该等格式的数据予以解码处理。实质上数据传输模块亦可视为串行接口或串口接口电路。数据解码的意义在于可以将无法直接辨别的具有预编码格式的数据还原成最常规的容易被识别和执行的二进制码，譬如曼彻斯特编码以高低电平跳变表征1或0而归零码以高电平的时间宽度区别1或0。译码得到的二进制码被暂时保存到寄存器130当中，考虑到寄存器130的数据刷新速度比较快时常在更新则利用另外的缓存空间或锁存器150来保存解码后的数据。通讯数据的解码过程可以选择在数据中检测结束指令码或复位指令来判断数据是否完成传输和接收。以归零码为例用持续时间较长的长低电平来表示复位指令，归零码中无论1码或0码都存在事先定义好的编码周期时间只不过两者的高电平在编码周期时间内的持续时间不同，而复位指令的时间长度则远远超过常规1码和0码的单个编码周期时间。可利用图中没有示意的长低电平检测电路来监控表示复位指令RESET的长低电平，长低电平出现则电流源模块就会复位并将电流调节数据从锁存器150用于微调和改写电阻R2的电阻值。

参见图3，校正电阻R2的电流调节数据之码元位数为自然数Q，相当于在系列微调电阻中选取数量为Q的微调电阻RA0-RAQ串联并等效为电阻R2。每个选取的微调电阻两端之间连接有选控开关从而每个微调电阻皆与一个选控开关并联，譬如该等微调电阻各自的两端分别并联有选控开关BS0-BSQ。电流调节数据B<Q>至B<0>分别用来控制与每个微调电阻并联连接的选控开关是否被导通。作为范例假设B<Q>为1则受该码元控制的微调电阻RAQ的并联选控开关BSQ接通并导致电阻R2的阻值减小。作为其他可选范例再假设B<1>为0则受该码元控制的微调电阻RA1的并联选控开关BS1被关断以至于导致电阻R2的总阻值增加。电流调节数据通过更改电阻R2的电阻值可以引发恒流源所流出的输出电流大小被调节。按照相同的道理，即便图中没有示意出来也很容易理解还可以替代性的利用电流调节数据来更改电阻R1的电阻值，甚至利用二进制电流调节数据来更改基准电压VB0的电压值，均可调节恒流源流出的输出电流之大小值。

参见图3，前文记载允许电流源模块PCS和驱动电路级联连接而基于单线通信协议的方式传递通讯数据是最简单的通信方案。曼彻斯特编码属于相位编码并且每个数据编码周期内以存在的高低电平跳变表征1或0，归零码则在每个编码周期时间内以高电平持续时间较长者表示1码而高电平持续时间较短者表示0码，它们通常被应用于单线通信协议的编解码但却不是仅有的编解码方案，例如可以在单个编码周期内以出现高电平的次数差异来辨别1码或0码若出现两次高电平表示1而出现单次高电平表示0，因此凡符合能够利用单根数据线传递数据的单线通信协议均可被应用到本申请中。承担数据再生或数据转发功能在电流源模块PCS中是由数据转发模块120执行，由其完成数据发送任务譬如向后级驱动电路传递通讯数据。数据转发模块120最简单的转发模式是透传也即允许它将从信号输入端DI接收到的通讯数据直接从信号输出端DO转发输出，然后级联连接的驱动电路或者电流源模块PCS再按照地址分配规律各自分别从单根数据线上提取到与自身地址相符的并属于自己的通讯数据。然而实际应用中级联的驱动电路数量极多且长距离数据传输极易产生码元错误，数据信号的输入输出端口皆存在的寄生或负载电容等参数会不可避免的诱发传输数据产生衰减，级联衰减效应会累积。以归零码协议为范例其每个比特位之高电平经历任何一次转发都或多或少存在部分损耗，再者显示系统本身所需要的像素点规模量十分庞大所以级联芯片愈多则数据失真态势愈严重，甚至引起芯片无法正常识别码元而导致级联的芯片数量受限。替代透传的第一种转发路径Sel1需要配合统计属于电流源模块PCS的电流调节数据B<0>至B<Q>的总比特数是否完整接收，统计比特数的实施手段是多样的如使用计数器是最惯用的，一旦属于电流源模块PCS的电流调节数据被它译码和完整接收则产生一个有效的使能信号ENB，使能信号ENB有效时如高电平有效便触发数据转发模块120启用数据转发功能并将信号输入端DI接收到的通讯数据从它的信号输出端DO转发出去，该情况下数据转发模块120充当了是否允许接收的通讯数据被输出的开关角色。数据转发模块120除了充当开关角色以外，事实上为了解决数据级联衰减效应的疑虑数据转发模块120更应该重构每个比特位使其传输损耗被修调从而恢复成标准的传输编码。仍然以归零码为例鉴于每个比特位之高电平经历再转发都存在着部分损耗的问题，例如数据转发模块120监测到1码的比特位存在高电平时长过短的情况下则它可以适当的延长1码的高电平时长至能识别的地步，监测到0码的比特位存在高电平时长过短的情况下则它可以适当延长0码的高电平时长、但此延长操作不能致使高电平时长过度延长以防止被错误的识别为1码。数据转发模块120藉此可以重构每个归零码格式的比特位使其恢复成标准的传输编码。实质上无论通讯数据是何种预设的编码格式该数据转发模块120皆应当可以重构每个比特位，使每个比特位的传输损耗被修调从而恢复成容易被识别的符合预定编码格式的标准化传输编码。

参见图3，第二种转发路径Sel2略微有别于第一种转发路径Sel1，区别是通讯数据先行被数据传输模块DAT1的解码器110进行解码处理，数据转发模块120充当开关角色在受控于使能信号ENB的条件下决定是否允许解码后的数据被转发，此情况下解码和数据重构几乎是同步完成。如利用数据传输模块DAT1未示意出的本地时钟电路提供具有预定数量的若干个时钟信号来检测每个归零码比特位之高电平的时间长度。考虑到每个编码周期时间内1码的高电平持续时间比0码的高电平持续时间要长，解码处理可用具有预定数量的时钟信号检测每个编码周期时间内的高电平时间长度，预定数量的时钟信号还未结束的前提下归零码比特位的高电平已提前结束则解码结果是0码，相反预定数量的时钟信号在结束时归零码比特位的高电平还未结束则解码结果是1码。那么除了可以直观的反映出解码结果之外解码器110还输出重构数据：当通讯数据的归零码比特位的高电平上升沿到来会触发具有预定数量的系列时钟信号开始对比特位采样，归零码比特位的高电平被预定数量的系列时钟信号当中的首个时钟采样到则解码器110开始输出高电平并被数据转发模块120转发出去；在具有预定数量的系列时钟信号中选择排序确定的指定时钟信号如排序第二的时钟信号继续采样该归零码比特位的高电平，若排序确定的指定时钟信号采样到低电平则解码器110开始从输出高电平切换到输出低电平并且该输出同步被数据转发模块120转发出去，相反的采样结果是，若排序确定的指定时钟信号采样到高电平则解码器110依然输出高电平且被数据转发模块120转发出去；预定数量的系列时钟信号结束时不管归零码比特位是否为高电平都触发解码器110返回至输出低电平并由数据转发模块120转发低电平。经由对解码和数据重构的阐释，数据转发等效于是对输入数据进行解码和重新编码后再予以转发，通讯数据在数据传输模块时钟资源的采样下完全恢复成具有预定编码格式的编码数据并传输给与其级联的数据接受方。

参见图3，略微有别于第一种转发路径Sel1和第二种转发路径Sel2，数据转发的可选实施手段是再编码技术即第三种转发路径Sel3。数据传输模块DAT1实现再编码目的是利用额外配置的编码器140。与前述几种转发模式完全不同，通讯数据被解码后会先行短暂的暂存到数据传输模块DAT1的存储空间，后续规定由能够重新对二进制数据实施再编码的编码器140将暂存数据重新编码和输出，这种数据被译码保存和按预定编码格式再编码输出的中继作用保证了数据能顺利传递。无论哪一种转发路径实现数据修调或曰数据整形手段之目标是将修调好的正确数据转发给下级的数据接受方，从而保障通讯数据在传输转发阶段不失真，前文提及的数据传输衰减失真不再掣肘单线传输线路上的数据接受者的级联连接数量，撇开数据刷新率因素则理论上数据接受者可以无限级联。值得强调的是虽然是以单线通信作为范例来描述通讯数据的传递过程，实质上替代性的多线通信亦适用于将通讯数据传递到电流源模块PCS和驱动电路。显示技术较为通用的是采用四根或其他数量的传输线来实现级联信号的传输，时钟信号线和数据信号线和载入信号线及输出使能信号线同时工作，通讯数据分别依次串行传输下去并通过四线信号的配合实现对各级联的数据接受者进行控制。使用数据线和时钟线以及锁存线共三条线的通信协议亦是显示技术的主流通信方案。像素点间距较大时更多是采用双线传输，数据线及时钟线双线传输是数据线条数与传输速率的折中。通用的IIC和SMBUS等双线协议要求从机并联而单线协议的优势是数据传输仅需单条信号线，第一至第三转发路径Sel1-Sel3甚至所谓的透传可以任选其一作为数据传输模块DAT1的单线通信方案。串行级联信号采用一根级联传输线顺次连接所有的数据接受者，传输过程无须考虑级联信号的时序配合，使级联信号传输过程更简洁且传输故障率低并减少了线缆的使用量和节约了成本。

参见图1，尽管电流源模块PCS利用线性调制器架构作为阐释范例但实质上本申请所谓的电流源模块PCS之电路架构并不唯一，任何能够提供稳定输出电流的电流源模块均能作为替代方案将驱动电路的总输入电流维持在预设值。例如三端可编程并联稳压器可被应用电流源模块PCS的替代方案中：功率调整晶体管T采用双极性结型晶体管并直接将带隙基准源和反馈网络及误差放大器A移除掉，功率调整晶体管T的第一端和控制端之间连接未示意出的电阻、将三端可编程并联稳压器的阴极连接到功率调整晶体管的控制端和将三端可编程并联稳压器的阳极连接到电位参照端VR、以及将三端可编程并联稳压器的参考端连接图示的节点NT位置处。设计电流源模块PCS的恒流源是基于双极性结型晶体管和三端可编程并联稳压器及负载电路RL。负载电路RL无需修调则是以输出电流固定的模式设置恒流源。若使用数据传输模块DAT1微调负载电路RL的电阻值则替代方案是以输出电流可调的模式设置可编程式的恒流源。电流源模块PCS在其他可选类型的替代方案中再譬如：功率调整晶体管T采用双极性结型晶体管并直接将带隙基准源和误差放大器移除掉，三端可编程并联稳压器的阴极连到功率调整晶体管的控制端而三端可编程并联稳压器的阳极连到电位参照端VR、在功率调整晶体管T的第一端和控制端之间连接未示意出的电阻、注意图中未示意出的三端可编程并联稳压器的参考端则连接到保留下来的反馈网络中的节点ND处。负载电路RL和反馈网络之电阻R1或R2不做任何修调则是以输出电流固定的模式设置恒流源，若使用数据传输模块DAT1微调反馈网络中具有串联关系的电阻R1或R2的阻值甚至微调负载电路RL的阻值，则替代方案是以输出电流可调的模式设置可编程式的恒流源。设计电流源模块PCS的恒流源是基于双极性结型晶体管和三端可编程并联稳压器及负载电路RL和反馈网络。很容易获悉提及的带有恒流源的电流源模块或带有恒流源的电流源芯片之方案是多样化的，只要其产生的输出电流能够将驱动电路的总输入电流维持在预设值均符合要求。

参见图2，和诸路发光二极管LED1-LED4并联连接的分流模块SHU起到分流的作用并亦可将提供给驱动电路的输入电压稳定在期望值。实现分流模块SHU基本功能的电路结构同样并不唯一而是多样化的。可选范例中分流模块SHU使用NPN双极晶体管如电源输入端IN连至NPN双极晶体管之集电极而电势参照端OUT连至NPN类型双极晶体管之发射极。再者NPN双极晶体管的集电极和基极之间连接有齐纳二极管以及基极和发射极之间连接有电阻，齐纳二极管的负极连到NPN双极晶体管的集电极而齐纳二极管的正极连到NPN双极晶体管基极。将一稳压管负极耦合到电源输入端IN和将稳压管的正极耦合到电势参照端OUT来稳定驱动电路的输入电压。在替代性的其他可选实施例中该分流模块SHU采用PNP双极晶体管如电源输入端IN耦合至PNP双极晶体管之发射极而电势参照端OUT耦合至PNP双极晶体管之集电极。该PNP双极晶体管的集电极和基极之间连接有齐纳二极管以及基极和发射极之间连接有电阻，需注意的是齐纳二极管的负极连接到PNP双极晶体管的基极而齐纳二极管的正极连到PNP双极晶体管的集电极并利用稳压管来稳定驱动电路的输入电压。稳压管负极连到电源输入端IN和将稳压管的正极耦合到电势参照端OUT。藉此可知分流模块SHU之方案亦是多样化的。

参见图4，和诸路发光二极管LED1-LED4并联连接的分流模块SHU在较佳的实施例中使用可调并联型电压基准电路SR。可调并联型电压基准电路既可以设计成分立器件又可以集成到集成电路中作为驱动芯片的部分功能模块。可调分流基准电压源或可调节精密并联稳压器(Adjustable precision shunt regulator)或可编程的基准源电路或三端可编程并联稳压器(Three-terminal programmable shunt regulator)或可编程并联型电压基准源等术语都是用来描述该可调并联型电压基准电路，只不过不同的生产商或使用者的命名规则略有不同而造成用语不一致。可控精密稳压源TL431和TL432是可调并联型电压基准电路最常见的电子元器件类型。通常认为可调并联型电压基准电路有三个端子并分别取名为阴极C(Cathode)和阳极A(Anode)及参考端R(Reference)。最简洁的方案是每路发光二极管和一路恒流单元串联耦合在电源输入端与电势参照端之间。譬如图示的发光二极管LED1和恒流单元CC1串联在电源输入端IN与电势参照端OUT之间以及有发光二极管LED2和恒流单元CC2串联在电源输入端IN与电势参照端OUT之间以及有发光二极管LED3和恒流单元CC3串联在电源输入端IN与电势参照端OUT之间以及有发光二极管LED4和恒流单元CC4串联在电源输入端IN与电势参照端OUT之间从而直接利用电源输入端IN处的输入电压为各路发光二极管供电，分流模块SHU亦可以串联耦合在电源输入端IN与电势参照端OUT之间。但是事实上这却绝非是唯一的方案因为所述的电源输入端IN处的输入电压的分压电压也能为各路发光二极管供电，在替代性的实施例中可以设置每路发光二极管和相对应的一路恒流单元串联耦合在输入电压的分压电压与电势参照端之间，与发光二极管并联连接的分流模块SHU以及后文所记载的旁路模块亦可安排耦合连接在输入电压的分压电压与电势参照端之间。在其他的可选实施例中还可将电源输入端IN处提供的输入电压执行线性或开关型等电压转换得到的稳定电压用来为各路发光二极管供电，每路发光二极管和相对应的一路恒流单元串联耦合在由电压转换得到的稳定电压与电势参照端之间，与发光二极管并联的分流模块SHU以及后文所记载的旁路模块亦耦合在电压转换所得的稳定电压与电势参照端之间。基于简洁起见所言的利用输入电压各种形式的分压电压作为各路发光二极管的供电电压、或者利用输入电压来执行线性或开关型电压转换得到的稳定电压作为各路发光二极管的供电电压等实施例并未在附图中赘述。藉此可知发光二极管和恒流单元串联后的串联结构、分流模块及后文记载的旁路模块这三者只要满足并联关系，至于它们三者是并联在电源输入端与电势参照端之间还是并联在其他的具有电位差的两个节点之间都是允许的。譬如第一节点和第二节点当中前者的电位高于后者的电位而具有电位差，则该等三者并联连接第一节点和第二节点之间亦可实现恒流控制和分流及稳压等相同的功能，应该认识到图示中该等三者并联连接在电源输入端及电势参照端之间只是作为解释说明的范例而不构成限制。

参见图4，是驱动电路被设计成驱动芯片IC之范例。每路发光二极管和单路恒流单元串联耦合在电源输入端IN与电势参照端OUT之间、分流模块SHU作为它们的并联结构亦被耦合在电源输入端IN与电势参照端OUT之间。分流模块SHU可选地含可调并联型电压基准电路SR且阴极C通过电阻RO耦合到电源输入端IN、以及还设置可调并联型电压基准电路SR的阳极A耦合到电势参照端OUT。含电阻R3和R4的电阻分压器配合可调并联型电压基准电路SR，可调并联型电压基准电路SR的参考端R耦合到电阻分压器的分压节点处也即耦合到电阻R3和R4两者的互连位置处，电阻分压器也被连接在电源输入端IN和电势参照端OUT之间。若发光二极管和恒流单元串联后的串联结构及可调并联型电压基准电路SR并非设在电源输入端及电势参照端之间，而是替代性的并联在其他的具有电位差的两个节点之间，那么含电阻R3和R4的电阻分压器亦可适应性的调整到连接在所述具有电位差的两个节点之间。电阻RO在可选的实施例中作为独立的分立器件被布置在驱动芯片IC的外部IC-OTS并作为芯片散热的路径之一，分流模块的分流值越大则流经电阻RO的分流电流越大及电阻RO消散的热量越大。分流模块在其他范例中可舍去含电阻R3和R4的电阻分压器，可调并联型电压基准电路SR的参考端设计成直接耦合到可调并联型电压基准电路SR的阴极处。可调并联型电压基准电路起到分流的作用并还可以将提供给驱动电路的输入电压稳定在期望值。

参见图5，可调并联型电压基准电路SR的阴极C在驱动芯片IC内部IC-INN直接耦合到电源输入端IN，与图4的主要区别是分立器件形式的电阻RO被摒弃掉。

参见图6，可调并联型电压基准电路SR的阴极C在驱动芯片IC内部IC-INN通过集成在半导体晶片内部的电阻RI耦合到电源输入端IN，与图4的主要区别是尽管分立器件形式出现的电阻RO被摒弃，作为替代品的电阻RI集成在驱动芯片IC内部。

参见图7，允许驱动电路和电流源模块PCS相互级联连接也允许驱动电路之间相互级联连接因此它们均具备数据转发功能。驱动电路的核心功能之一是驱动与之配套的多路发光二极管按照显示要求进行点亮，三基色相加混色时改变红绿蓝三基色的相对亮度比可得到不同颜色。在三基色混色时通过改变红绿蓝颜色的发光二级管在循环周期中的点亮时间来改变各种颜色发光二级管的亮度比，等效于改变三基色的相对亮度比从而在发光二极管灰度级变化时得到不同的颜色。在可选的范例中假设第一路发光二极管LED1至第三路发光二极管LED3分别是红绿蓝三基色发光二极管，暂时只考虑这三路发光二极管并省略掉其他的光源部分。驱动电路配置的数据传输模块DAT2具有解码器，其按照预设的通信协议对输入的串行数据予以解码并从接收的通讯数据中译码出灰度数据等，驱动电路根据分配给红绿蓝三基色发光二极管各自的灰度数据来调节该像素点的颜色。在可选范例中以带有的数据解码器210和数据转发模块220为例来阐释数据传输模块DAT2接收通讯数据和转发数据的机制。信号输入端DI接收外部提供的通讯数据，解码器210需要解码或译码出通讯数据中所携带的这些数据信息，数据解码的意义在于可以将发光二极管无法直接显示的预编码格式的数据还原成常规的容易被识别和执行的二进制码，译码得到的二进制码被暂时保存到寄存器230当中，考虑到寄存器230的数据刷新比较快时常在更新则可利用另外的缓存空间或锁存器250来保存解码后的数据。通讯数据的解码过程可以选择在数据中检测结束指令码或复位指令来判断数据是否完成传输和接收。以归零码为例是利用持续时间相对比较长的长低电平来表示复位指令。图中没有示意出的长低电平检测电路如果监控到表示复位指令RESET的长低电平出现，驱动电路会复位并把接收到灰度数据从锁存器250刷新给第一至第三个脉宽调制模块PWM1-PWM3。第一至第三个脉宽调制模块分别产生第一至第三路脉宽调制信号并记作DR和DG及DB，该三路脉宽调制信号分别用于控制红绿蓝三基色发光二极管是否点亮及恒流点亮时间。在三基色混色时调整各路发光二极管的灰度数据，由三基色发光二极管的灰度数据变化得到不同颜色。

参见图7，驱动电路由数据转发模块220承担数据再生或曰数据转发，完成所谓的数据发送任务譬如向后级驱动电路传递通讯数据。数据转发模块220最简单的转发模式是透传即允许信号输入端DI接收到的通讯数据直接从信号输出端DO输出，级联连接的驱动电路或者电流源模块PCS再按照地址分配规律各自分别从单根数据线上提取到与自身地址相符的并属于自己的通讯数据。替代性的第一种转发路径Sel1需要配合统计属于每级驱动电路的通讯数据，每级驱动电路在每一帧通讯数据中截取到属于它的通讯数据之后便将它接收到的余下其他通讯数据转发给与其级联的后一级通讯数据接收方，后一级通讯数据接收方可以是后级驱动电路或电流源模块PCS。每级驱动电路统计归属于它的通讯数据的总比特数是否被完整接收，统计的结果是一旦属于驱动电路的通讯数据被它译码和完整的接收则会产生一个使能信号ENB，使能信号ENB有效时譬如高电平有效便可触发数据转发模块220将信号输入端DI接收的通讯数据从信号输出端DO转发，此种情况下数据转发模块220充当了是否允许接收的通讯数据被输出的开关角色。可以获悉前文介绍的数据传输模块DAT1和驱动电路的数据传输模块DAT2在数据译码和数据转发上的功能大体上基本相同，为了解决级联衰减效应数据转发模块220除充当开关角色以外还可以重构每个比特位使其传输损耗被修调从而恢复成标准的传输编码。

参见图7，根据前文介绍的内容可知类似的第二种转发路径Sel2要求通讯数据先被数据传输模块DAT2之解码器210进行解码处理。数据转发模块220充当开关角色在受控于使能信号ENB的条件下决定是否允许解码后的数据被转发，转发的数据是输入数据进行解码和重新编码后再转发的结果：转发时具有预定编码格式的编码数据被解码并同步在数据传输模块DAT2的时钟资源的采样下又恢复成预定编码格式的数据。其他实现数据转发的方案是再编码技术也即第三种转发路径Sel3，数据传输模块DAT2之再编码技术由配置的编码器240实现，通讯数据被解码并暂存到数据传输模块DAT2之存储空间后由能重新对二进制数据实施再编码的编码器240将暂存数据重新编码输出，这种数据被译码保存和按预定编码格式再编码输出的中继作用保证了数据能顺利传递。需要甄别前述记载的第二种转发路径Sel2与第三种转发路径Sel3之区别：前者利用本地时钟资源采样输入数据并将采样结果又恢复成具有预定编码格式的数据，所以每个每位比特位数据在时钟资源的采样情形下不仅仅是还原出了表征的二进制数据，时钟资源的采样结果同步还被视为需要转发的重构数据，因此前者对每位比特位输入数据的数据重构过程只是等效于对输入数据进行重新编码；后者的不同理念之处在于需要借助额外的编码器并遵从类似于曼彻斯特或归零码等协议的规定和按照本地解码得到的码元周期，对输入数据进行真正意义上的重新编码并输出到后级驱动电路或电流源模块等通讯数据接收方。

参见图7，第一个脉宽调制模块PWM1由分给第一路发光二极管LED1的灰度数据也即记作为R<M>至R<0>的该些比特位数据，形成与第一路发光二极管LED1对应起来的第一路脉宽调制信号DR。利用计数比较这种模式将计数器CNT提供的循环计数数据和灰度数据R<M>至R<0>进行比较得到第一路脉宽调制信号DR。基于计数比较的数字脉宽调制是使用示意性的比较器CMP1比较灰度数据和计数器数据。第一路脉宽调制信号在工作周期内具有高电平时段和低电平时段，如第一路脉宽调制信号DR在高电平时段可以指示恒流单元CC1将产生的恒定电流提供给第一路发光二极管LED1，相反的在低电平时段第一路脉宽调制信号DR可以指示恒流单元CC1不再将产生的恒定电流提供给该第一路发光二极管LED1而使其无法导通。相当于第一路脉宽调制信号DR确定了红色发光二极管在第一路脉宽调制信号DR周期内的点亮时间和熄灭时间。用来表示灰度数据比特位数的自然数M大于1，最常用是取8位即R<8>至R<0>合计8位数据能够为红色发光二极管提供256阶灰度级，如果取16位则提供65536阶灰度级。实质上灰度数据的位数并不限制于特定的8或16等，这里记载具体位数只是方便解释。第一路脉宽调制信号本质上体现了红色发光二极管匹配的灰度数据携带的占空比信息，红色发光二极管是否流过与红色发光二极管串联连接的恒流单元CC1所提供的恒定电流则受控于与其对应的第一路脉宽调制信号DR，红色发光二极管在第一路脉宽调制信号DR的周期内的恒流点亮时间由与红色发光二极管对应的第一路脉宽调制信号DR来确定。

参见图7，第二个脉宽调制模块PWM2由分给第二路发光二极管LED2的灰度数据也即记作为G<M>至G<0>的该些比特位数据，形成与第二路发光二极管LED2对应起来的第二路脉宽调制信号DG。利用计数比较这种模式将计数器CNT提供的循环计数数据和灰度数据G<M>至G<0>进行比较得到第二路脉宽调制信号DG。基于计数比较的数字脉宽调制是使用示意性的比较器CMP2比较灰度数据和计数器数据。第二路脉宽调制信号在工作周期内具有高电平时段和低电平时段，如第二路脉宽调制信号DG在高电平时段可以指示恒流单元CC2将产生的恒定电流提供给第二路发光二极管LED2，相反的在低电平时段第二路脉宽调制信号DG可以指示恒流单元CC2不再将产生的恒定电流提供给该第二路发光二极管LED2而使其无法导通，相当于第二路脉宽调制信号DG确定了绿色发光二极管在第二路脉宽调制信号DG周期内的点亮时间和熄灭时间。若绿色发光二极管分配的灰度数据的比特位数取8位即G<8>至G<0>合计8位数据，则合计总共能够为绿色发光二极管提供256阶灰度级，若取16位则提供65536阶灰度级。第二路脉宽调制信号本质上体现了绿色发光二极管匹配的灰度数据携带的占空比信息，绿色发光二极管是否流过与绿色发光二极管串联连接的恒流单元CC2所提供的恒定电流则受控于与其对应的第二路脉宽调制信号DG，绿色发光二极管在第二路脉宽调制信号DG的周期内的恒流点亮时间由与绿色发光二极管对应的第二路脉宽调制信号DG来确定。

参见图7，第三个脉宽调制模块PWM3由分给第三路发光二极管LED3的灰度数据也即记作为B<M>至B<0>的该些比特位数据，形成与第三路发光二极管LED3对应起来的第三路脉宽调制信号DB。利用计数比较这种模式将计数器CNT提供的循环计数数据和灰度数据B<M>至B<0>进行比较得到第二路脉宽调制信号DB。基于计数比较的数字脉宽调制是使用示意性的比较器CMP3比较灰度数据和计数器数据。第三路脉宽调制信号在工作周期内具有高电平时段和低电平时段，如第三路脉宽调制信号DB在高电平时段可以指示恒流单元CC3将产生的恒定电流提供给第三路发光二极管LED3，相反的在低电平时段第三路脉宽调制信号DB可以指示恒流单元CC3不再将产生的恒定电流提供给该第三路发光二极管LED3而使其无法导通，相当于第三路脉宽调制信号DB确定了蓝色发光二极管在第三路脉宽调制信号DB周期内的点亮时间和熄灭时间。若蓝色发光二极管分配的灰度数据的比特位数取8位即B<8>至B<0>合计8位数据，则合计总共能够为蓝色发光二极管提供256阶灰度级，若取16位则提供65536阶灰度级。第三路脉宽调制信号本质上体现了蓝色发光二极管匹配的灰度数据携带的占空比信息，蓝色发光二极管是否流过与蓝色发光二极管串联连接的恒流单元CC3所提供的恒定电流则受控于与其对应的第三路脉宽调制信号DB，蓝色发光二极管在第三路脉宽调制信号DB的周期内的恒流点亮时间由与蓝色发光二极管对应的第三路脉宽调制信号DB来确定。

参见图8，每个驱动电路及其配套的多路发光二极管可以视为单个点光源或曰孤立像素点而独立运作和使用。具备展示画面内容或视频内容等的显示系统则要求诸多驱动电路构成的诸多像素点整合起来作为像素点阵列而整体运作。无论是点光源还是显示系统均可以将送显数据按帧发送和显示。某个驱动电路所接收的上一帧通讯数据刷新到下一帧通讯数据而调整该驱动电路中多路发光二极管各自的灰度数据的阶段，上一帧或下一帧通讯数据被译码出来的针对红绿蓝三基色发光二极管的诸多灰度数据可以分别产生第一至第三路脉宽调制信号并分别记作DR1和DG1及DB1。数字脉宽调制技术中无论哪种形式的脉宽调制信号都具备信号的循环周期时间且周期时间确定了信号的频率。上一帧通讯数据译码的灰度数据确定的第一至第三路脉宽调制信号DR1和DG1及DB1对应着如图所示的周期时间TPWM<N>且N为自然数，下一帧通讯数据所译码的灰度数据确定的第一至第三路脉宽调制信号DR1和DG1及DB1对应着图示的周期时间TPWM<N+1>。

参见图8，根据图示很容易获悉从上一帧通讯数据刷新到下一帧通讯数据而调整三基色光源各自的灰度数据后，第一路脉宽调制信号DR1在周期时间TPWM<N>内所展现出的高电平RH1时长和周期时间TPWM<N+1>的高电平RH1时长是不同的。第二路脉宽调制信号DG1在周期时间TPWM<N>内的所展现出的所谓高电平GH1时长和另外其他周期时间TPWM<N+1>的高电平GH1时长亦不同。第三路脉宽调制信号DB1在前一帧数据的周期时间TPWM<N>内的高电平BH1时长和周期时间TPWM<N+1>内所展现出的该高电平BH1时长是不同的。这是灰度数据被调整带来的结果，则所述的第一至第三路脉宽调制信号DR1和DG1及DB1控制三基色光源在周期时间TPWM<N>内产生的混合颜色与三基色光源在周期时间TPWM<N+1>内产生的混合颜色不同。若上一帧通讯数据刷新到下一帧通讯数据而三基色光源各自的灰度数据被维持不变，则三基色光源即使在通讯数据刷新的条件下仍然可以产生相同的颜色。

参见图8，在可选的实施例中该等多路发光二极管例如三基色光源对应着多路脉宽调制信号例如第一至第三路脉宽调制信号DR1和DG1及DB1。脉宽调制信号的单个周期时间譬如前述的TPWM<N>或TPWM<N+1>被划分成多个子时间段譬如划分成第一子时间段和第二子时间段及第三子时间段。并将每一路脉宽调制信号的有效逻辑电平如高电平分配在相应的一个子时间段内：例如可以将第一路脉宽调制信号DR1的有效逻辑高电平分配在相应的第一子时间段内、以及可以将第二路脉宽调制信号DG1的有效逻辑高电平分配在相应的第二子时间段内、且还可以将第三路脉宽调制信号DB1的有效逻辑高电平分配在相应的第三子时间段内。以此推类倘若是四路发光二极管则脉宽调制信号的单个周期时间应该被划分成四个子时间段，同样每一路发光二极管对应的一路脉宽调制信号的有效逻辑电平如高电平分配在相应的一个子时间段内。以三基色光源对应的第一至第三路脉宽调制信号DR1和DG1及DB1为例。周期时间TPWM的第一子时间段内红色光源匹配的灰度数据和计数器在此时段的计数数据比较将第一路脉宽调制信号DR1的有效逻辑电平安排出现在第一子时间段内。第一子时间段结束之后第二子时间段开始并在第二子时间段内绿色光源所匹配的灰度数据和计数器在此时段的计数数据比较，从而可以将第二路脉宽调制信号DG1的有效逻辑电平安排出现在第二子时间段内。第二子时间段结束之后第三子时间段开始，第三子时间段内蓝色光源匹配的灰度数据和计数器在此时段的计数数据比较从而将第三路脉宽调制信号DB1的有效逻辑电平设在第三子时间段。本实施例是产生第一至第三路脉宽调制信号DR1和DG1及DB1的可选方案。多路发光二极管光源分别在存在着时间先后顺序的多个子时间段被点亮，脉宽调制信号的单个周期时间内该多路发光二极管被分时依次点亮：第一子时间段内第一路脉宽调制信号DR1出现高电平则红色光源首先被点亮、接着到了第二子时间段且第二路脉宽调制信号DG1出现高电平则绿色光源被点亮、最后时间到了第三子时间段且第三路脉宽调制信号DB1出现高电平则蓝色光源才被点亮。发光二极管光源的点亮次序可以被任意更改，单个周期时间内以红绿蓝或红蓝绿或绿红蓝或绿蓝红或蓝红绿或蓝绿红等次序被分时依次点亮均可。此方案可降低发光二极管的瞬时冲击电流并兼顾必要的分辨率和满足白平衡显示效果。在可以选的范例中设置每个子时间段的时间长度均可以自由地调节，例如第一子时间段和第二子时间段和第三子时间段它们各自的时间长度均可以被调节变长或变短，前提条件是各个子时间段各自的时间长度相加得到的总时间长度需等于脉宽调制信号的周期时间。在图示范例中要求第一子时间段和第二子时间段及第三子时间段这三个时间段的时间长度相加得到的总时间应等于该等脉宽调制信号的周期时间TPWM，因为第二子时间段续接第一子时间段而第三子时间段则续接第二子时间段，这种续接体现在计数器之计数值的增长上。

参见图8，在可选的实施例中多路发光二极管譬如三基色光源对应着多路脉宽调制信号譬如第一至第三路脉宽调制信号DR2和DG2及DB2。在该等脉宽调制信号的单个周期时间譬如前述的TPWM<N>或TPWM<N+1>之内将多路脉宽调制信号各自的有效逻辑电平设为随着时间推移而依次出现：例如第一路脉宽调制信号DR2的有效逻辑高电平和第二路脉宽调制信号DG2的有效逻辑高电平及第三路脉宽调制信号DB2的有效逻辑高电平设为随着时间推移而依次出现。在脉宽调制信号的单个周期时间内先后出现有效逻辑电平的任意两路脉宽调制信号的有效逻辑电平设为轻度交叠或局部交叠：例如先后出现有效逻辑电平的第一路脉宽调制信号DR2和第二路脉宽调制信号DG2这两者的有效逻辑电平设为局部交叠，及先后出现有效逻辑电平的第二路脉宽调制信号DG2和另一者第三路脉宽调制信号DB2这两者的有效逻辑电平也设为局部交叠。意味着先后出现有效逻辑电平的任意两路脉宽调制信号两者当中，先出现有效逻辑电平的一者之有效逻辑电平出现后余下另一者的有效逻辑电平进行时间延迟后再出现。第一路脉宽调制信号DR2的有效逻辑电平如高电平RH2出现之后第二路脉宽调制信号DG2的有效逻辑电平GH2进行时间上的延迟后再出现，及第二路脉宽调制信号DG2的有效逻辑电平GH2出现高电平之后第三路脉宽调制信号DB2的有效逻辑电平BH2在时间上延迟后再出现。应当注意第一路脉宽调制信号DR2在周期时间TPWM内的高电平的时间长度仍然由红色光源所匹配的灰度数据决定，第二路脉宽调制信号DG2在周期时间TPWM内的高电平时间长度由绿色光源所匹配的灰度数据决定，第三路脉宽调制信号DB2在周期时间TPWM内的高电平的时间长度由蓝色光源所匹配的灰度数据决定，即灰度数据决定占空比。在前文记载的实施例中已经详细展示：第一至第三路脉宽调制信号DR1和DG1及DB1各自的有效逻辑电平在脉宽调制信号的单个周期时间内设为随着时间的推移而依次出现，例如时间上先后出现有效逻辑电平的第一路脉宽调制信号DR1和第二路脉宽调制信号DG1这两者的有效逻辑电平不交叠，以及先后出现有效逻辑电平的第二路脉宽调制信号DG1和第三路脉宽调制信号DB1这两者的有效逻辑电平也设为不交叠。作为替代实施例：先后出现有效逻辑电平的任意两路脉宽调制信号这两者中，先出现有效逻辑电平的一者之有效逻辑电平结束之后余下另一者的有效逻辑电平再出现。例如第一路脉宽调制信号DR1的有效逻辑电平如高电平RH1完全结束之后才允许第二路脉宽调制信号DG1的有效逻辑电平出现如出现高电平GH1，典型的实施例可利用第一路脉宽调制信号DR1的下降沿触发第二路脉宽调制信号DG1开始出现有效逻辑电平GH1。第二路脉宽调制信号DG1的有效逻辑电平如高电平GH1结束第三路脉宽调制信号DB1的有效逻辑电平BH1出现，典型的仍然可利用第二路脉宽调制信号DG1的下降沿触发第三路脉宽调制信号DB1开始出现有效逻辑电平如高电平BH1。该实施例亦在脉宽调制信号的单个周期时间内将多路发光二极管设置成分时依次点亮，略微有别于将脉宽调制信号的单个周期时间划分成多个子时间段来安排多路脉宽调制信号的有效逻辑电平之方案，尽管在信号波形图上两个方案近乎相同但该实施例主张在脉宽调制信号的单个周期时间内将多路脉宽调制信号各自的有效逻辑电平设为依次出现，以至于先后出现有效逻辑电平的任意两路脉宽调制信号的有效逻辑电平被设置为不交叠。无论哪一种方案脉宽调制信号的占空比都由灰度数据决定。

参见图8，脉宽调制信号的单个周期时间TPWM<N>或TPWM<N+1>内多路脉宽调制信号如三基色光源对应的第一至第三路脉宽调制信号DR3和DG3及DB3是同步出现有效逻辑高电平RH3和GH3及BH3的，即脉宽调制信号的每个周期时间到来之际所有的脉宽调制信号随着周期时间的起始时刻均出现高电平。由于三基色发光二极管各自匹配的灰度数据存在不同则第一至第三路脉宽调制信号DR3和DG3及DB3各自的占空比不同并导致它们的高电平结束时间点也不同。这是安排各路脉宽调制信号之有效逻辑电平的出现时间点和结束时间点的最简单的实施方案，但是各路发光二极管造成的瞬时冲击电流相比前述的实施方案要大得多，功率损耗和发热量也略高于前述实施方案。

参见图9，固态光源显示或照明领域较为适用的拓扑是线性变换器而所谓线性变换器在业界又被称之为线性调制器或串联型的调整器。恒流单元CC1产生的恒定输出电流是提供给光源负载的驱动电流ID1：晶体管MQ构成连接电源和光源的等效可调电气电阻且工作于线性状态或说工作于非开关状态。驱动电路中电源输入端和电势参照端之间串联连接有发光二极管光源和晶体管MQ及采样电阻RS，流经光源的驱动电流同样也还流经与其串接的采样电阻RS，采样电阻RS两端的采样电压和参考电压VB1它们两者还分别被输入到误差放大器EA的负端和正端进行放大比较，及误差放大器EA的输出电压部分还需要耦合到晶体管MQ的控制端以驱动晶体管线性工作。流经采样电阻的驱动电流的大小值再乘以采样电阻的电阻值就等于采样电压，采样电压事实上可以间接地用来表征驱动电流的大小情况。参考电压VB1趋近于等于采样电阻两端的采样电压且它本质上间接地决定了驱动电流的大小值。如果驱动电路设计成集成电路则参考电压VB1允许是具有较高稳健性的带隙基准源BG1提供的稳定电压。改进型的恒流单元CC1用电流镜结构来为光源提供驱动电流则在电流镜结构中需定义晶体管MQ的镜像晶体管，图中没有示意出的镜像晶体管中流过的电流要么等于驱动电流ID1要么和ID1成比例关系，驱动电路改为在电源输入端和电势参照端之间串联光源和晶体管MQ的镜像晶体管，利用镜像晶体管提供的镜像电流来作为恒流单元CC1产生的恒定电流以输出给光源。

参见图9，在可选的范例中在误差放大器EA的输出端和晶体管MQ的控制端之间设有未示意出的受控开关。暂以第一路发光二极管LED1和对应的第一路脉宽调制信号为例则在恒流单元CC1中用第一路脉宽调制信号控制此受控开关接通与否。若第一路脉宽调制信号出现有效逻辑电平如高电平则受控开关被接通，若第一路脉宽调制信号出现非有效逻辑电平如低电平则受控开关被关断。该实施例中第一路发光二极管LED1是否流过与其串联的恒流单元CC1所提供的恒定电流受控于与第一路发光二极管LED1对应的第一路脉宽调制信号。第二路发光二极管LED2是否流过与其串联的恒流单元CC2所提供的恒定电流受控于与第二路发光二极管LED2对应的第二路脉宽调制信号。依此类推直至所述第三路发光二极管LED3是否流过与其串联的恒流单元CC3所提供的恒定电流受控于与第三路发光二极管LED3对应的第三路脉宽调制信号。恒流单元CC1-CC3在该可选的范例中主张在各个恒流单元的误差放大器EA的输出端和晶体管MQ的控制端之间设置受控开关但这仅仅是可选的范例而非唯一的方案。仍然以第一路发光二极管LED1和与之相对应的恒流单元CC1及第一路脉宽调制信号为例：假设晶体管MQ的第一端耦合到第一路发光二极管LED1阴极而第一路发光二极管LED1阳极连电源输入端，晶体管MQ的相对第二端连接到采样电阻RS。则在可选的实施例中还可将受控开关从原来的连接位置移位到位于采样电阻RS与晶体管MQ的第二端之间、或者是选择将该受控开关移位到位于晶体管MQ的第一端与第一路发光二极管LED1之间等等。受控开关位置移动并导致电路改动但仍满足：第一路发光二极管LED1是否流过与其串联的恒流单元CC1所提供的恒定电流受控于与第一路发光二极管LED1对应的第一路脉宽调制信号。

参见图10，恒流单元可选择的架构类型多样化并不受到特别限制且只要能够产生恒定电流用于输出给光源均可，几乎所有能产生稳定基准电流或说恒定电流的电路均可以归属到恒流单元之列譬如电压电流转换器。在替代性的范例中恒流单元CC1产生的恒定输出电流是提供给光源负载的驱动电流ID2：源电流(Current Source)部分是产生稳定基准电流的较为通用的电路并记为CS，电流镜(Current Mirror)的特点是流经电流镜的镜像电流是对输入给它的基准电流按比例进行复制或说拷贝。恒流单元CC1的核心思想是利用电流镜结构MIR来匹配源电流CS部分使流过电流镜的电流要么等于基准电流要么和基准电流成比例关系。电流镜是源电流电路的特定形式且它的受控电流与输入的基准电流相等或成比例，镜像电流作为光源驱动电流。在可选范例中源电流CS部分可用于产生稳定的基准电流IP而利用电流镜结构MIR来匹配源电流CS，使得流过电流镜结构中镜像晶体管的电流ID2要么等于基准电流IP要么和基准电流IP成比例关系。在电流镜结构中先设定源电流CS部分和输入管P1串联连接，电流镜结构中输出管P2的栅极和输入管的栅极直接连接在一起而输入管P1和输出管P2的源极电势相同，如P导电类型输出管和输入管各自的源极均耦合到电源输入端IN所以源极电势相同。输入管P1由于它的漏极具有源自源电流CS的基准电流IP，输出管P2漏极和电势参照端OUT之间耦合光源所以电流镜的受控电流即镜像得到的电流ID2流经镜像晶体管即P2。受控电流或说是镜像电流与输入的基准电流IP相等或成比例。该实施例中主要是使匹配给源电流的并用于形成基准电流IP的镜像电流ID2的电流镜结构MIR与光源串联耦合，具体的譬如光源直接和电流镜结构MIR的输出管P2串联耦合在IN-OUT之间。该实施例同时间接地佐证了发光二极管和与之对应的恒流单元串联连接时，发光二极管和恒流单元的串接位置其实可以互换对调譬如图9中电流从光源流向恒流单元而图10则刚好相反。作为电流控制方式可在输入管P1和输出管P2两者的栅极之间设有未示意出的受控开关，暂且以第一路发光二极管LED1和第一路脉宽调制信号为例：在恒流单元CC1中用第一路脉宽调制信号控制此受控开关接通与否，如高电平接通受控开关而低电平关断受控开关，则该第一路发光二极管LED1是否流过与其串联的恒流单元CC1所提供的恒定电流受控于与第一路发光二极管LED1对应的第一路脉宽调制信号。第二路发光二极管LED2是否流过与其串联的恒流单元CC2所提供的恒定电流受控于与第二路发光二极管LED2对应的第二路脉宽调制信号、第三路发光二极管LED3是否流过与其串联的恒流单元CC3所提供的恒定电流受控于与第三路发光二极管LED3对应的第三路脉宽调制信号等。每个恒流单元中受控开关还可以从输入管P1和输出管P2两者栅极之间移位到位于输出管P2和发光二极管之间或者移位到位于输出管P2和电源输入端IN之间等等。

参见图11，以级联驱动芯片IC1至ICK(K为自然数)代表K级驱动电路来作为可选的范例进行阐释。数据发送端向各级驱动芯片发送通讯数据GSD并且数据发送端可使用服务器或微处理器MCU等类似的数据发送端。

参见图11，级联驱动电路在供电途径上被设置成一列或多列。每一列中作为列首的第一个驱动电路如驱动芯片IC1的电源输入端IN耦合到电源VCC正极，作为列尾的最后一个驱动电路如驱动芯片ICK的电势参照端OUT耦合到电源VCC负极。每一列当中还设置后一个驱动电路的电源输入端耦合到前一个驱动电路的电势参照端。在可选的范例中譬如在第一列CL1当中设置后一个驱动芯片IC2的电源输入端IN耦合到相邻的前一个驱动芯片IC1的电势参照端OUT，和后一个驱动芯片IC3的电源输入端IN耦合到前一个驱动芯片IC2的电势参照端OUT等，电源供应方式依此类推直至列尾的最后一个驱动电路如驱动芯片ICK的电源输入端IN耦合到它相邻前一个驱动电路也即第K-1个驱动芯片的电势参照端OUT等。级联驱动电路在供电关系上每一列当中后面驱动电路的电源输入端耦合到相邻前面驱动电路的电势参照端，直至每一列中所有驱动电路都串接或曰叠加在供电电源的正极和负极之间或串接在供电电源正极和接地端之间。作为稳压选项每个驱动电路的电源输入端IN和电势参照端OUT之间可以设置电容CZ。藉此可认为每一列当中将前一个驱动电路的总输出电流视为相邻后一个驱动电路的总输入电流。在可选范例中每列驱动电路如IC1-ICK的供电线路上设置电流源模块PCS以将这一列中的每个驱动电路的总输入电流维持在预设值，第一列CL1中是在供电电源的正极和负极之间串联连接起驱动电路譬如IC1-ICK和电流源模块PCS，驱动芯片IC1的电源输入端IN并非直接耦合到供电电源的正极而是通过电流源模块PCS间接耦合到电源的正极。设置电流源模块的电源接收端VI连接到电源VCC正极而其电位参照端VR则连接到驱动芯片IC1的所述电源输入端IN。每列驱动电路中任意一者的总输入电流等于电流源模块的输出电流。

参见图11，每个驱动电路接收到的上一帧通讯数据刷新到下一帧通讯数据而调整多路发光二极管各自的灰度数据的阶段，电流源模块PCS接收的电流调节数据也按帧被刷新以至于电流源模块PCS之输出电流也按帧被刷新并流向驱动电路，每个驱动电路的总输入电流就会从与上一帧电流调节数据对应起来的预设值更新到与下一帧电流调节数据对应的预设值，注意上一帧电流调节数据是从上一帧通讯数据中译码出来的而下一帧电流调节数据则是从下一帧通讯数据中译码出来的。前述技术特征是以列作为基本单位来描述驱动电路和电流源模块PCS，即使不以列为基本单位来配置电流源模块PCS和驱动电路同样也是被允许的。单个驱动电路及其电流管理者电流源模块PCS组合作为单个像素点或曰点光源的典型应用是呼吸灯。故而无论是单个驱动电路或是以列作为基本单位均满足电流源模块PCS接收的电流调节数据按帧被刷新，驱动电路的总输入电流从与上一帧电流调节数据对应的预设值更新到与下一帧电流调节数据对应的预设值。所以即使是将单个电流源模块PCS配合单个驱动电路作为点光源，其电流源模块PCS流出的电流仍然等于驱动电路的总输入电流。再者本实施例中诸多驱动电路串联连接成列，若诸多驱动电路均设置成并联连接即每个驱动电路的电源输入端IN耦合到电源VCC正极、同时设置每个驱动电路的电势参照端OUT均耦合到电源负极GND也是备选的实施例，不过此情况下电源电压要适应性的降低来满足驱动电路的耐压程度。

参见图11，前文解决了级联驱动芯片IC1-ICK之供电问题。在通信问题上多级驱动电路中设后级驱动电路的信号输入端耦合到前级驱动电路的信号输出端。典型的如设置后级驱动芯片IC2的信号输入端DI耦合到首级驱动芯片IC1的信号输出端DO以及设置后级驱动芯片IC3的信号输入端DI耦合到前级驱动芯片IC2的信号输出端DO直至单线通信方式依此类推：级联连接关系中的最后一级如驱动芯片ICK的信号输入端DI耦合到它相邻前一级驱动电路即第K-1级驱动芯片的信号输出端DO等。根据该实施例的描述可以获悉每一帧通讯数据是从列首传递到列尾也即从IC1向ICK传递。可选的后级驱动电路的信号输入端可通过耦合电容C耦合到前级驱动电路的信号输出端。如可以设置后级驱动芯片IC2的信号输入端DI通过电容C耦合到驱动芯片IC1的信号输出端，及还设置驱动芯片IC3的信号输入端DI通过电容C耦合到驱动芯片IC2的信号输出端。具数据转发功能的电流源模块PCS的信号输入端DI接收通讯数据，电流源模块PCS转发数据的信号输出端DO通过电容C耦合到首级驱动芯片IC1的信号输入端DI。实质上具有数据转发功能的电流源模块和驱动电路皆可以向对方转发通讯数据。

参见图11，级联驱动芯片IC1-ICK在传递串行数据的方式上是从列首传向列尾即串行数据最先给到IC1及第二给IC2和第三给到IC3至最后才给到ICK。这种传递串行数据的方向还可以被修正为：串行数据最先给到列尾的ICK、第二是第K-1级的倒数第二个驱动芯片和第三是给到第K-2级的倒数第三个驱动芯片至最后才给到IC1。此时认为串行数据从列尾传递到列首是反向传递的也即从ICK向IC1传递。因此图11的信号收发端连接关系需要修正为：末级驱动芯片IC1的信号输入端DI耦合到前级驱动芯片IC2的信号输出端DO以及后级驱动芯片IC2的信号输入端DI耦合到其前级的驱动芯片IC3的信号输出端DO直至单线通信方式依此类推，级联关系中首个第一级如驱动芯片ICK的信号输出端DO耦合到它后一级驱动电路即第K-1级驱动芯片的信号输入端DI。电流源模块的信号输入端DI通过电容C耦合到末级驱动芯片IC1的信号输出端DO。根据该实施例的描述可以获悉每一帧灰度数据是从列尾传递到列首。同样后级驱动电路的信号输入端可通过耦合电容耦合到前级驱动电路的信号输出端。驱动芯片IC1-ICK当中无论串行数据从列首传递到列尾还是从列尾传递到列首，可设置它们这一列驱动电路均和提供恒流源的电流源模块PCS串联连接，电流源模块PCS将IC1-ICK这一列驱动芯片当中每个驱动芯片的电源输入端IN流向其电势参照端OUT的电流维系在预定值。电流源模块的具体位置可以从IC1-ICK之IC1的电源输入端与电源正极之间调整到ICK的电势参照端与电源负极之间，电流源模块的电源接收端VI连到驱动芯片ICK电势参照端OUT以及电流源模块的电位参照端VR则连到电源负极GND。或在每一列驱动芯片中将电流源模块设在任意相邻两个驱动芯片之间即位于前一个驱动芯片的电势参照端和相邻后一个驱动芯片的电源输入端之间，例如电流源模块的电源接收端VI连到驱动芯片IC2的电势参照端以及电流源模块的电位参照端VR则连到驱动芯片IC3的电源输入端。

参见图11，前文是以单列的级联驱动芯片IC1-ICK来表征级联连接的多级驱动电路但实际上以多列驱动芯片构建的显示系统可显示更复杂的内容。多级驱动电路设置成多列的形式而且除了驱动芯片IC1-ICK之第一列CL1之外，第二列驱动芯片CL2也属于多级驱动电路的一部分，受限于篇幅限制图中并未展示更多的列。本质上级联的多级驱动电路可以被划分成除图示的两列之外的更多列，只不过暂且以两列作为范例。在供电方式上和在通信方面第二列驱动芯片CL2和第一列驱动芯片CL1并无较大的区别，因此不予赘述但是值得强调的是，第二列驱动芯片CL2当中的每一个驱动电路均和提供恒流源的诸多电流源模块PCS串联连接。电流源模块PCS将第二列驱动芯片CL2中的每个驱动芯片的电源输入端IN流向其电势参照端OUT的电流维系在预定值。各个电流源模块的具体位置可以是IC1-ICK之IC1的电源输入端与电源正极之间或调整到ICK的电势参照端与电源负极之间，或在第二列驱动芯片中将电流源模块设在任意相邻两个驱动芯片之间也即位于前一个驱动芯片的电势参照端和相邻后一个驱动芯片的电源输入端之间。

参见图11，第一列驱动芯片CL1与第二列驱动芯片CL2两列驱动电路作为整个级联驱动电路的局部部分，串行数据需要从第一列驱动芯片传递给第二列驱动芯片或从第二列驱动芯片传递给第一列驱动芯片。每一帧通讯数据可以从任意一列驱动电路的列首或列尾传递到另一列驱动电路的列首或列尾。每一帧通讯数据从第一列驱动芯片CL1的列首譬如驱动芯片IC1传递到第二列驱动芯片CL2的列首驱动芯片IC1或者可以传递到第二列的驱动芯片CL2的列尾驱动芯片ICK。第一列驱动电路CL1的驱动芯片IC1的信号输出端耦合到第二列驱动芯片CL2中驱动芯片IC1信号输入端或第一列驱动电路CL1的列首驱动芯片IC1信号输出端耦合到第二列驱动芯片CL2的列尾ICK信号输入端。若第二列驱动芯片CL2的列首或列尾不是驱动芯片而是电流源模块PCS，则更改成每一帧通讯数据从第一列驱动芯片CL1的列首譬如驱动芯片IC1传递到第二列驱动芯片CL2的列首的电流源模块或可以传递到第二列的驱动芯片CL2的列尾的电流源模块。

参见图11，在替代性的范例中可将每一帧通讯数据从第一列驱动芯片CL1中的列尾驱动芯片ICK传到第二列驱动芯片CL2的列首驱动芯片IC1，每一帧通讯数据从第一列驱动芯片CL1中列尾驱动芯片ICK传到第二列驱动芯片CL2的列尾ICK亦可。此种情况下则第一列驱动芯片CL1中的驱动芯片ICK的信号输出端可设置为通过耦合电容耦合连接到第二列驱动芯片CL2中列首的驱动芯片IC1的信号输入端，或者是通过耦合电容耦合到第二列驱动芯片CL2中列尾的驱动芯片ICK的信号输入端。若第二列驱动芯片的列首或列尾不是驱动芯片而是替代性的电流源模块PCS，则改成每一帧通讯数据从第一列驱动芯片CL1的列尾譬如驱动芯片ICK传递到第二列驱动芯片CL2的列首的电流源模块或可以传递到第二列的驱动芯片CL2的列尾的电流源模块。当然也允许每一帧通讯数据从第二列驱动芯片CL2的传递到第一列驱动芯片CL1。

参见图11，显示系统或独立像素点之通讯数据GSD均按帧送显则每一帧通讯数据以发给电流源模块PCS的电流调节数据设定其恒流源的输出电流的大小、每一帧通讯数据以发给驱动电路的恒流调节数据设定其恒流单元提供的恒定电流的大小。同一帧通讯数据条件下设定电流调节数据和恒流调节数据时，较佳的实施例应该在每个驱动电路中限定多路发光二极管各自流过的电流叠加得到的总电流不超过电流源模块PCS中恒流源提供的输出电流，事实上这也间接的要求多路发光二极管的总电流在脉宽调制信号周期时间内的最大值不超过电流源模块PCS中恒流源提供的输出电流。

参见图11，以第一至第三路发光二极管LED1-LED3为例。在同一帧通讯数据当中主张将分配给电流源模块PCS的电流调节数据用于设定电流源模块PCS之恒流源产生的输出电流IT、分配给驱动电路的恒流调节数据用于设定恒流单元CC1-CC3它们各自提供的恒定电流I1-I3的值。第一至第三路发光二极管LED1-LED3在驱动电路的驱动之下它们各自分别流过的电流记作I1和I2及I3。那么LED1-LED3这三者各自流过的电流叠加所得到的总电流I1+I2+I3不超过电流源模块PCS之恒流源的输出电流IT。这种限制条件既适用于单个驱动电路及单个电流源模块的组合点光源的实施例，又适用于以列为基本单位所配置的诸多驱动电路和电流源模块的实施例。

参见图11，使用图8中第一至第三路脉宽调制信号DR3和DG3及DB3时需要结合前文的相关内容。第一至第三路脉宽调制信号DR3和DG3及DB3这三路脉宽调制信号的高电平存在同时交叠的情形，它们的高电平在同时交叠的情形下I1-I3均不为零所以此情况下总电流I1+I2+I3在周期时间内是最大的，多路发光二极管LED1-LED3各自流过的电流在此时叠加得到的总电流I1+I2+I3被限制不超过IT。这种限制行为是在同一帧通讯数据条件下设定电流调节数据和恒流调节数据时实施的。

参见图11，使用图8中第一至第三路脉宽调制信号DR2和DG2及DB2时需要结合前文的相关内容。第一脉宽调制信号DR2的高电平和第二脉宽调制信号DG2的高电平存在局部交叠，第二脉宽调制信号DG2的高电平和第三路脉宽调制信号DB2的高电平存在局部交叠。高电平RH2和GH2交叠时第三路发光二极管LED3的电流I3为零且此时的三路发光二极管的总电流I1+I2+I3实质上取决于第一路发光二极管LED1的电流以及第二路发光二极管LED2的电流也即I1+I2，总电流I1+I2+I3在该情形下有可能是周期时间内的最大值并仍然要求总电流I1+I2+I3不超过IT。具体而言，先后出现有效逻辑电平的任意两路脉宽调制信号如DR2和DG2的有效逻辑电平存在局部交叠时限定该任意两路脉宽调制信号如DR2和DG2对应的两路发光二极管如LED1和LED2的总电流不超过电流源模块中恒流源提供的输出电流即I1+I2不超过IT。该限制行为是在同一帧通讯数据条件下设定电流调节数据和恒流调节数据时实施的。

参见图11，使用图8中第一至第三路脉宽调制信号DR2和DG2及DB2时需要结合前文的相关内容。类似的情形若高电平GH2和BH2在存在交叠的情况下则所述的第一路发光二极管LED1的电流I1为零，总电流I1+I2+I3由第二路发光二极管LED2流过的电流和第三路发光二极管LED3流过的电流也即I2+I3所决定。总电流I1+I2+I3在该情形下有可能是周期时间内的最大值并要求总电流I1+I2+I3不超过IT。具体而言，先后出现有效逻辑电平的任意两路脉宽调制信号如DG2和DB2的有效逻辑电平存在局部交叠时该任意两路脉宽调制信号如DG2和DB2对应的发光二极管如LED2和LED3的总电流被限制不超过电流源模块中恒流源提供的输出电流即I2+I3不超过IT。该限制行为是在同一帧通讯数据条件下设定电流调节数据和恒流调节数据时实施的。

参见图12，和前文相同的部分是同样也在向驱动电路供电的线路上设置了带有恒流源的电流源模块PCS并用于将驱动电路的总输入电流维持在预设值，恒流源的输出电流也即电流源模块PCS的输出电流流向每个驱动电路，每个驱动电路的总输入电流等于电流源模块流出的输出电流。但是却以输出电流固定的模式设置恒流源来替代之前以输出电流可调的模式设置可编程式的恒流源。此种情况下电流源模块PCS可以不使用解码和数据转发功能，电流源模块PCS的恒流源提供的输出电流是固定的而不具备可编程性但仍能钳制驱动电路的总输入电流。为了以示区别不至于造成术语的混淆，可定义驱动电路之恒流单元为第一恒流模块及定义电流源模块PCS之恒流源为第二恒流模块、可定义发给驱动电路的恒流调节数据为第一类电流调节数据及定义发给电流源模块PCS的电流调节数据为第二类电流调节数据，该定义适用于本申请的上下文内容。另外还可以观察到显示系统之第一列驱动芯片CL1与第二列驱动芯片CL2两列驱动电路各自使用到的电流源模块的数量是允许存在差异的，当然使用相同数量的电流源模块也可以，只不过当不同列的供电电压存在差异时便可引入不同数量的电流源模块来平衡这种电压差异。提供电源的供电线路存在分布寄生电阻并进一步导致不同的列的供电电压略有不同，供电电压较大的列采用数量多的电流源模块而供电电压较小的列采用数量少的电流源模块，即所谓的引入不同数量的电流源模块来平衡这种不同列之间的供电电压差异。

参见图13，回顾图2记载的实施例配备多路恒流单元CC1-CC4并要求设置第一路发光二极管LED1和与其对应的恒流单元CC1串联、第二路发光二极管LED2和与其对应的恒流单元CC2串联连接、以及还要求设置第三路发光二极管LED3和与其相对应的恒流单元CC3串联连接、第四路发光二极管LED4和恒流单元CC4串联。每路发光二极管均以一对一的方式与相应的一路恒流单元单独串联连接的条件，其中任意一路发光二极管譬如第一路发光二极管LED1所对应的一路脉宽调制信号如第一路脉宽调制信号出现有效逻辑电平如高电平时，该任意一路发光二极管如第一路发光二极管LED1被点亮以及它所串联连接的一路恒流单元如恒流单元CC1被启用。本实施例则主张采用可节省元器件数量和减少芯片面积的方案替代图2的实施例。取消每路发光二极管以一对一的方式与相应的一路恒流单元单独串联连接的原设计方法，恒流单元CC1被保留下来作为配备的公共恒流单元且其总数量具有单一性，其他恒流单元CC2-CC4皆摒弃。新设计方案要求每路发光二极管皆与该公共的恒流单元串联连接，第一路发光二极管LED1通过与其对应的第一开关S1与该公共的恒流单元CC1串联、第二路发光二极管LED2通过与其对应的第二开关S2与该公共的恒流单元CC1串联、第三路发光二极管LED3通过与其对应的第三开关S3与该公共的恒流单元CC1串联、第四路发光二极管LED4通过与其对应的第四开关S4与该公共的恒流单元CC1串联。任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑电平时，公共的恒流单元CC1被启用以及任意一路发光二极管切换到与公共的恒流单元CC1串联而点亮。第一路脉宽调制信号出现有效逻辑电平例如出现高电平时则第一开关S1接通从而进一步使得公共的恒流单元CC1被启用以及第一路发光二极管LED1切换到与公共的恒流单元CC1串联而点亮，第二路脉宽调制信号出现有效逻辑电平例如高电平时则第二开关S2接通进一步使公共的恒流单元CC1被启用及第二路发光二极管LED2切换到与公共的恒流单元CC1串联而被点亮，第三路脉宽调制信号出现有效逻辑电平如高电平时则第三开关S3接通进一步使恒流单元CC1被启用及第三路发光二极管LED3切换到与公共的恒流单元CC1串联而被点亮，第四路脉宽调制信号出现有效逻辑电平如高电平时则第四开关S4接通进一步使恒流单元CC1被启用及第四路发光二极管LED4切换到与公共的恒流单元CC1串联而被点亮。每路发光二极管和公共的恒流单元串联耦合在电源输入端与电势参照端之间。由于第一开关至第四开关受控于第一至第四脉宽调制信号，它们在有效逻辑电平如高电平状态下被接通而在非有效逻辑电平如低电平状态下被关断。每路发光二极管是否流过与其串联的公共恒流单元所提供的恒定电流仍受控于与其对应的一路脉宽调制信号，每路发光二极管在脉宽调制信号的周期内的恒流点亮时间仍由与它对应的一路脉宽调制信号来确定，所以配备多路恒流单元和配备数量单一且公共的恒流单元取得的显示效果完全相同。

参见图13，驱动电路配置的数据传输模块DAT2具有解码器，按照预设的通信协议对输入的串行数据予以解码并从接收的通讯数据中译码出灰度数据，驱动电路根据分配给多路发光二极管各自的灰度数据来调节各路发光二极管的灰度等级。如果以提供的恒定电流被固定的模式设置恒流单元CC1则在任何一帧通讯数据下，任何发光二极管被接通点亮时流过的电流均被恒流单元CC1提供的固定式恒定电流固持住，该设计较简单且恒流单元提供的恒定电流无需被改动。驱动电路接收的上一帧通讯数据刷新到下一帧通讯数据来调整多路发光二极管各自的灰度数据时，以三基色光源为例上一帧通讯数据译码的灰度数据对应的混色颜色与下一帧通讯数据译码的灰度数据对应的混色颜色不同，毫无疑虑的会导致上一帧灰度数据条件下三基色发光二极管的功耗与下一帧灰度数据条件下三基色发光二极管的功耗存在着差异性。若恒流单元CC1提供固定式的恒定电流则不同的通讯数据帧引起的前述功耗差异性有可能会导致电力浪费，级联连接的驱动电路之数量越多这种功率浪费现象愈发明显。反之作为替代固定式恒定电流的方案，以提供的恒定电流可以被调节的模式设置可编程式的恒流单元CC1，则可以调整提供给每路发光二极管的恒定电流的大小值。以三基色光源为例当混色颜色要求提供较大的恒定电流来配合显示效果时就将恒定电流予以调大，当混色颜色要求提供较小的恒定电流来配合显示效果时就将恒定电流予以调小。驱动电路配置的数据传输模块DAT2具有解码器，按照预设的通信协议对输入的串行数据予以解码并从接收的通讯数据中译码出恒流调节数据，驱动电路根据分配给可编程式的恒流单元CC1的恒流调节数据来调节该恒流单元CC1所提供的恒定电流的大小值情况。显而易见的是，驱动电路配置的数据传输模块DAT2可以从通讯数据中解码出用途不同或含义不同的各类型数据而不单单是灰度数据。

参见图13，在设置可编程式的恒流单元方面调节该恒流单元CC1所提供的恒定电流的大小值的具体实施方案是多样化的。数据Y<X>至Y<0>代表驱动电路经过解码出的分配给恒流单元CC1的恒流调节数据，代表数据位数的自然数X大于1。恒流调节数据用来微调譬如图9中所示采样电阻RS的电阻值可实现调节该恒流单元CC1提供的恒定电流的大小值之目的。若恒流调节数据用来微调参考电压VB1的电压值同样也可以实现调节该恒流单元CC1提供的恒定电流的大小值之目的。图10中设源电流CS产生的基准电流的电流水准类似图1和图9那样也可以被恒流调节数据调节，则向输入管P1提供基准电流的源电流CS的电流越大则镜像结构得到的电流ID2越大，当向输入管P1提供基准电流的源电流CS的电流越小则镜像结构得到的电流ID2越小。所以恒流调节数据用来改变接入到输入管P1的源电流的电流值同样能实现调节恒流单元CC1提供的恒定电流的大小值之目的。图13配备数量单一的公共恒流单元CC1，以至于恒流调节数据仅仅用来调节恒流单元CC1提供的恒定电流的大小值。事实上在替代性的范例中图2所展示的其他任何恒流单元CC2-CC4皆可以被设置成可编程式的恒流单元，只不过驱动电路需要增加用来存储恒流调节数据的锁存器或缓存空间等的存储容量，因为此时驱动电路需要接收的恒流调节数据的数据量增加，从而可以为每个恒流单元均分配相应的恒流调节数据来调节每个可编程式的恒流单元所提供的恒定电流的大小值。

参见图14，使用图15的第一至第三路脉宽调制信号DR4和DG4及DB4时将脉宽调制信号的单个周期时间TPWM<N>或TPWM<N+1>划分成多个子时间段，每一路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内。多路脉宽调制信号执行或非逻辑运算的结果视为旁路模块的控制信号DX，控制信号DX出现有效逻辑电平如高电平时触发旁路模块导通并对多路发光二极管实施分流。旁路模块之分流电流由图14方案中所记载的恒流单元CC1或图16方案中所记载的恒流单元CC5确定。

参见图14，在相同一帧通讯数据中将分配给电流源模块PCS的电流调节数据用于设定电流源模块PCS之恒流源的输出电流IT、将分配给驱动电路的部分恒流调节数据至少用于设定图14恒流单元CC1的恒定电流I1之值或设定图16恒流单元CC5所能够提供的恒定电流I5之值。以驱动第一至第三路发光二极管LED1-LED3的驱动电路为例来阐释本实施例的方案。在第一子时间段TM1内第一路脉宽调制信号DR4的低电平时段导致控制信号DX为高电平、在第二子时间段TM2内第二路脉宽调制信号DG4的低电平时段导致控制信号DX为高电平、在第三子时间段TM3内第三路脉宽调制信号DB4的低电平时段导致控制信号DX为高电平，控制信号之高电平XH时段旁路模块导通。限定旁路模块导通情况下由恒流单元CC1确定的分流电流或由恒流单元CC5确定的分流电流不超过电流源模块PCS中恒流源的输出电流。

参见图14，在相同一帧通讯数据条件下设定电流调节数据和恒流调节数据时还限定旁路模块的分流电流不超过电流源模块PCS中恒流源的输出电流IT。图14中可以利用恒流单元CC1的恒定电流I1作为旁路模块的分流电流并要求I1不超过IT，图16中利用恒流单元CC5的恒定电流I5作为旁路模块的分流电流并要求I5不超过IT。第一子时间段内第一至第三路发光二极管LED1-LED3的电流叠加得到总电流I1+I2+I3，事实上此时间段内第二和第三路发光二极管LED2-LED3的电流为零，总电流I1+I2+I3在该情形下计算的值为I1并仍然要求总电流I1+I2+I3不能超过IT。第二子时间段内第一和第三路发光二极管LED1-LED3的电流为零，总电流I1+I2+I3计算的值为I2并且仍然要求该三者的总电流I1+I2+I3不超过IT。第三子时间段内总电流依然为I1+I2+I3，实际上此时间段第一和第二路发光二极管LED1-LED2的电流为零，总电流I1+I2+I3之值为I3并且仍然要求三者的总电流I1+I2+I3不超过IT。这种限制行为是在相同一帧通讯数据条件下分别设定电流调节数据和恒流调节数据时实施的。

参见图15，鉴于第一至第三路发光二极管LED1-LED3被设置成分时依次点亮即它们的点亮时间不重叠，则可限定每路发光二极管流过的电流均不超过电流源模块中恒流源的输出电流。第一子时间段TM1内限定第一路发光二极管LED1流过的电流I1不超过电流源模块确定的输出电流IT。第二子时间段TM2内限定第二路发光二极管LED2所流过的电流I2不超过电流源模块确定的输出电流IT。第三子时间段TM2内同样还限定第三路发光二极管LED3流过的电流I3不超过电流源模块确定的输出电流IT。图14记载的实施例中第一至第三路发光二极管LED1-LED3它们各自流过的电流I1-I3皆由作为配备的公共恒流单元CC1提供。图16范例中第一至第三路发光二极管LED1-LED3它们各自流过的电流I1-I3对应分别由恒流单元CC1-CC3提供。限制每路发光二极管流过的电流的该些限制条件可在设定电流调节数据和恒流调节数据时执行。

参见图14，本实施例和图13的实施例最主要的区别是增加了旁路模块且新设计方案要求每路发光二极管皆与该公共的恒流单元串联连接。第一路发光二极管LED1通过与其对应的第一开关S1与该公共的恒流单元CC1串联、第二路发光二极管LED2通过与其对应的第二开关S2与该公共的恒流单元CC1串联、第三路发光二极管LED3通过与其对应的第三开关S3与该公共的恒流单元CC1串联。旁路模块的分流电阻RX通过与其对应的第五开关S5与该公共的恒流单元CC1串联。任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑电平时，公共的恒流单元CC1被启用以及任意一路发光二极管切换到与公共的恒流单元CC1串联而点亮。第一路脉宽调制信号出现有效逻辑电平例如出现高电平时则第一开关S1接通从而进一步使得公共的恒流单元CC1被启用及第一路发光二极管LED1切换到与公共的恒流单元CC1串联而点亮。第二路脉宽调制信号出现有效逻辑电平例如高电平时则第二开关S2接通进一步使公共的恒流单元CC1被启用及第二路发光二极管LED2切换到与公共的恒流单元CC1串联而被点亮。第三路脉宽调制信号出现有效逻辑电平如高电平时则第三开关S3接通进一步使恒流单元CC1被启用及第三路发光二极管LED3切换到与公共的恒流单元CC1串联而被点亮。每路发光二极管和公共的恒流单元串联耦合在电源输入端与电势参照端之间，旁路模块中分流电阻和公共的恒流单元串联耦合在电源输入端与电势参照端之间。旁路模块与多路发光二极管并联连接而多路脉宽调制信号执行或非逻辑运算之结果视为旁路模块的控制信号。第一至第三路脉宽调制信号DR4和DG4及DB4分别输入到或非门210的数个输入端，第一至第三路脉宽调制信号执行或非逻辑运算得到的结果DX用来控制第五开关S5的导通与否并将其视为控制信号，旁路模块是否导通分流依赖于控制信号的逻辑状态。

参见图14，若控制信号DX为有效逻辑电平如高电平则触发旁路模块对驱动电路的总输入电流实施分流。例如控制信号DX为有效逻辑电平时接通第五开关S5或为非有效逻辑电平如低电平时则关断第五开关S5。该范例中旁路模块包括分流电阻RX及其配套的第五开关S5和公共的恒流单元CC1。旁路模块在电路结构上并不唯一例如使用可正向导通的常规二极管替代分流电阻RX是旁路模块的可选范例，需注意常规二极管的正极应耦合到电源输入端而负极应该耦合到恒流单元。或者分流电阻RX和常规二极管串接后再和恒流单元CC1串联耦合在电源输入端及电势参照端之间亦可，要求常规二极管的正极应直接或间接耦合到电源输入端而负极应该直接或间接耦合到恒流单元。甚至可以将常规的二极管与分流电阻RX先并联连接后再将它们和恒流单元CC1串联耦合在电源输入端及电势参照端之间亦可，同样需注意常规二极管的正极应耦合到电源输入端而负极应该耦合到恒流单元。在旁路模块的其他替代实施例中，还可以利用二极管连接形式的金属氧化物半导体场效应晶体管替代分流电阻RX，或是利用基极连集电极形式的双极晶体管替代分流电阻RX，即类似于分流电阻RX等无源负载被替换成有源负载。有源负载在旁路模块中与恒流单元CC1串联耦合时将有源负载的连接方式设置成：第五开关S5一旦被控制信号控制导通并在有源负载上产生压降则有源负载应该立即接通导电。换而言之只要在旁路模块当中设置任何形式的负载与恒流单元CC串联连接，控制信号DX出现有效逻辑电平时就可以触发旁路模块导通并对驱动电路的总输入电流实施分流，此时旁路模块所包含的有源负载或无源负载会流过由恒流单元CC1提供的恒定电流。藉此可认为旁路模块接通分流情况下所流过的分流电流是预先设定的恒流值。

参见图15，倘若某个驱动电路所接收的上一帧通讯数据刷新到下一帧通讯数据而调整该驱动电路中多路发光二极管各自的灰度数据的阶段，上一帧或下一帧通讯数据被译码出来的针对红绿蓝三基色发光二极管的诸多灰度数据可以分别产生第一至第三路脉宽调制信号并记作DR4和DG4及DB4。上一帧通讯数据译码的灰度数据确定第一至第三路脉宽调制信号DR4和DG4及DB4对应着图示的周期时间TPWM<N>，下一帧通讯数据译码的灰度数据确定的第一至第三路脉宽调制信号DR4和DG4及DB4则对应着图示的周期时间TPWM<N+1>。可以获悉从上一帧通讯数据刷新到下一帧通讯数据而调整三基色光源灰度数据后，第一路脉宽调制信号DR4在TPWM<N>的高电平RH4时长和它在周期时间TPWM<N+1>内的高电平RH4时长不同。第二路脉宽调制信号DG4在上一个周期时间TPWM<N>的高电平GH4时长和在周期时间TPWM<N+1>的高电平GH4时长也是不同的。第三路脉宽调制信号DB4在周期时间TPWM<N>内的高电平BH4时长和在周期时间TPWM<N+1>内的高电平BH4时长是不同的。三基色发光二极管光源混色后在周期时间TPWM<N>内产生的颜色与周期时间TPWM<N+1>不同。可以设置每个子时间段的时间长度均能自由调节，例如第一至第三子时间段TM1-TM3它们当中任意一者的时间长度均可以被自由地调节变长或变短，但是各个子时间段各自的时间长度相加得到的总时间长度即TM1+TM2+TM3等于周期时间TPWM。以第一子时间段内红色光源给定的灰度数据为例，第一子时间段到来之际触发比较器CMP1在第一子时间段的起始时刻开始输出高电平，此时段的计数数据一旦计数到给定的灰度数据时比较器会翻转而开始输出低电平并藉此将第一路脉宽调制信号DR4的高电平安排在第一子时间段内。注意脉宽调制的实现机理除了包括作为范例的计数比较方式之外，其他类型的数字脉冲宽度调制方式均能得到具有一定占空比的脉宽信号，采用何种脉冲宽度调制方式是任选的，只要脉宽调制信号能够表征出与其对应的发光二极管匹配的灰度数据所携带的占空比信息。

参见图15，在可选的实施例中多路发光二极管譬如三基色光源对应着多路脉宽调制信号譬如第一至第三路脉宽调制信号DR4和DG4及DB4。该等脉宽调制信号的单个周期时间譬如前述的TPWM<N>或TPWM<N+1>划分成多个子时间段譬如划分成第一子时间段和第二子时间段及第三子时间段，并将每一路脉宽调制信号的有效逻辑电平如高电平分配在相应的一个子时间段内。例如可以将第一路脉宽调制信号DR4的有效逻辑高电平分配在相应的第一子时间段内、以及可以将第二路脉宽调制信号DG4的有效逻辑高电平分配在相应的第二子时间段内、并还可以将第三路脉宽调制信号DB4的有效逻辑高电平分配在相应的第三子时间段内。结合图14和图15的实施例，设定将第一至第三路脉宽调制信号DR4和DG4及DB4分别输入到或非门210的三个输入端，第一至第三路脉宽调制信号DR4和DG4及DB4执行或非逻辑运算得到控制信号DX，或非门210输出的控制信号DX控制第五开关S5导通与否。时间周期TPWM<N>或TPWM<N+1>内当该控制信号DX出现有效逻辑电平时如高电平触发旁路模块接通。譬如在前述第一子时间段内第一路脉宽调制信号DR4的低电平时段导致控制信号DX为高电平、在第二子时间段内第二路脉宽调制信号DG4的低电平时段导致控制信号DX为高电平、在第三子时间段内第三路脉宽调制信号DB4的低电平时段导致控制信号DX为高电平。高电平XH代表控制信号DX为高电平时的波形，高电平XH时段旁路模块会导通分流。

参见图16，本实施例和图14主要的区别是多路发光二极管和旁路模块不再共用相同的公共恒流单元CC1，每路发光二极管和旁路模块各自均配备有恒流单元。新设计方案要求每路发光二极管和与其对应的恒流单元串联连接。第一路发光二极管LED1和对应的恒流单元CC1串联在电源输入端及电势参照端之间、第二路发光二极管LED2和对应的恒流单元CC2串联在电源输入端及电势参照端之间、第三路发光二极管LED3和对应的恒流单元CC3串联在电源输入端及电势参照端之间。旁路模块的分流电阻RX和对应的恒流单元CC5串联在电源输入端及电势参照端之间。任意一路发光二极管对应的脉宽调制信号出现有效逻辑电平时则它所串联的恒流单元被启用、控制信号DX出现有效逻辑电平时则分流电阻RX串联的恒流单元被启用。第一路脉宽调制信号出现有效逻辑电平例如出现高电平时则恒流单元CC1被启用以及第一路发光二极管LED1因为接受源自与其串接的恒流单元CC1提供的恒定电流而点亮。第二路脉宽调制信号出现有效逻辑电平例如出现高电平时则恒流单元CC2被启用以及第二路发光二极管LED2因为接受源自与其串接的恒流单元CC2提供的恒定电流而点亮。第三路脉宽调制信号出现有效逻辑电平例如出现高电平时则恒流单元CC3被启用以及第三路发光二极管LED3因为接受源自与其串接的恒流单元CC3提供的恒定电流而点亮。以图9中恒流单元CC1的范例描述旁路模块的恒流单元CC5被接通或关断的可选案例。设恒流单元CC5之误差放大器EA的输出端和晶体管MQ的控制端之间设有未示意出的受控开关，控制信号DX可用于控制此受控开关的导通与否，控制信号DX出现有效逻辑电平如高电平则受控开关被导通并进一步导致该恒流单元CC5被启用以及分流电阻RX流过恒流单元CC5提供的恒定电流，相反如果控制信号DX出现非有效逻辑电平如低电平则受控开关被关断。除此之外图10记载的恒流单元CC1之电路架构等可被应用到图16之恒流单元CC5，此时可在旁路模块中将分流电阻RX等无源负载或替代性的有源负载与恒流单元CC5进行位置对调，但是无源负载或替代性的有源负载与恒流单元CC5的串联耦合关系不变。在该实施例中考虑到该些恒流单元CC1-CC3及恒流单元CC5均是独立操作，所以可以更灵活的将它们设置成可编程式的恒流单元。则驱动电路配置的数据传输模块还用于从通讯数据中译码出分别针对恒流单元CC1-CC3及恒流单元CC5的恒流调节数据，驱动电路根据该等恒流调节数据分别单独调节这些可编程式的恒流单元所提供的恒定电流的大小值。

参见图16，回顾与图2和图14相关的描述可知驱动多路发光二极管予以点亮的显示方法主要包括：多路发光二极管LED1-LED3中任意一者被导通或关断则这路发光二极管会产生要么具有导通电流要么不存在任何电流的电流跳变事件，无论是哪一路发光二极管发生电流跳变事件的时刻，如果电流跳变事件引起多路发光二极管之总电流相较于电流跳变事件之前是增加的则分流模块SHU之分流值趋于减少；如果电流跳变事件引起多路发光二极管之总电流相较于电流跳变事件之前是减少的则分流模块SHU之分流值趋于增加以及如果电流跳变事件引起多路发光二极管之总电流相较于电流跳变事件之前是没有改变的则分流模块SHU之分流值趋于不变。另一种驱动多路发光二极管予以点亮的显示方法主要包括：将脉宽调制信号的单个周期时间TPWM划分成多个子时间段并将每路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内，利用控制信号DX控制旁路模块是否接通，多路脉宽调制信号执行或非逻辑运算之结果定义为控制信号DX以及旁路模块被接通分流情况下它的电流是预先设定的恒流值。该方法条件下若多路发光二极管均未导通即多路脉宽调制信号均为非有效逻辑电平如低电平时，至少由旁路模块和分流模块共同对与它们并联连接的多路发光二极管LED1-LED3实施分流。

以上通过说明和附图的内容，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言阅读上述说明后，各种变化和修正无疑将显而易见。因此所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容都应认为仍属本发明的意图和范围内。

Claims (47)

1.一种驱动电路，驱动多路发光二极管，其特征在于，包括：

具有解码器的数据传输模块，用于从接收的通讯数据中译码出灰度数据；

根据灰度数据形成多路脉宽调制信号的多个脉宽调制模块，每一路脉宽调制信号表征与其对应的一路发光二极管所匹配的灰度数据携带的占空比信息；

恒流单元，每一路发光二极管均和一路恒流单元设为串联，每一路发光二极管是否流过与其串联的恒流单元所提供的恒定电流受控于与其对应的一路脉宽调制信号；

每一路发光二极管在脉宽调制信号的周期内的恒流点亮时间，由与它对应的一路脉宽调制信号来确定；以及

与多路发光二极管并联的分流模块，任意一路发光二极管被导通或关断而产生电流跳变时，分流模块适应性地调节流经自身的分流值以维持驱动电路的总输入电流在预设值。

2.根据权利要求1所述的驱动电路，其特征在于：

至少配备红绿蓝三基色的多路发光二极管，每一基色发光二极管根据匹配给它的灰度数据来确定其恒流点亮时间，三基色混色条件下调整各路发光二极管的灰度数据，藉由多路发光二极管各自匹配的灰度数据的变化从而得到不同的颜色。

3.根据权利要求1所述的驱动电路，其特征在于：

驱动电路通过数据传输模块在每一帧通讯数据中截取到属于它的通讯数据之后，便将它接收到的余下其他通讯数据转发给与其级联的后一级通讯数据接收方。

4.根据权利要求1所述的驱动电路，其特征在于：

分流模块还用于将提供给驱动电路的输入电压稳定在期望值。

5.根据权利要求1所述的驱动电路，其特征在于：

具有接收输入电压的电源输入端及电势参照端，每路发光二极管和一路恒流单元串联耦合在电源输入端与电势参照端之间，分流模块亦耦合在电源输入端与电势参照端之间。

6.根据权利要求5所述的驱动电路，其特征在于：

分流模块包括阴极和阳极对应分别耦合至电源输入端和电势参照端的可调并联型电压基准电路，电源输入端和电势参照端之间设有电阻分压器；

可调并联型电压基准电路的参考端耦合到电阻分压器的分压节点处。

7.根据权利要求6所述的驱动电路，其特征在于：

设置可调并联型电压基准电路之阴极直接耦合到电源输入端处，或设置可调并联型电压基准电路之阴极通过电阻耦合至电源输入端处。

8.根据权利要求1所述的驱动电路，其特征在于：

配备多路恒流单元，每路发光二极管均以一对一的方式与相应的一路恒流单元单独设置成串联连接，任意一路发光二极管所对应的一路脉宽调制信号出现有效逻辑电平时则该任意一路发光二极管被点亮以及它所串联的一路恒流单元被启用。

9.根据权利要求1所述的驱动电路，其特征在于：

多路发光二极管对应着多路脉宽调制信号，将脉宽调制信号的单个周期时间划分成多个子时间段并将每一路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内，藉此在脉宽调制信号的单个周期时间内该多路发光二极管被分时依次点亮。

10.根据权利要求1所述的驱动电路，其特征在于：

多路发光二极管对应着多路脉宽调制信号，在脉宽调制信号的单个周期时间内将多路脉宽调制信号各自的有效逻辑电平设为随着时间推移而依次出现，先后出现有效逻辑电平的任意两路脉宽调制信号的有效逻辑电平设为不交叠或局部交叠。

11.根据权利要求9所述的驱动电路，其特征在于：

设置每个子时间段的时间长度均可以自由调节，但各个子时间段各自的时间长度相加得到的总时间长度需等于脉宽调制信号的周期时间。

12.根据权利要求9所述的驱动电路，其特征在于：

配备多路恒流单元，每路发光二极管以一对一的方式与相应的一路恒流单元单独串联连接，任意一路发光二极管所对应的一路脉宽调制信号出现有效逻辑电平时则该任意一路发光二极管被点亮以及它所串联的一路恒流单元被启用；或者

配备数量单一且公共的恒流单元，每路发光二极管皆与该公共的恒流单元串联连接并在任意一路发光二极管所对应的一路脉宽调制信号出现有效逻辑电平时，该公共的恒流单元被启用以及该任意一路发光二极管切换到与公共的恒流单元串联而点亮。

13.根据权利要求9所述的驱动电路，其特征在于：

设有与多路发光二极管并联的旁路模块，多路脉宽调制信号执行或非逻辑运算得到的结果视为旁路模块的一个控制信号，控制信号出现有效逻辑电平时触发旁路模块对驱动电路的总输入电流实施分流。

14.根据权利要求13所述的驱动电路，其特征在于：

旁路模块具有的分流电阻和一路恒流单元设为串联；

每路发光二极管、分流电阻各自均配备有恒流单元，任意一路发光二极管对应的脉宽调制信号出现有效逻辑电平时则它所串联的恒流单元被启用、控制信号出现有效逻辑电平时则分流电阻串联的恒流单元被启用；或者

多路发光二极管、分流电阻共用一公共的恒流单元，任意一路发光二极管对应的脉宽调制信号出现有效逻辑电平时则它切换到与该公共的恒流单元串联、控制信号出现有效逻辑电平时则分流电阻切换到与该公共的恒流单元串联。

15.根据权利要求1所述的驱动电路，其特征在于：

在向驱动电路供电的线路上设置带有恒流源的电流源模块，用于将驱动电路的总输入电流维持在预设值，以输出电流固定的模式设置恒流源或以输出电流可调的模式设置可编程式的恒流源。

16.根据权利要求15所述的驱动电路，其特征在于：

电流源模块配置的数据传输模块具有解码器，用于从电流源模块接收的通讯数据中译码出电流调节数据，电流源模块根据电流调节数据调节可编程式的恒流源的输出电流。

17.根据权利要求16所述的驱动电路，其特征在于：

在所接收的上一帧通讯数据刷新到下一帧通讯数据而调整多路发光二极管各自的灰度数据的阶段，电流源模块接收的电流调节数据按帧被刷新，则驱动电路的总输入电流从与上一帧电流调节数据对应的预设值更新到与下一帧电流调节数据对应的预设值。

18.根据权利要求16所述的驱动电路，其特征在于：

电流源模块通过数据传输模块在每一帧通讯数据中截取到属于它的通讯数据之后，便将它接收到的余下其他通讯数据转发给与其级联的后一级通讯数据接收方。

19.根据权利要求1所述的驱动电路，其特征在于：

以提供的恒定电流被固定的模式设置恒流单元，或者以提供的恒定电流可以被调节的模式设置可编程式的恒流单元。

20.根据权利要求19所述的驱动电路，其特征在于：

驱动电路配置的数据传输模块还用于从通讯数据中译码出恒流调节数据，驱动电路根据恒流调节数据来调节可编程式的恒流单元所提供的恒定电流的大小值。

21.根据权利要求20所述的驱动电路，其特征在于：

在向驱动电路供电的线路上设置带有恒流源的电流源模块，用于将驱动电路的总输入电流维持在预设值；以及

电流源模块配置的数据传输模块具有解码器，用于从接收的通讯数据中译码出电流调节数据，电流源模块根据电流调节数据来调节可编程式的恒流源的输出电流的大小值。

22.根据权利要求21所述的驱动电路，其特征在于：

在每一帧通讯数据中以发给电流源模块的电流调节数据设定其恒流源的输出电流的大小值、以发给驱动电路的恒流调节数据设定其恒流单元提供的恒定电流的大小值；

在同一帧通讯数据条件下设定电流调节数据和恒流调节数据时，限定多路发光二极管各自流过的电流叠加得到的总电流不超过电流源模块中恒流源的输出电流。

23.根据权利要求22所述的驱动电路，其特征在于：

多路发光二极管对应着多路脉宽调制信号，将脉宽调制信号的单个周期时间划分成多个子时间段并将每一路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内；

多路脉宽调制信号执行或非逻辑运算的结果视为与多路发光二极管并联的一个旁路模块的控制信号，控制信号出现有效逻辑电平时触发旁路模块导通并实施分流；

旁路模块分流时的分流电流由一路恒流单元确定，在同一帧通讯数据条件下设定电流调节数据和恒流调节数据时还限定该分流电流不超过电流源模块中恒流源的输出电流。

24.一种驱动芯片，其特征在于，包括如权利要求1-23中任意一项所述的驱动电路。

25.一种驱动芯片，驱动多路发光二极管，其特征在于，包括：

具有解码器的数据传输模块，用于从接收的通讯数据中译码出灰度数据；

根据灰度数据形成多路脉宽调制信号的多个脉宽调制模块，每一路脉宽调制信号表征与其对应的一路发光二极管所匹配的灰度数据携带的占空比信息；

恒流单元，每一路发光二极管均和一路恒流单元设为串联，每一路发光二极管所串联的恒流单元是否向它提供恒定电流受控于与它对应的一路脉宽调制信号；

每一路发光二极管在脉宽调制信号的周期内的恒流点亮时间，由与其对应的一路脉宽调制信号来确定；以及

与多路发光二极管并联的含可调并联型电压基准电路的分流模块，由分压器对驱动芯片的输入电压采样并将采样值输给可调并联型电压基准电路的参考端，以稳定输入电压；

任意一路发光二极管被导通或关断而产生电流跳变时，分流模块适应性地调节流经自身的分流值以维持驱动电路的总输入电流在预设值。

26.根据权利要求25所述的驱动芯片，其特征在于：

可调并联型电压基准电路之阴极直接耦合到输入电压处；或者

可调并联型电压基准电路之阴极通过电阻耦合到输入电压处，该电阻直接集成在驱动芯片内部或作为独立的分立器件布置在驱动芯片外部。

27.一种驱动电路，驱动多路发光二极管，其特征在于，包括：

具有解码器的数据传输模块，用于从接收的通讯数据中译码出灰度数据；

多个脉宽调制模块，每个脉宽调制模块根据与其对应的一路发光二极管所匹配的灰度数据形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；

恒流单元，每一路发光二极管均和一路恒流单元设为串联，每一路发光二极管是否流过与其串联的恒流单元所提供的恒定电流受控于与其对应的一路脉宽调制信号；

每一路发光二极管在脉宽调制信号的周期内的恒流点亮时间，由与其对应的一路脉宽调制信号来确定，将脉宽调制信号的单个周期时间划分成多个子时间段并将每一路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内。

28.根据权利要求27所述的驱动电路，其特征在于：

包括与多路发光二极管并联的旁路模块，多路脉宽调制信号执行或非逻辑运算得到的结果视为旁路模块的控制信号，控制信号出现有效逻辑电平时触发旁路模块导通并作为驱动电路的分流支路实施分流，旁路模块分流时的电流是预先设定的恒流值。

29.根据权利要求28所述的驱动电路，其特征在于：

旁路模块分流时其预先设定的恒流值由一路恒流单元所提供的恒定电流决定；以及

驱动电路配置的数据传输模块还用于从通讯数据中译码出恒流调节数据，驱动电路根据恒流调节数据来调节恒流单元所提供的恒定电流的大小值。

30.根据权利要求29所述的驱动电路，其特征在于：

在向驱动电路供电的线路上设置带有恒流源的电流源模块，以将驱动电路的总输入电流维持在预设值，电流源模块配置的数据传输模块具有解码器，用于从接收的通讯数据中译码出电流调节数据，电流源模块根据电流调节数据调节可编程式的恒流源的输出电流；

在同一帧通讯数据条件下设定电流调节数据和恒流调节数据时，限定每路发光二极管流过的电流不超过电流源模块中恒流源的输出电流、和/或限定旁路模块分流时的电流不超过电流源模块中恒流源的输出电流。

31.根据权利要求27所述的驱动电路，其特征在于：

设置每个子时间段的时间长度均可以自由调节，但各个子时间段各自的时间长度相加得到的总时间长度需等于脉宽调制信号的周期时间。

32.根据权利要求27所述的驱动电路，其特征在于：

包括与多路发光二极管并联的分流模块，作为驱动电路的分流支路实施分流并还用于将提供给驱动电路的输入电压稳定在期望值。

33.一种基于权利要求1所述的驱动电路的显示系统，其特征在于，包括：

级联连接的多级驱动电路，每一级驱动电路通过其数据传输模块在每一帧通讯数据当中截取属于它的通讯数据、和将接收到的余下其他通讯数据转发给与它级联连接的后级驱动电路，使每级驱动电路均撷取到属于本级的灰度数据；

每级驱动电路依据本级的灰度数据来分别驱动点亮与其配套的多路发光二极管。

34.根据权利要求33所述的显示系统，其特征在于：

每个驱动电路还包括接收输入电压的电源输入端以及电势参照端；

每个驱动电路当中的任意一路发光二极管均和与之对应的一路恒流单元串联耦合在电源输入端和电势参照端之间、分流模块亦耦合在电源输入端与电势参照端之间。

35.根据权利要求34所述的显示系统，其特征在于：

多级驱动电路被设置成一列或多列，每一列当中作为列首的第一个驱动电路的电源输入端耦合到电源正极而作为列尾的最后一个驱动电路的电势参照端耦合到电源负极、及设置每一列当中后一个驱动电路的电源输入端耦合到相邻前一个驱动电路的电势参照端。

36.根据权利要求35所述的显示系统，其特征在于：

每一列驱动电路和至少一个带有恒流源的电流源模块串接，用于将每一列驱动电路当中的任意一个驱动电路的电源输入端流向电势参照端的总输入电流限定在预设值，以输出电流固定的模式设置恒流源或以输出电流可调的模式设置可编程式的恒流源。

37.根据权利要求36所述的显示系统，其特征在于：

在设置可编程式的恒流源的条件下，电流源模块配置的数据传输模块具有的解码器用于从接收的通讯数据中译码出电流调节数据，电流源模块根据电流调节数据来调节恒流源的输出电流之大小值；以及

每个电流源模块亦和多级驱动电路设置成级联的连接关系，使具有数据转发功能的电流源模块和驱动电路皆可以向对方转发通讯数据。

38.根据权利要求37所述的显示系统，其特征在于：

输送给电流源模块、驱动电路的上一帧通讯数据刷新到下一帧通讯数据后，每个电流源模块接收的电流调节数据按帧被同步刷新，每一列驱动电路中的每个驱动电路的总输入电流亦由串接在每一列驱动电路中的电流源模块按刷新后的电流调节数据重新确定。

39.根据权利要求37所述的显示系统，其特征在于：

驱动电路配置的数据传输模块还用于从通讯数据中译码出恒流调节数据，驱动电路根据恒流调节数据来调节可编程式的恒流单元所提供的恒定电流的大小值；

输送给电流源模块、驱动电路的上一帧通讯数据刷新到下一帧通讯数据后，每个驱动电路接收的恒流调节数据按帧被同步刷新，使每个驱动电路中的每个恒流单元提供的恒定电流按刷新后的恒流调节数据重新确定。

40.根据权利要求39所述的显示系统，其特征在于：

每个驱动电路中均设有与多路发光二极管并联的旁路模块，每个驱动电路中与多路发光二极管对应的多路脉宽调制信号执行或非逻辑运算得到的结果视为旁路模块的一个控制信号，控制信号出现有效逻辑电平时触发旁路模块对驱动电路的总输入电流实施分流；

旁路模块分流时的分流值由一路恒流单元所提供的恒定电流决定，藉此当输送给电流源模块、驱动电路的上一帧通讯数据刷新到下一帧通讯数据后，每个驱动电路中为旁路模块分配的一路恒流单元之恒定电流按刷新后的恒流调节数据重新确定。

41.根据权利要求37所述的显示系统，其特征在于：

级联连接的电流源模块和多级驱动电路以基于单线通信协议的方式传递通讯数据。

42.根据权利要求33所述的显示系统，其特征在于：

多级驱动电路被设置成一列或多列，在供电方式上将每一列当中所有的驱动电路叠加在电源正极和电源负极之间，每一列当中将前一个驱动电路的总输出电流视为相邻后一个驱动电路的总输入电流。

43.一种显示方法，驱动多路发光二极管点亮，其特征在于，包括：

设置任意一路发光二极管均和一路恒流单元串联连接；

设置起到分流作用的分流模块与多路发光二极管并联连接；

利用带有解码器的数据传输模块从接收到的通讯数据中译码出灰度数据；

根据分配给每路发光二极管的灰度数据，利用脉宽调制模块形成与每路发光二极管相对应的脉宽调制信号；

每路发光二极管是否流过与它串联的恒流单元提供的恒定电流，由与它对应的一路脉宽调制信号控制；

在任意一路发光二极管被导通或关断而发生电流跳变事件的时刻：

如果引起多路发光二极管之总电流增加则分流模块之分流值趋于减少；或

如果引起多路发光二极管之总电流减少则分流模块之分流值趋于增加；或

如果并未引起多路发光二极管之总电流改变则分流模块之分流值趋于不变。

44.根据权利要求43所述的方法，其特征在于：

多路发光二极管对应多路脉宽调制信号，将脉宽调制信号的单个周期时间划分成多个子时间段，每路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内。

45.根据权利要求44所述的方法，其特征在于：

多路脉宽调制信号执行或非逻辑运算得到的结果定义为一个控制信号，控制信号出现有效逻辑电平时触发与多路发光二极管并联的一个旁路模块导通，旁路模块导通分流情况下的电流是预先设定的恒流值。

46.一种显示方法，驱动多路发光二极管点亮，其特征在于，包括：

设置任意一路发光二极管均和一路恒流单元串联连接；

设置起到分流作用的旁路模块与多路发光二极管并联连接；

利用带有解码器的数据传输模块从接收到的通讯数据中译码出灰度数据；

根据分配给每路发光二极管的灰度数据，利用脉宽调制模块形成与每路发光二极管相对应的脉宽调制信号，多路发光二极管对应多路脉宽调制信号；

每路发光二极管是否流过与它串联的恒流单元提供的恒定电流，由与它对应的一路脉宽调制信号控制；

将脉宽调制信号的单个周期时间划分成多个子时间段，并将每路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内；

利用一个控制信号控制旁路模块是否被接通，多路脉宽调制信号执行或非逻辑运算得到的结果定义为控制信号，旁路模块接通分流情况下的电流是预先设定的恒流值。

47.根据权利要求46所述的方法，其特征在于：

设置起到分流作用的分流模块与多路发光二极管并联连接，在脉宽调制信号的周期时间内当多路发光二极管均未导通时，至少由旁路模块和分流模块共同实施分流。