JP6824230B2 - 遊技機 - Google Patents

Description

本発明は、コンピュータ装置を内蔵する電子遊技機に関し、特に、回胴遊技機や弾球遊技機に好適に適用される。

スロットマシンなどの回胴遊技機では、遊技者がメダル投入口にメダルを投入してスタートレバーを操作すると、これに応じて、回転リールの回転が開始される。そして、遊技者がストップボタンを押して回転リールを停止させたとき、有効な停止ライン（以下、有効ラインという）に図柄が揃うと、その図柄に応じた配当メダルが払い出されるようになっている。

但し、実際には、各ゲームの当否状態は、遊技者が停止操作を開始するまでに、主制御部における内部抽選処理によって予め決定されており、この抽選処理によって内部当選した図柄を、遊技者が有効ライン上に揃えることで配当メダルが払出される。

当選図柄のうち特に価値が高いのが、ビッグボーナス（ＢＢ）図柄の組合せである。このＢＢ役に内部当選して、遊技者がＢＢ図柄を有効ライン上に揃えると、ビッグボーナスゲームが開始され、その後は、小役図柄の当選確率が格段に高く維持されることで、大量の配当メダル数が期待できるようになっている。

特開２０１７−１８４９３２号公報 特開２０１６−１５０２６１号公報 特開２０１６−１５０２６０号公報 特開２０１６−１０６０１８号公報

この種の遊技機では、一般に、画像演出、音声演出、及びランプ演出が同期して実行されるが、これらの遊技動作を豊富化したい要請が強い。ここで、遊技者にアピールしやすい画像演出については、出願人も各種の提案をしているが（特許文献１〜特許文献４）、ランプ演出はやや画一化されており、ランプの個数と輝度を上げることで迫力を増す必要がある。

しかし、無闇にランプの個数を増やすと、その分だけ配線が煩雑化し、制御負担も増加することになる。また、発光輝度を上げると、その分だけ電力消費が増加して、ドライバ回路の内部発熱が限界を超えるおそれがある。

本発明は、上記の問題点に鑑みてなされたものであって、より改善されたランプ演出が可能な構成を有する遊技機を提供することを目的とする。

上記の目的を達成するため、本発明は、所定のスイッチ信号に基づいた抽選処理を実行する主制御手段と、主制御手段からの指示に基づいてランプ演出を含んだ演出動作を実行する演出制御手段と、を有して構成される遊技機であって、前記ランプ演出は、演出制御手段を構成するコンピュータ回路が、演出ランプを駆動制御するランプドライバの内蔵レジスタに対して、一群のシリアルデータを、適宜なタイミングで伝送することで実現され、前記コンピュータ回路は、所定のランプドライバの所定複数の出力端子から、同一論理レベルの駆動データが出力されるよう制御する一方、前記所定複数の出力端子が互いに接続されて伝送される駆動データに基づいて、所定の演出ランプが駆動されるよう構成されている。

前記ランプドライバの動作モードには、前記出力端子への流入電流が、外付け抵抗の抵抗値で規定されるオープンモードと、前記出力端子への流入電流が、内蔵レジスタへの設定値に基づいて設定可能な定電流モードと、が含まれているのが好ましい。ここで、所定のランプドライバの複数の出力端子は、その一部の出力端子が、前記定電流モードで機能し、残りの出力端子が、前記オープンモードで機能しているのが更に好適である。

前記所定複数の出力端子に流入する総電流値と同一値の電流が、特定一個の演出ランプ、又は直列接続された複数の演出ランプに流れているのが好適であり、また、前記所定複数の出力端子に流入する総電流値を分配した電流が、特定一個の演出ランプ、又は直列接続された複数の演出ランプに流れているのも好適である。

前記演出ランプは、白色ランプと、白色ランプの間に配置された赤色ランプと、である構成も好ましい。ここで前記白色ランプは、整列配置される複数個であり、前記赤色ランプの個数は、前記白色ランプより少数であって、前記白色ランプの間に配置されているのが好適である。

また、前記演出ランプは、表示画面が透過可能な表示装置の後側に位置するように配置され、前記表示画面に向けて発光しているのが好ましい。何れにしても、前記ランプドライバが出力する前記駆動データの論理レベルは、ＰＷＭ制御のデューティ比に基づき決定され、前記コンピュータ回路が前記デューティ比を適宜に設定することで、演出ランプの発光状態が変化するよう構成されているのが好ましい。

また、前記ランプドライバは、給電電圧を降下させて基準レベルの内部電源電圧を生成する電源回路が内蔵されており、前記ランプドライバから出力される前記内部電源電圧に基づいて、前記動作モードが設定可能に構成されているのが好適であり、前記ランプドライバから出力される前記内部電源電圧に外部素子が接続され、前記外部素子の電圧に基づいて、前記ランプドライバの電源リセット動作が実現されるよう構成されていると更に好適である。

上記の各構成において、前記ランプドライバは、外付けされた抵抗値に基づいて、定電流モードにおける最大電流値が規定され、前記ランプドライバの内蔵レジスタへの設定値に基づいて、定電流モードにおける定電流値が、最大電流値を上回らない範囲で、規定されるよう構成されているのが好ましい。

上記した本発明によれば、ドライバ回路の内部発熱が限界を超えないので、より改善されたランプ演出を実現することができる。

実施例に係るスロットマシンの正面図である。 図１のスロットマシンの右側面図（ａ）と平面図（ｂ）である。 スロットマシンの前面パネルを背面から図示した図面である。 スロットマシンの本体ケースの内部正面図である。 図１のスロットマシンの回路構成を示すブロック図である。 主制御基板の回路構成を示すブロック図である。 ＬＥＤ基板の回路構成とランプドライバの内部構成を示すブロック図である。 ランプドライバの内部構成と使用方法を説明する図面である。 ランプドライバの別の使用方法を説明する図面である。 バックライト基板の回路構成を示すブロック図である。 バックライト基板の別の回路構成を示すブロック図である。 透過型ＬＣＤの構成と、バックライト部を説明する図面である。 透過型ＬＣＤを駆動する回路構成を説明する図面である。 主制御部の制御動作を説明するフローチャートである。 演出制御部の制御動作を説明するフローチャートである。 演出制御部のランプ制御動作を説明するフローチャートである。

以下、実施例に基づいて本発明を更に詳細に説明する。図１〜図４は、実施例に係るスロットマシンＳＬを図示したものである。本スロットマシンＳＬは、矩形箱状の本体ケース１と、各種の遊技部材を装着した前面パネル２とが、ヒンジ３を介して連結され、前面パネル２が本体ケース１に対して開閉可能に構成されている（図２）。そして、図１は前面パネル２の正面図、図２はスロットマシンＳＬの右側面図（ａ）と平面図（ｂ）、図３は前面パネル２の背面図、図４は本体ケース１の内部正面図を示している。

図４に示す通り、本体ケース１の略中央には、３つの回転リール４ａ〜４ｃを備える図柄回転ユニット４が配置され、その下側に、メダル払出装置５が配置されている。各回転リール４ａ〜４ｃには、ＢＢ図柄、ＲＢ図柄、各種のフルーツ図柄、及びリプレイ図柄などが描かれている。メダル払出装置５には、メダルを貯留するメダルホッパー５ａと、払出モータＭと、メダル払出制御基板ＭＥと、払出中継基板ＰＡＹと、払出センサ（不図示）などが設けられている。ここで、メダルは、払出モータＭの回転に基づいて、払出口５ｂから図面手前に向けて導出される。なお、限界量を越えて貯留されたメダルは、オーバーフロー部５ｃを通して、補助タンク６に落下するよう構成されている。

上記のメダル払出装置５に隣接して電源基板６２Ａ，６２Ｂが配置され、また、図柄回転ユニット４の上部に主制御基板５０が配置され、主制御基板５０に隣接して回胴設定基板ＳＥＴが配置されている。なお、図柄回転ユニット４の内部には、回胴ＬＥＤドライブ基板ＤＲ１と回胴中継基板ＩＭ２とが設けられ、図柄回転ユニット４に隣接して外部集中端子板ＯＴが配置されている。

図１に示すように、前面パネル２の上部には表示装置（ＬＣＤユニット）７が配置されている。そして、この表示装置７に、各種のキャラクタが表示されることで遊技動作を効果的に盛り上げている。また、表示装置７の下部には、回転リール４ａ〜４ｃに対応する３つの表示窓８ａ〜８ｃが配置されている。表示窓８ａ〜８ｃを通して、各回転リール４ａ〜４ｃの回転方向に、各々３個程度の図柄が見えるようになっており、合計９個の図柄の水平方向の三本と、対角線方向の二本が仮想的な停止ラインとなる。

このような表示窓８ａの左側には、遊技状態を示すＬＥＤ群９が設けられ、その下方には、遊技成果として払出されるメダル数を表示する払出表示部１０や、クレジット状態のメダル数を表示する貯留数表示部１１が設けられている。

払出表示部１０は、７セグメントＬＥＤを２個連設して構成されており、払出メダル数を特定すると共に、何らかの異常事態の発生時には、異常内容を表示するエラー表示器としても機能している。

前面パネル２の垂直方向中央には、メダルを投入するメダル投入口１２が設けられ、これに隣接して、メダル投入口１２に詰まったメダルを返却させるための返却ボタン１３が設けられている。また、クレジット状態のメダルを払出すクレジット精算ボタン１４と、メダル投入口１２へのメダル投入に代えてクレジット状態のメダルを擬似的に一枚投入する投入ボタン１５と、クレジット状態のメダルを擬似的に三枚投入するマックス投入ボタン１６とが設けられている。

これらの遊技部材の下方には、回転リール４ａ〜４ｃの回転を開始させるスタートレバー１７と、回転中の回転リール４ａ〜４ｃを停止させるためのストップボタン１８ａ〜１８ｃが設けられている。

本実施例では、スタートレバー１７が操作されることに起因して、内部抽選処理が実行され、ＢＢ図柄や小役図柄への内部当選状態か否かが決定される。そして、通常は、３つの回転リール４ａ〜４ｃが、正方向に正常回転を開始するが、内部当選状態を予告する予告演出として、回転リール４ａ〜４ｃの全部又は一部が、変則的に回転した上で正常回転を開始する場合もある。なお、予告演出とは、内部抽選処理の抽選結果を不確定に報知する演出を意味する。

このような予告演出時には、表示装置７における画像演出や、ＬＥＤランプなどを点滅させるランプ演出や、スピーカを駆動する音声演出の全部又は一部が適宜に選択されて実行される。

図１に示す通り、前面パネル２の下方には、メダルを蓄える横長の受け皿１９と、払出装置５の払出口５ｂに連通するメダル導出口２０とが設けられている。また、メダル導出口２０の左右には、低音用の左右の下側スピーカＳＰｂＬ，ＳＰｂＲが配置され、表示装置７の左右にも、上側スピーカＳＰｔＬ，ＳＰｔＲが配置されている。ここで、下側スピーカＳＰｂＬ，ＳＰｂＲは、重低音を強調した大型スピーカであり、モノラル音の背景音楽（ＢＧＭ）などを左右同一音量で出力している。

一方、上側スピーカＳＰｔＬ，ＳＰｔＲは、必要時に、ステレオ音の楽曲や、演出音を出力している。ここで、楽曲には、ステレオ音として出力される背景音が含まれる。また、演出音による予告演出には、上側スピーカＳＰｔＬ，ＳＰｔＲについて、一方のスピーカだけの音声出力、水平方向の音声移動、左右方向の音声往復移動などの動作が含まれる。

図３に示すように、前面パネル２の裏側には、メダル投入口１２に投入されたメダルの選別を行うメダル選別装置２１と、メダル選別装置２１により不適正と判別されたメダルをメダル導出口２０に案内する返却通路２２とが設けられている。また、前面パネル２の裏側上部には、演出制御基板６０、及び、演出インタフェイス基板６１などを収容する基板ケース２３が配置されている。そして、メダル選別装置２１の上部には、図１に示す各種の遊技部材と主制御基板５０との間の信号を中継する遊技中継基板ＩＭ１が設けられている。

図５（ａ）は、実施例に係るスロットマシンＳＬの回路構成を示すブロック図である。図示の通り、このスロットマシンＳＬは、回転リール４ａ〜４ｃを含む各種の遊技部材の動作を制御する主制御基板５０と、主制御基板５０から受けた制御コマンドＣＭＤに基づいて各種の演出動作を実現する演出制御基板６０と、商用電源（１００Ｖ）を受けて直流電圧（５Ｖ，１２Ｖ，１８Ｖ，２４Ｖ，３６Ｖ）に変換して装置各部に供給する電源基板６２（６２Ａ，６２Ｂ）と、を中心に構成されている。

図５（ａ）の下部中央に示す通り、本実施例の電源基板６２は、商用電源（１００Ｖ）を直接受ける第１電源基板６２Ａと、第１電源基板６２Ａから交流２４Ｖと直流２４Ｖを受けて、電源リセット信号ＲＥＳ及び電断信号ＡＢＮ１，ＡＢＮ２を出力する第２電源基板６２Ｂと、に区分されている。

ここで、電源リセット信号ＲＥＳは、交流電源の投入時に、主制御基板５０と演出インタフェイス基板６１を含む装置各部に伝送される。一方、電断信号ＡＢＮ１，ＡＢＮ２は、交流電源の遮断時に同期して出力され、電断信号ＡＢＮ１は、主制御基板５０に伝送され、電断信号ＡＢＮ２は、演出インタフェイス基板６１に伝送される。

図５（ａ）の上部中央に示す通り、演出インタフェイス基板６１は、適宜な中継基板を経由して、電源基板６２Ａ，６１Ｂから各種レベルの直流電圧（５ＶＢ，１２ＶＢ，１８Ｖ，３６Ｖ）と、電源リセット信号ＲＥＳと、電断信号ＡＢＮ２と、を受けている（図５、図７）。

また、演出インタフェイス基板６１は、適宜な中継基板を経由して、主制御基板５０から制御コマンドＣＭＤとストローブ信号ＳＴＢとを受けている。そして、演出インタフェイス基板６１が受けた各種の制御信号（ＣＭＤ，ＳＴＢ，ＡＢＮ２）は、直流電圧（５ＶＢ，３．３Ｖ）と共に、演出制御基板６０に転送される。

なお、直流電圧３．３Ｖは、第２電源基板６２Ｂから受ける直流電圧５ＶＢに基づいて、演出インタフェイス基板６１のコンバータ回路ＤＣ／ＤＣにおいて生成され、演出インタフェイス基板６１では、音声プロセッサＳＤＰＲと音声メモリＳＤＲＯＭの電源電圧となる。

ところで、図５（ａ）の上部中央に破線で示す通り、演出制御基板６０と、演出インタフェイス基板６１とは、コネクタ連結によって一体化されている。そして、演出制御基板６０のコンピュータ回路ＧＥＰＲは、表示装置７における画像演出と、スピーカＳＰｔ，ＳＰｂによる音声演出と、ＬＥＤランプなどによるランプ演出を統括的に制御している。

すなわち、演出制御基板６０には、汎用ワンチップマイコンで実現される制御プロセッサ（コンピュータ回路）ＧＥＰＲと、制御プロセッサＧＥＰＲの制御に基づいて表示装置７における画像演出を実現する画像プロセッサＶＤＰ（Video Display Processor ）と、コンピュータ回路ＧＥＰＲのプログラム暴走時に、異常リセット信号ＥＲＳＴを出力するウォッチドッグタイマＷＤＴと、制御プロセッサＧＥＰＲの制御プログラムを記憶する制御メモリＰＲＯＭと、画像プロセッサＶＤＰの画像基礎データを記憶する画像メモリＣＧＲＯＭと、が搭載されている。

一方、演出インタフェイス基板６１には、制御プロセッサＧＥＰＲの制御に基づいて音声演出を実現する音声プロセッサ（音声合成回路）ＳＤＰＲと、音声プロセッサＳＤＰＲの音源データを記憶する音声メモリＳＤＲＯＭと、音声プロセッサＳＤＰＲが出力する音声信号を増幅して出力する第１と第２のデジタルアンプＡＭＰ１，ＡＭＰ２と、直流電圧３．３Ｖ及び電源リセット信号ＲＥＳを受けて音声メモリＳＤＲＯＭ、画像プロセッサＶＤＰ、及び制御プロセッサＧＥＰＲを電源リセットする第１リセット回路ＲＳＴ１と、直流電圧３．３Ｖ及び異常リセット信号ＥＲＳＴを受けて音声プロセッサＳＤＰＲを異常リセットする第２リセット回路ＲＳＴ２と、直流電圧をレベル変換させるコンバータ回路ＤＣ／ＤＣと、が搭載されている。

図示の通り、第１デジタルアンプＡＭＰ１は、上側スピーカＳＰｔＬ，ＳＰｔＲを駆動し、第２デジタルアンプＡＭＰ２は、下側スピーカＳＰｂＬ，ＳＰｂＲを駆動している。また、演出インタフェイス基板６１には、ＬＥＤ基板２５や回胴バックライト基板２６が接続されており、各基板２５，２６には、ＬＥＤ群を駆動するランプドライバＤＲ（図７（ｂ）参照）が配置されている。ＬＥＤ基板２５には、複数個のランプドライバＤＲが配置され、ランプ演出用の多数のＬＥＤ用ランプを駆動している。

一方、バックライト基板２６にはランプドライバＤＲが一個配置され、３列の回転リール４ａ〜４ｃの内側から、回転方向３個の図柄を鮮やかに照明する高輝度のバックライト用ランプＬＰを駆動している。なお、ＬＥＤランプ及びランプドライバＤＲは、演出インタフェイス基板６１から受ける直流１２Ｖに基づいて動作している。

図５（ｂ）は、３列の回転リール４ａ〜４ｃに対応する３個の回胴バックライト部ＢＬ１〜ＢＬ３を略記したものである。各バックライト部ＢＬｉは、放射状に広がる３個のランプボックスＢＸを連結して構成され、各ランプボックスＢＸの底部には、ＬＥＤランプＬＰが、例えば３個配置されている。また、ランプボックスＢＸの内面は、鏡面状に加工されており、ＬＥＤランプからの放射光が鏡面反射して、回転方向３個の図柄の裏側に、集光されるようになっている。ＬＥＤランプＬＰとして、高輝度の白色ＬＥＤランプが使用されている。

ところで、先に説明した通り、演出制御基板６０と、演出インタフェイス基板６１とは、コネクタ連結によって一体化されており、演出制御基板６０の制御プロセッサＧＥＰＲは、主制御基板５０から受ける制御コマンドＣＭＤに基づいて、画像演出、音声演出、及びランプ演出を統括的に制御して、同期的に進行する演出動作を実現している。具体的には、制御プロセッサＧＥＰＲは、制御メモリＰＲＯＭの制御プログラムに基づいて動作して、画像プロセッサＶＤＰにコマンドリストを発行して画像演出を制御し、音声プロセッサＳＤＰＲに音声コマンドを発行して音声演出を制御している。

また、制御プロセッサＧＥＰＲには、内蔵ＣＰＵの他に、複数チャンネルのシリアルポートＳＩＯ（Serial Input/ Output Port ）と、複数のパラレルポートＰＩＯ（Parallel Input/ Output Port ）とが内蔵されている。シリアルポートＳＩＯには、シリアル同期方式で動作するシリアル出力ポートＳｏが含まれており、第１出力ポートＳｏ１が、ＬＥＤ基板２５のランプドライバＤＲに接続され、第２出力ポートＳｏ２が、バックライト基板２６のランプドライバＤＲに接続されている。

そして、各出力ポートＳｏ１，Ｓｏ２は、ランプドライバＤＲに対して、クロック信号ＳＰＣＫに同期して、ランプ駆動データＳＰＯをシリアル伝送している。なお、本明細書において、ランプ駆動データＳＰＯとは、ランプドライバＤＲの動作内容を規定する各種の設定データ（図８（ａ）参照）だけでなく、後述するランプドライバＤＲのスレーブアドレスやレジスタアドレスのアドレス情報を含んだ概念であり、広義に解釈される必要がある。

次に、パラレルポートＰＩＯには、動作許可信号ＯＥ（Output Enable ）を出力するパラレル出力ポートＰｏが含まれており、図７（ａ）の実施例では、ランプドライバＤＲのＳＤＥＮ端子に動作許可信号ＯＥを供給している。図８（ｂ）（ｃ）に示す通り、ランプ駆動データＳＰＯのシリアル伝送の動作開始に先行して、パラレル出力ポートＰｏは、動作許可信号ＯＥをアクティブ（Ｈ）レベルに変化させ、シリアル伝送の動作終了後に、動作許可信号ＯＥを非アクティブ（Ｌ）レベルに復帰させている。

なお、パラレルポートＰＩＯには、主制御基板５０から発行される制御コマンドＣＭＤを受けるパラレル入力ポートＰｉと、画像プロセッサＶＤＰにディプレイリストを発行するパラレル出力ポートＰ１と、音声プロセッサＳＤＰＲに音声コマンドを発行するパラレル出力ポートＰ２も含まれている（図１３参照）。

続いて、主制御基板５０について説明すると、主制御基板５０は、遊技中継基板ＩＭ１を通して、スロットマシンの各種遊技部材に接続されている。具体的には、スタートレバー１７の始動スイッチ、ストップボタン１８ａ〜１８ｃの停止スイッチ、投入ボタン１５，１６の投入スイッチ、清算ボタン１４の清算スイッチ、前面パネル２の開閉を認識するドアセンサ、上流側センサＳ０を構成するレバー検知センサ、メダル通過センサＳ１，Ｓ２を構成するフォトインタラプタＰＨ１，ＰＨ２、不正メダルの通過を阻止するブロッカーをＯＮ／ＯＦＦ制御するブロッカーソレノイドＳＬ、及び、各種ＬＥＤ素子９〜１１などに接続されている。

本実施例のメダル選別装置２１は、上流側センサＳ０（レバー検知センサ）と、メダル通過センサＳ１，Ｓ２（フォトインタラプタＰＨ１，ＰＨ２）と、ブロッカーソレノイドＳＬと、を内蔵して構成されており、メダル投入口１２に近接して最上流位置に上流側センサＳ０が配置され、ブロッカーを経由して、その下流位置に一対のメダル通過センサＳ１，Ｓ２が近接して配置されている。

上流側センサＳ０は、具体的には、メダル表面で押圧されて揺動するレバーＬＶと、レバーＬＶの揺動に対応してＯＮ／ＯＦＦ動作するフォトインタラプタＰＨと、を有して構成されている。そして、上流側センサＳ０は、メダル表面がレバーＬＶを押圧するメダル通過時にはＯＮ状態となり、メダルの通過後にＯＦＦ状態に復帰するよう構成されている。

ブロッカーは、上記した上流側センサＳ０の下流位置に配置され、ブロッカーソレノイドＳＬの通電時にはメダルの通過を許可する導入姿勢となり、非通電時には、メダルの通過を拒否する返却姿勢となる。

図５に示す通り、主制御基板５０は、回胴中継基板ＩＭ２を経由して、回転リール４ａ〜４ｃを回転させる３つのステッピングモータ、及び、回転リール４ａ〜４ｃの基準位置を検出するためのインデックスセンサに接続されている。そして、ステッピングモータを駆動又は停止させることによって、回転リール４ａ〜４ｃの回転動作と、目的位置での停止動作を実現している。

また、主制御基板５０は、払出中継基板ＰＡＹを通してメダル払出装置５にも接続されている。メダル払出装置５には、メダル払出制御基板ＭＥと、メダル満杯センサと、メダル払出センサと、払出モータＭとが設けられており、メダル払出制御基板ＭＥは、主制御基板５０からの制御コマンドに基づいて払出モータＭを回転させて、所定量のメダルを払出している。

メダル満杯センサは、補助収納庫にメダルが満杯状態になったオーバーフロー異常を検出し、メダル払出センサは、払出メダル枚数が不足する不足異常や、遊技機による払出動作を伴わない異常払出を検出している。その他、主制御基板５０は、外部集中端子板ＯＴと、回胴設定基板ＳＥＴにも接続されている。外部集中端子板ＯＴは、例えばホールコンピュータＨＣに接続されており、主制御基板５０は、外部集中端子板ＯＴを通して、メダルの投入枚数やメダルの払出枚数などを出力している。

また、回胴設定基板ＳＥＴは、係員が設定キーで設定した設定値を示す設定キー信号などを出力している。ここで、設定値とは、当該遊技機で実行される抽選処理の当選確率などを、設定１から設定６まで６段階で規定するもので、遊技ホールの営業戦略に基づいて適宜に設定される。例えば、最高ランクに設定された遊技機は、メダル払出枚数の期待値が最高レベルであるため、遊技者にとって最も有利である。

図６は、主制御基板５０の回路構成を図示したものである。図示の通り、主制御基板５０は、ワンチップマイコン６４と、８ｂｉｔパラレルデータを入出力するＩ／Ｏポート回路６５と、ハードウェア的に乱数値を生成するカウンタ回路６６と、演出制御基板６０などの外部基板とのインタフェイス回路とを中心に構成されている。ここで、ワンチップマイコン６４は、Ｚ８０相当品のＣＰＵコア６４ａ、ＲＯＭ、ＲＡＭなどの他に、ＣＴＣ（Counter/Timer Circuit ）６４ｂや、割込みコントローラ６４ｃなどを内蔵している。

ＣＴＣ６４ｂは、８ｂｉｔのカウンタやタイマを集積した回路であり、Ｚ８０システムに、周期的割り込みや一定周期のパルス出力作成機能（ビットレートジェネレータ）や時間計測の機能を付与するものである。そこで、本実施例では、ＣＴＣ６４ｂを利用して、Ｚ８０ＣＰＵ６４ａに１．５ｍＳの時間間隔τでタイマ割込みを生じさせている。

インタフェイス回路としては、電源回路とのインタフェイス回路６７、遊技中継基板ＩＭ１とのインタフェイス回路６８と、回胴モータ駆動回路６９と、演出制御基板６０とのインタフェイス回路７０などが設けられている。そして、電源遮断時（電断時）には、インタフェイス回路６７を通して、Ｚ８０ＣＰＵ６４ａに電圧降下割込みをかけている。

インタフェイス回路７０は、演出制御基板６０に制御コマンドを出力するための８ビットパラレルポートであり、回胴モータ駆動回路６９は、回転リール４ａ〜４ｃのステッピングモータの駆動信号を生成する回路である。回転リール４ａ〜４ｃを回転させる３つのステッピングモータは、各々、２組の駆動巻線を有する二相モータであって、１相励磁と２相励磁とを繰り返す１−２相励磁によって駆動されている。

図６に示す通り、主制御基板５０のインタフェイス回路６８は、遊技中継基板ＩＭ１を経由してメダル選別装置２１が接続されている。そして、上流側センサＳ０のセンサ信号Ｓ０は、入力回路ＩＮ０に入力され、メダル通過センサＳ１とメダル通過センサＳ２のセンサ信号Ｓ１，Ｓ２は、入力回路ＩＮ１、ＩＮ２に入力されている。また、ブロッカーソレノイドＳＬの通電状態は、出力回路によって制御されている。

続いて、図７に基づいて、ＬＥＤ基板２５やバックライト基板２６について説明する。先ず、ＬＥＤ基板２５には、図７（ｂ）に示すランプドライバＤＲが、複数個、搭載されている。そして、複数のランプドライバＤＲは、図７（ａ）や図９（ａ）に示すカスケード接続の形式で並列接続されている。一方、ＬＥＤ基板２６は、回転リール４ａ〜４ｃの内部に配置された回胴バックライトＢＬ１〜ＢＬ３（図５（ｂ）参照）を高輝度で点灯させるため、図１０や図１１に示すように、ランプドライバＤＲが一個配置されている。

ＬＥＤ基板２５とバックライト基板２６に搭載されたランプドライバＤＲは、何れも、図７（ｂ）に示す同一の回路構成であり、そのクロック端子ＳＣＬＫとシリアル端子ＳＤＡＴＡには、シリアル出力ポートＳｏ１／Ｓｏ２からクロック信号ＳＰＣＫとランプ駆動データＳＰＯとが供給されている。また、図７（ａ）の実施例では、ランプドライバＤＲの制御端子ＳＤＥＮには、パラレル出力ポートＰｏから動作許可信号ＯＥが供給されている。

また、実施例のランプドライバＤＲは、動作モード設定端子ＯＵＴＳＥＴに受ける電圧レベル（Ｈ／Ｌ／Ｍ）に基づいて、オープンドレインモードか、定電流モードか、又は、混在モードかで動作して、内蔵された電流導入回路ＯＵＴを経由して、ＲＧＢ三色のＬＥＤランプを、最高、各８個（合計２４個）駆動できるよう構成されている。

ここで、オープンドレインモードとは、電流導入回路ＯＵＴが、外部抵抗ＲＬ（図７（ｃ））に規定された電流値でＬＥＤランプを駆動する動作モードであり、一方、定電流モードとは、外部抵抗ＲＬの値に拘らず、電流導入回路ＯＵＴが、所定の定電流値ＣＳＴでＬＥＤランプを駆動する動作モードである。また、混在モードとは、電流導入回路ＯＵＴの一部がオープンドレインモードで機能し、電流導入回路ＯＵＴの残りが定電流モードで機能する動作モードである。

オープンドレインモードや混在モードは、例えば、所定のＬＥＤランプだけを高輝度で発光させたいような場合に好適に使用される。図７（ｂ）に関して後述するように、オープンドレインモードでは、出力トランジスタがＯＮ／ＯＦＦスイッチング動作するので、定電流モードで動作する場合より、内部電力損失が少なく、相対的に大電流を流すことができる。

一方、定電流モードは、出力トランジスタの一部がリニア動作するので、やや内部電力損質が大きいが、例えば、隣接するＬＥＤ群を同一輝度で発光させたいような場合に好適に使用される。すなわち、オープンドレインモードで動作する場合には、外付け抵抗（電流制限抵抗）の抵抗値のばらつきで発光強度が一定化しないが、定電流モードでは、その問題が生じないので発光強度を一定化する場合に好適である。なお、隣接するＬＥＤ群の輝度が異なると遊技者に違和感を与え、極端な場合にはチラつきを生じさせる。

図７（ｂ）に示す通り、ランプドライバＤＲは、合計２４個の出力端子（ＬＥＤＲ，ＬＥＤＧ_1-8，ＬＥＤＢ_1-8）と、各ドライバに固有のスレーブアドレスを規定する５ビットのアドレス端子（Ａ０〜Ａ４）と、クロック信号ＳＰＣを受けるクロック端子ＳＣＬＫと、ランプ駆動データＳＰＯを受けるシリアル端子ＳＤＡＴＡと、動作許可信号ＯＥを受ける制御端子ＳＤＥＮと、動作モード設定端子ＯＵＴＳＥＴと、電流設定端子ＲＴ１と、リセット端子ＲＥＳＥＴと、を有して構成されている。

図７（ａ）に示す通り、クロック端子ＳＣＬＫとシリアル端子ＳＤＡＴＡと制御端子ＳＤＥＮは、全てのランプドライバＤＲ１〜ＤＲｎに共通的に供給されている。また、図７（ａ）には、３２個のランプドライバＤＲｉのアドレス端子（Ａ０〜Ａ４）に、０００００ｂ〜１１１１１ｂのアドレス信号が供給されており、３２個のランプドライバＤＲｉのスレーブアドレスが、０〜３１である実施例が示されている。したがって、この構成では、ＲＧＢ各色のＬＥＤランプが、各々、２５６個（＝３２×８）配置できることになる。

また、ランプドライバＤＲは、２４個（ＲＧＢ各色が８個）のＬＥＤランプについて、各々、発光輝度をＰＷＭ制御（Brightness Control）できるよう構成されており、ＰＷＭ制御のデューティ比を各８ビットで規定可能な２４個を含め、合計で３０個の内蔵レジスタＲ００〜Ｒ２９が内蔵されている。各内蔵レジスタＲ００〜Ｒ２９には、発光輝度を規定するＰＷＭ制御のデューティ比など、８ビット長の設定データが設定される必要があり、各内蔵レジスタには、８ビット長のレジスタアドレス（００ｈ〜１Ｄｈ）が付与されている。

したがって、ランプドライバＤＲが合計２４個のＬＥＤランプの発光輝度をＰＷＭ制御するには、そのランプドライバＤＲのスレーブアドレスを特定した状態で、合計３０個の内蔵レジスタ（Ｒ００〜Ｒ２９）に、必要な設定データを伝送する必要がある。なお、本実施例では、内蔵レジスタへの設定データに、ランプをＯＮ／ＯＦＦ制御するビットデータは含まれておらず、内蔵レジスタの個数を抑制すると共に、内蔵レジスタへの設定動作を簡素化している。したがって、ランプの消灯動作は、発光輝度のＰＷＭ制御において、デューティ比＝０とすることで実現される。

図７（ｃ）は、ランプドライバＤＲの内部回路の特徴部分を図示したものであり、外部からＳＶＣＣ端子に受ける給電電圧（１２Ｖ）を降圧して、ＢＧＲ（Band Gap Reference）に基づいた、正確な内部電源電圧ＶＲＥＦ（５Ｖ）を生成する電源回路ＰＣと、動作モード設定端子ＯＵＴＳＥＴに受ける電圧レベル（Ｈ／Ｌ／Ｍ）に基づいて、２ビット長の内部制御信号（Ｄ１，Ｄ０）を生成する動作制御回路ＣＴＬと、リセット端子ＲＥＳＥＴに受ける電圧に基づいて、内部回路を電源リセットするリセット回路Power On Resetと、電流設定端子ＲＴ１に受ける電圧に基づいて、定電流モードにおける定電流値ＣＳＴを規定する電流設定回路（Ｉ−ＲＥＧ＋Ｄ／Ａ）と、一例として、定電流モードで動作する場合の電流導入回路ＯＵＴと、が示されている。

なお、ランプドライバＤＲがオープンドレインモードで動作する場合には、図示の電流導入回路ＯＵＴにおいて、トランジスタＱ１〜Ｑ８が、一定の抵抗素子（抵抗値ｒ≒１０Ω）として機能するよう内部接続が変更される。但し、図７（ｃ）は、定電流モードにおける回路構成を示しており、図示の電流導入回路ＯＵＴは、８個のＬＥＤランプＬＰを定電流値ＣＳＴで、定電流駆動している。なお、各ＬＥＤランプＬＰは、全て同一規格であり、抵抗値が同一の外付け抵抗ＲＬを経由して、給電電圧１２Ｖに接続されている。

そして、定電流モードでは、ランプドライバＤＲ内部での電圧降下Ｖｏと、ＬＥＤランプＬＰの順方向電圧降下ＶＦと、直列接続されるＬＥＤランプの必要個数と、に基づいて外付け抵抗ＲＬの抵抗値が決定される。具体的には、ランプ個数Ｎに対して、１２−Ｎ×ＶＦ−ＲＬ×Ｉ＝Ｖｏを満足する必要があり、この条件式において、Ｉは、ＬＥＤランプＬＰの駆動電流値である。例えば、駆動電流Ｉ（定電流値ＣＳＴ）＝２０ｍＡにおいて、ＶＦ＝２Ｖ程度である場合には、仮にＶｏ＝１Ｖ程度であるとして、外付け抵抗ＲＬの抵抗値［ｋΩ］は、（１１−Ｎ×２）／２０と決定される。

但し、定電流モードにおいて、外付け抵抗ＲＬの抵抗値は、特段、確定的なものではない。すなわち、定電流モードにおいて、外付け抵抗ＲＬは、ランプドライバＤＲ内部の電圧降下Ｖｏを吸収する用途で配置されるに過ぎないので、外付け抵抗ＲＬの抵抗値に逆対応して、ランプドライバＤＲ内部の電圧降下Ｖｏが変化するだけである。

一方、オープンドレインモードでは、外付け抵抗ＲＬは、電流制限抵抗として機能して、ＬＥＤランプＬＰの駆動電流Ｉに対応して確定的に規定され、具体的には、ＲＬ×Ｉ＝１２−ＶＦ×Ｎ−ｒ×Ｉの関係が成立する。ここで、ｒは、トランジスタＱ１〜Ｑ８を抵抗素子として機能させた場合の内部抵抗値（≒１０Ω）である。

以上を踏まえて、ランプドライバＤＲの内部回路を説明すると、先ず、電源回路ＰＣは、電圧降下用のＰｃｈトランジスタＱ１３と、コンパレータＣＭ１と、比較基準電圧Ｖｒと、分圧抵抗Ｒ１，Ｒ２と、で構成されている。コンパレータＣＭ１は、トランジスタＱ１３の出力電圧Ｖｏの分圧値と、ＢＧＲ（Band Gap Reference）に基づく比較基準電圧Ｖｒとを比較している。

そして、コンパレータＣＭ１が、抵抗Ｒ２の両端電圧（＝Ｖｏ×Ｒ２／（Ｒ１＋Ｒ２））を比較電圧Ｖｒに一致させることで、出力電圧Ｖｏを、Ｖｏ＝Ｖｒ×（Ｒ１＋Ｒ２）／Ｒ２に規定している。出力電圧Ｖｏは、この実施例では、５Ｖに設定されており、この５Ｖは、内部電源電圧ＶＲＥＦに他ならない。

このように、本実施例のランプドライバＤＲは、給電電圧１２Ｖを降下させて、正確な内部電源電圧ＶＲＥＦ（＝５Ｖ）を生成する電源回路ＰＣを内蔵するので、ＬＥＤ基板２５やバックライト基板２６に、ランプドライバＤＲの電源電圧５Ｖを給電する必要がない簡易性があり、また、ランプドライバＤＲの内部電力損失を最小化しつつ高輝度のランプ演出を実現することができる。

なお、ランプドライバＤＲの内部回路の電源電圧ＶＲＥＦを、給電電圧１２Ｖに一致させることもできるが、それでは、ランプドライバＤＲの内部電力消費の増加に対応する構成が別途必要となる。一方、ＬＥＤ基板２５やバックライト基板２６への給電電圧を５Ｖにすることはできるが、ＬＥＤランプの順方向電圧降下は、２〜３Ｖであるので、複数のＬＥＤランプを直列接続することができず、結果的に、ランプ演出や回胴バックライト部の輝度が減少することになる。

以上の点は、さて措き、比較基準電圧Ｖｒは、半導体ＩＣたるランプドライバＤＲの構成材料（シリコン）のバンドギャップ電圧に基づく電圧であり、外部温度や電源電圧の変動に対して安定して一定値を維持するので、出力電圧Ｖｏを正確に５Ｖに維持することができる。そして、この出力電圧Ｖｏ（＝５Ｖ）は、内部電源電圧ＶＲＥＦとして、ランプドライバＤＲの内部回路に供給されると共に、外部ＶＲＥＦ端子にも出力されて、以下に説明する設定動作や、電源リセット動作を実現している。

リセット回路Power On Resetは、抵抗比が１０対１程度のバイアス抵抗Ｒ５，Ｒ６と、バイアス抵抗Ｒ６とグランド間に配置された過電圧保護ダイオードＤ１０と、バイアス抵抗Ｒ５，Ｒ６の接続点の電圧を受けるシュミットトリガタイプのバッファＢＦと、を有して構成されている。

そして、ダイオードＤ１０のカソード端子及びバイアス抵抗Ｒ６に接続されたリセット端子ＲＥＳＥＴは、外部ＶＲＥＦ端子に直結されると共に、コンデンサＣｒｅを経由してグランドに接続されている。なお、リセット端子ＲＥＳＥＴの外部ＶＲＥＦ端子への直結は必須ではなく、また、抵抗を経由してリセット端子ＲＥＳＥＴと外部リセット端子ＲＥＳＥＴとを接続しても良い。但し、長期の電源リセット時間は全く不要であり、極めて短時間で足りる。

何れにしても、本実施例では、リセット端子ＲＥＳＥＴが、上記のように外部接続されるので、電源投入時に、バッファＢＦの出力がＬレベルとなり、その後、コンデンサＣｒｅが所定レベルまで充電されるまでの短時間だけ、Ｌレベルを維持するので、この内部リセット信号が、ランプドライバＤＲの内部回路を確実に電源リセットすることになる。

この電源リセットによって、ランプドライバＤＲの内蔵レジスタＲ００〜Ｒ２９は、全て００Ｈに初期設定され、この値が、動作開始時のデフォルト値となる（図８（ｃ）参照）。なお、図８に示す内蔵レジスタＲ００〜Ｒ２９（レジスタ番号００ｈ〜１ｄｈ）への設定値において、ビット値００００００００は、電源リセット後のデフォルト値を示している。

ところで、従来の装置では、リセット端子ＲＥＳＥＴに対して、所定時間毎にリセット信号を繰り返し供給していた（図７（ｂ）破線参照）。しかし、本実施例では、ランプドライバＤＲに対するリセット動作は、電源リセット時に限られる。そのため、ノイズなどの影響で内蔵レジスタＲ００〜Ｒ２９の設定値がビット化けする可能性もあるが、これを解消する独特の制御手法を採ることで、リセット信号線の配線を不要にし、且つ、リセット信号の繰返し伝送の煩雑さを解消している（この点は後述する）。

次に、動作制御回路ＣＴＬは、内部電源電圧ＶＲＥＦを分圧する分圧抵抗Ｒ８〜Ｒ１１と、分圧抵抗Ｒ８，Ｒ９の接続点の電圧を受けるＰｃｈトランジスタＱ１１と、分圧抵抗Ｒ１０，Ｒ１１の接続点の電圧を受けるＮｃｈトランジスタＱ１２と、保護抵抗Ｒ１２と、過電圧保護ダイオードＤ１１，Ｄ１２と、を有して構成されている。

そして、トランジスタＱ１１とトランジスタＱ１２のドレイン端子の電圧が、２ビット長の内部制御信号Ｄ１，Ｄ０となっており、この内部制御信号Ｄ１，Ｄ０が、電流導入回路ＯＵＴの動作モードを規定している。

なお、分圧抵抗Ｒ８とＲ１９の抵抗比は１０対１程度、分圧抵抗Ｒ１０とＲ１１の抵抗比は１対１０程度である。そして、内部電源電圧ＶＲＥＦは、外部ＶＲＥＦ端子に接続され、分圧抵抗Ｒ９，Ｒ１０の接続点は、動作設定端子ＯＵＴＳＥＴに接続されている。

動作制御回路ＣＴＬは、上記の通りに構成されているので、動作設定端子ＯＵＴＳＥＴが外部ＶＲＥＦ端子に接続されて、Ｈレベルとなる場合には、トランジスタＱ１１がＯＦＦ状態、トランジスタＱ１１がＯＮ状態となり、内部制御信号Ｄ１，Ｄ０は、Ｌ，Ｌレベルとなる。そして、この場合には、電流導入回路ＯＵＴが、オープンドレインモードで機能する。

また、動作設定端子ＯＵＴＳＥＴがグランドに接続されて、Ｌレベルとなる場合には、トランジスタＱ１１がＯＮ状態、トランジスタＱ１１がＯＦＦ状態となり、内部制御信号Ｄ１，Ｄ０は、Ｈ，Ｈレベルとなり、電流導入回路ＯＵＴが、定電流モードで機能する。

一方、図の破線で示すように、動作設定端子ＯＵＴＳＥＴと外部ＶＲＥＦ端子に抵抗Ｒｔが接続され、動作設定端子ＯＵＴＳＥＴとグランドの間に、抵抗Ｒｔが接続された場合には、動作設定端子ＯＵＴＳＥＴの電位は、ＶＲＥＦ／２のＭレベルとなる。この場合には、二つのトランジスタＱ１１，Ｑ１２が共にＯＮ状態となるので、内部制御信号Ｄ１，Ｄ０は、Ｈ，Ｌレベルとなり、電流導入回路ＯＵＴが、混在モードで機能する。

特に限定されないが、混在モードでは、例えば、ＬＥＤ１〜ＬＥＤ６（Ｒ／Ｇ／Ｂ）の電流導入回路ＯＵＴが定電流モードで機能する一方、ＬＥＤ７〜ＬＥＤ８（Ｒ／Ｇ／Ｂ）の電流導入回路ＯＵＴは、定電流モードで機能するよう構成されている。

電流設定回路（Ｉ−ＲＥＧ＋Ｄ／Ａ）は、定電流モードで機能する電流導入回路ＯＵＴついて、定電流値ＣＳＴを規定する部分であり、外付けの設定抵抗ＲＴ７の電流を検出して定電流モードの最大電流値を特定する第１回路Ｉ−ＲＥＧと、第１回路Ｉ−ＲＥＧのデジタル出力と内蔵レジスタＲ００〜Ｒ０１の設定値とを受ける抵抗ラダー回路Ｌａｄと、を有して構成されている。

ここで、抵抗ラダー回路Ｌａｄは、Ｒタイプの８個のＬＥＤ、Ｇタイプの８個のＬＥＤ、及び、Ｂタイプの８個のＬＥＤに対応して３組設けられている。そして、各組の抵抗ラダー回路Ｌａｄは、内蔵レジスタ（Ｒ００〜Ｒ０１）への設定値（３ビット）に基づいて、抵抗値が８種類の何れかである電流規定抵抗Ｒ４を生成している。

本実施例では、各組の抵抗ラダー回路Ｌａｄが、各々、電流規定抵抗Ｒ４を設定するので、Ｒタイプの８個のＬＥＤ、Ｇタイプの８個のＬＥＤ、及び、Ｂタイプの８個のＬＥＤが、各々、３ビット８階調の何れかのレベルに設定可能となっている。

すなわち、本実施例では、設定抵抗ＲＴ７と３ビットの設定値に基づいて定電流値ＣＳＴが規定され、各タイプ（Ｒ／Ｇ／Ｂ）８個のＬＥＤランプの駆動電流が、３ビット８階調何れかの定電流値ＣＳＴとなるので、２４個のＬＥＤランプに対するＰＷＭ制御のデューティ比を適宜に相違させることで、極めて複雑で高度なランプ演出が可能となる。

一方、ＰＷＭ制御のデューティ比を共通化することで、各タイプ（Ｒ／Ｇ／Ｂ）のＬＥＤ各８個を、最適な同一輝度で発光させることもできる。何れにしても、ＰＷＭ制御のデューティ比は、出力回路ＯＵＴを構成するトランジスタＱ１ｏ〜Ｑ８ｏのＯＮ／ＯＦＦ動作時間比を意味するので、ＬＥＤランプに流れる駆動電流の平均値（ＬＥＤランプの発光輝度）を規定することになる。

図７（ｃ）の上部右側には、定電流モードで機能する電流導入回路ＯＵＴのうち、一例として、Ｒ／Ｇ／Ｂ何れか一タイプのＬＥＤ８個を駆動する部分が記載されている。図示の通り、電流導入回路ＯＵＴは、電流設定回路（Ｉ−ＲＥＧ＋Ｄ／Ａ）の設定値に基づいた定電流値ＣＳＴを生成する定電流源ＩＧと、定電流源ＩＧの定電流値ＣＳＴをコピーするカレントミラー回路ＣＭとが記載されている。

定電流源ＩＧは、ツェナーダイオードＺＤと、電流制限抵抗Ｒ３と、コンパレータＣＭ２と、ＰｃｈトランジスタＱ１４と、電流規定抵抗Ｒ４と、で構成されている。そして、電流規定抵抗Ｒ４の両端電圧は、ツェナーダイオードＺＤの降伏電圧Ｖｚに一致するので、トランジスタＱ１４のドレイン電流は、常に定電流値ＣＳＴ＝Ｖｚ／Ｒ４となる。

次に、カレントミラー回路ＣＭは、定電流値ＣＳＴ＝Ｖｚ／Ｒ４が流れるＮｃｈトランジスタＱ０と、トランジスタＱ０とミラー接続されたＮｃｈトランジスタＱ１〜Ｑ８と、所定デューティ比のＰＷＭ制御に基づきＯＮ／ＯＦＦ動作して、トランジスタＱ１〜Ｑ８の電流を通電制御するＮｃｈトランジスタＱ１ｏ〜Ｑ８ｏと、を有して構成されている。

カレントミラー回路ＣＭは、上記の通りに構成されているので、トランジスタＱ０に流れる定電流値ＣＳＴ＝Ｖｚ／Ｒ４が、全てのトランジスタＱ１〜Ｑ８にコピー可能となり、仮に、ＰＷＭ制御のデューティ比τを共通化した場合には、トランジスタＱ１ｏ〜Ｑ８ｏのＯＮ／ＯＦＦ時間が一致するので、平均電流が一致する８個のＬＥＤランプＬ１〜Ｌ８が同一輝度で発光することになる。

図８（ａ）は、ランプドライバＤＲの内蔵レジスタＲ００〜Ｒ２９の機能を説明する図面である。図示の通り、レジスタＲ００〜Ｒ０２の下位３ビットは、定電流モードにおける定電流値ＣＳＴを規定する設定値であり、８階調の定電流値の設定が可能となる。なお、内蔵レジスタＲ００の上位３ビットは、ＰＷＭ制御における制御時間の動作周期を規定する設定値である。

内蔵レジスタＲ０３〜Ｒ０５の２４ビットは、２４個の出力端子（ＬＥＤＲ_1-8，ＬＥＤＧ_1-8，ＬＥＤＢ_1-8）の各出力信号について、発光輝度のＰＷＭ制御におけるデューティ比を、固定値１００％とするか、任意設定するかを規定する設定値である。なお、本実施例では、デューティ比を任意設定することで、ＬＥＤランプの輝度を制御している。

残り２４個の内蔵レジスタＲ０６〜Ｒ２９は、本実施例のように、２４個の出力端子（ＬＥＤＲ_1-8，ＬＥＤＧ_1-8，ＬＥＤＢ_1-8）の各出力信号について、発光輝度のＰＷＭ制御におけるデューティ比を任意設定する場合に、その任意値を規定するレジスタである。

２４個の出力端子（ＬＥＤＲ_1-8，ＬＥＤＧ_1-8，ＬＥＤＢ_1-8）の各出力信号は、内蔵レジスタＲ０６〜Ｒ２９への各８ビットの設定値に基づいて、各々、０〜２５５／２５６のデューティ比に任意設定可能であり、デューティ比＝０の消灯状態から、デューティ比＝９９．６％の高輝度状態まで制御可能になっている。

なお、図７（ｃ）に関して説明した定電流モードでは、ＬＥＤランプの流れる電流は、所定のデューティ比τに基づいて、定電流値ＣＳＴか、ゼロかにＰＷＭ制御されるので、平均電流が、ＣＳＴ×τ／１００が増減することで、発光輝度が変化することになる。先に説明した通り、デューティ比＝０は、消灯状態である。

以上の通り、本実施例では、一のランプドライバＤＲが駆動するＬＥＤランプの個数Ｎ（≦２４）に対応して、２４個の内蔵レジスタＲ０６〜Ｒ２９の中の必要なＮ個について、所定時間（例えば１／３０Ｓ）毎に、適宜なデューティ比τ（０〜９９．６％）を設定することで、ＬＥＤランプの発光制御を実現している。一方、内蔵レジスタＲ００〜Ｒ０６については、一旦、設定した設定値が変更されることはないが、所定時間毎に、同一値を繰り返し設定している。これは、ノイズなどの影響で、設定値がビット化けしても、その異常を素早く解消させるためである。

このように、本実施例では、変更する必要のない設定値についても、所定時間毎に繰り返し再設定するので、従来の構成のように、所定時間毎にリセット信号ＲＥＳＥＴを繰り返し供給する必要が無くなり、また、リセット信号線の配線を不要にして機器構成の簡略化を実現している。

以上説明したランプドライバＤＲの内部構成と回路動作に基づき、バックライト基板２６に搭載されたランプドドライバＤＲは、遊技機の機種（必要な発光強度）に応じて、定電流モードかオープンドレインモードで機能させている。一方、ＬＥＤ基板２５に搭載されたランプドライバＤＲは、その殆どを定電流モードで機能させ、一部だけ混在モードで機能させている。

混在モードで機能するＬＥＤ基板２５のランプドライバＤＲには、定電流モードの出力端子と、オープンドレインモードの出力端子とが混在するが、オープンドレインモードの出力端子に接続されたＬＥＤランプについては、必要時に、これを仕様上の最大電流で駆動することで、鮮やかに発光するインパクトのある予告演出や報知動作を実現している。

一方、ＬＥＤ基板２５において、定電流モードで機能する多数のランプドライバＤＲの出力端子に接続されるＬＥＤランプについては、Ｒ（red)／Ｇ(green) ／Ｂ(blue ）タイプのランプを適宜に配置すると共に、タイプ毎に発光特性が異なるＬＥＤランプを、各々、最適な定電流値で駆動することで、バランスのとれた三原色で発光させている。

なお、特に限定されないが、ＰＷＭ制御のデューティ比τは、原則として、点灯時＝１００％、消灯時＝０％に設定することで駆動制御の簡易化を図っている。一方、所定のＬＥＤランプについては、デューティ比τを緩やかに変化させることで、蛍の発光など、高度なランプ演出を実現している。

図８（ｂ）は、ランプドライバＤＲの所定の内蔵レジスタに、８ビット長の設定データを書込む場合の動作手順を示すタイムチャートであり、シリアル出力ポートＳｏ１／Ｓｏ２の動作を示している。

図示の通り、制御端子ＳＤＥＮに供給する動作許可信号ＯＥをアクティブ（Ｈ）レベルに維持した状態で、クロック端子ＳＣＬＫに供給するクロック信号ＳＰＣＫに同期して、広義のランプ駆動データＳＰＯとして、スレーブアドレスをシリアル伝送し、その後、内蔵レジスタを特定するレジスタアドレスを、広義のランプ駆動データＳＰＯとして、シリアル伝送する必要がある。先に説明した通り、本明細書において、ランプ駆動データＳＰＯは、広義又は狭義に解釈される必要がある。

以上の動作の後、特定された内蔵レジスタに設定すべき設定データ（狭義のランプ駆動データ）をシリアル伝送することになる。このランプドライバＤＲでは、制御端子ＳＤＥＮがアクティブレベルである状態で、２４個目のクロック信号ＳＰＣＫの立ち上がりエッジで、それ以前に特定されている内蔵レジスタに、３番目に伝送された設定データが書込まれるよう構成されている。なお、この動作態様は、制御端子ＳＤＥＮへの信号を必要とするので、便宜上、本明細書では、３線伝送方式と称する。

以上、特定の内蔵レジスタに、単一８ビットの設定データを設定する場合を説明したが、全ての内蔵レジスタ（Ｒ００〜Ｒ２９）に設定データを設定する場合、つまり、一のランプドライバＤＲが２４個のＬＥＤランプを駆動する場合は、シリアル出力ポートＳｏ１／Ｓｏ２の動作は、図８（ｃ）の通りとなる。すなわち、制御端子ＳＤＥＮに供給する動作許可信号ＯＥをアクティブレベルに設定した状態で、最初にスレーブアドレスをシリアル伝送し、その後、先頭のレジスタアドレス（００ｈ）をシリアル伝送した上で、その内蔵レジスタへの設定データをシリアル送信する。

これらの動作によって、先頭の内蔵レジスタ（Ｒ００）への設定動作は完了するが、その後もシリアル伝送を継続すると、スレーブアドレスが内部動作よってインクリメントされ、その後、シリアル伝送された設定データが８ビットに達する毎に、各内蔵レジスタ（Ｒ０１〜Ｒ２９）に、設定データが設定されることになる。

実施例のランプドライバＤＲは、上記の通りに動作するので、１個のランプドライバＤＲに設定データを書込むには、合計で、２５６個のクロック信号ＳＰＣＫを伝送すべきことになる。なお、この２５６個は、伝送データ（駆動データＳＰＯ）のビット数と同じであり、スレーブアドレス８ビット分と、レジスタアドレス８ビット分と、３０個の内蔵レジスタに対する３０×８ビット分の総数である。

以上、３線伝送方式について使用したが、ランプドライバＤＲの制御端子ＳＤＥＮを使用しない２線伝送方式を採用するのも好適である（図９（ａ）参照）。図９（ａ）に示す２線伝送方式では、制御端子ＳＤＥＮを使用しないので、ＬＥＤ基板２５やバックライト基板２６と、演出インタフェイス基板６１との配線が簡素化され、また、パラレル出力ポートＰｏから動作許可信号ＯＥを出力する必要がなくなる。

２線伝送方式では、伝送されるシリアルビット列が、図９（ｂ）に示すビット態様のスタート条件を満たすと、各ランプドライバＤＲｉがアクティブ状態となる。但し、スタート条件（９ビット）、スレーブアドレス（８ビット）、レジスタアドレス（８ビット）、設定データ（８ビット）の区切り毎にBLANK ビットを出力する必要がある。そして、BLANK ビットの立ち上がりエッジで、各ビット列がランプドライバＤＲｉに把握され、３０個の内蔵レジスタの何れかにに設定データが取得される。

この２線伝送方式の動作態様でも、先頭の内蔵レジスタのレジスタアドレスを送信した後は、レジスタアドレスが内部動作によって自動的にインクリメントされるので、一個のランプドライバＤＲの全ての内蔵レジスタ（３０個）に設定データを設定するには、１０＋９＋９＋９×３０＝２９８ビットのシリアルデータの送信が必要となる。このように２線伝送方式の場合には、１個のランプドライバＤＲへの送信データ数が、スタートビット（９ビット）と、BLANK ビットの分だけ増加するが、複数のランプドライバに対して、一気にシリアルデータの伝送を終えることができる利点がある。

すなわち、３線伝送方式の場合には、１個のランプドライバＤＲへの２５６ビットのシリアル伝送毎に、動作許可信号ＯＥを出力し直す必要があるが、２線伝送方式では、Ｎ個のランプドライバＤＲ１〜ＤＲｎに対して、合計２９８×Ｎビットのデータを一気に出力することができるので、ホストＣＰＵ５０の制御負担が軽減される。

図９（ｃ）は、シリアル出力ポートＳｏ１／Ｓｏ２において、例えば、３２個のランプドライバＤＲ１〜ＤＲ３２を駆動する場合を図示しており、合計９５３６ビットのデータがランプ駆動データＳＤＡＴＡ（ＳＰＯ）として、シリアル伝送される状態を示している。

図１０は、バックライト基板２６と、回胴ＬＥＤ（バックライト部ＢＬ）との関係を図示したものであり、３列の回転リール４ａ〜４ｃに対応して設けられたバックライト部ＢＬ１〜バックライト部ＢＬ３のうち、バックライト部ＢＬ１について記載している。図５（ｂ）に関して説明した通り、バックライト部ＢＬ１〜バックライト部ＢＬ３は、回転方向３個の図柄（上・中・下）を照明するべく、回転リール４ａ〜４ｃの内側から図柄に向けて発光している。

図１０及び図５（ｂ）に図示の通り、バックライト部ＢＬ１は、３個のランプボックスＢＸを連結して構成されるが、この実施例では、ランプボックスＢＸの底部に、３個の白色ＬＥＤランプが配置されている。そして、図示のランプドライバＤＲは、定電流モードで動作しており、ＰＷＭ制御のＯＮ動作時には、９個の出力端子（ＬＥＤＲ１，ＬＥＤＧ１，ＬＥＤＢ１，ＬＥＤＲ２，ＬＥＤＧ２，ＬＥＤＢ２，ＬＥＤＲ３，ＬＥＤＧ３，ＬＥＤＢ３）に、各々、４０ｍＡの駆動電流が流入するよう、ランプドライバＤＲの内蔵レジスタＲｉｊが設定されている。

図１０に示す通り、第１ランプＬＰ１は、抵抗ｒ１に直列接続され、第２ランプＬＰ２と第３ランプＬＰ３は、抵抗ｒ２に直列接続され、これら直列接続回路が並列に接続されて、同一規格のＬＥＤランプＬＰ１〜ＬＰ３に、同一の駆動電流２０ｍＡが流れるよう構成されている。

そして、本実施例では、２０ｍＡ×ｒ２＝２０ｍＡ×ｒ１＋ＶＦに設定されている。ここで、ＬＥＤランプＬＰｉの順方向電圧降下ＶＦが、駆動電流２０ｍＡにおいて、仮に、２Ｖであれば、ｒ２＝ｒ１＋２／２０ｍＡの関係式と、ランプドライバＤＲの内部電圧降下Ｖｏと、に基づいて、抵抗値ｒ１，ｒ２を設定することができる。すなわち、例えば、内部電圧降下Ｖｏ＝１．４Ｖとする場合には、２０ｍＡ×ｒ２＋４＝２０ｍＡ×ｒ１＋２＝１０．６より、ｒ１＝４３０Ω、ｒ２＝３３０Ωとなる。

以上、設計例を具体的に説明したが、ＬＥＤランプＬＰｉや抵抗素子ｒ１，ｒ２の特性のバラつきに基づき、３個のＬＥＤランプが正確に同一輝度で発光するとは限らない。しかし、バックライト部は、図５（ｂ）に示す通り、回転リール４ａ〜４ｃの裏側に配置されて、内側から図柄を照明するに過ぎないので、ＬＥＤランプ毎の発光強度のバラつきは、全く問題にならない。

但し、遊技機の機種によっては、ＬＥＤランプの発光強度をもっと増やしたい場合も多い。図１１は、そのような場合の構成例を図示したものであり、回胴バックライトＢＬを構成するランプボックスＢＸの底部に、高輝度の白色ＬＥＤランプＬＰが配置されている。特に限定されないが、この実施例では、各ランプボックスＢＸの底部に６個のＬＥＤランプＬＰが配置され、一のバックライト部ＢＬｉに、合計１８個のＬＥＤランプＬＰが配置されている。

ここで、各ＬＥＤランプＬＰは、駆動電流８０ｍＡにおける発光光度が、例えば１１ｃｄ（Candela ）程度であり、単純計算すると一のランプボックスＢＸで６６ｃｄとなる。なお、ＬＥＤランプＬＰの順方向電圧降下ＶＦは３Ｖ程度であり、また、逆方向過電圧をクランプする保護素子ＰＴが並列接続されている。

図１１は、バックライト部ＢＬ１のＬＥＤランプの接続状態を図示したものであり、上・中・下の３個のランプボックスＢＸ〜ＢＸの底部には、合計１８個のＬＥＤランプＬＰが配置されている。図示の通り、３個のＬＥＤランプＬＰ〜ＬＰを直列接続して一単位となるランプブロックが互いに並列接続されて、二単位のランプブロックが、一のランプボックスＢＸに配置されている。

そして、一のランプボックスＢＸに配置された二単位のランプブロックは、１本の伝送線ＬＮｉを経由して、バックライト基板２６の接続コネクタＣＮに接続されている。したがって、上・中・下の３個のランプボックスＢＸ〜ＢＸは、１２Ｖの電源ラインと３本の伝送線ＬＮ１〜ＬＮ３の合計４本の配線で、バックライト基板２６に接続されることになる。

この実施例では、ランプドライバＤＲがオープンドレインモードで機能しており、一の出力端子に流入する電流は、外付け抵抗（電流制限抵抗）Ｒｅの抵抗値に基づいて５０ｍＡに設定されている。すなわち、オープンドレインモードにおいて、ＯＮ動作時のランプドライバＤＲの内部電圧降下Ｖｏは、０．５Ｖ程度であるので、給電電圧１２Ｖに対応してＲｅ／２×Ｉｏ＝１２−０．５−３×ＶＦの関係式から駆動電流Ｉｏに対応する抵抗値Ｒｅを決定することができる。

このように、本実施例では、各伝送線ＬＮ１〜ＬＮ３（バックライト部全体で９本）に、各々１００ｍＡを流す必要がある。そこで、この駆動電流を無理なく流通させるため、ランプドライバＤＲの１８個の出力端子（ＬＥＤＲ３〜ＬＥＤＲ８，ＬＥＤＧ３〜ＬＥＤＧ８，ＬＥＤＢ３〜ＬＥＤＢ８）を利用している。そして、隣接する２つの出力端子を互いに接続（多重結線）した上で、接続コネクタＣＮに接続している。そのため、各伝送線ＬＮｉの電流は、相当大きいものの（１００ｍＡ）、各出力端子への流入電流が５０ｍＡに抑制されて、ランプドライバＤＲの内部回路に過大な負担をかけることがない。

すなわち、ランプドライバＤＲの内部回路が、過熱状態などによって、異常動作するおそれが無い。また、二単位のランプブロック（ＬＥＤランプ６個）に対して、１本の伝送線ＬＮｉによって各５０ｍＡの駆動電流を供給することができる。なお、複数の出力端子を互いに多重結線する場合には、各出力端子の論理レベルが、常に同一になるよう、内蔵レジスタＲｉｊの設定値を維持することは言うまでもない。

例えば、図１１に示す多重結線において、ノイズなどの影響で、一方の出力端子がＬレベルで、他方の出力端子がＨレベルになってしまうと、Ｌレベルの出力端子に１００ｍＡの電流が流入することになり、この状態が長引くと内部回路の破損のおそれがある。但し、本実施例では、同一の設定値であっても、内蔵レジスタＲｉｊへの設定動作を短い時間周期（１／３０秒）で繰り返すので、上記の問題は事実上生じない。

以上、表示装置（ＬＣＤユニット）７と、回転リール４ａ〜４ｃとを完全に分離して配置するスロットマシンについて説明したが、カラーフィルターを無くした透過型ＬＣＤを使用する構成を採ることもできる。図１２（ａ）（ｂ）は、透過型ＬＣＤを説明する図面であり、カラーフィールドシーケンシャル方式で、カラー表示を実現する表示装置７を示している。ここで、カラーフィールドシーケンシャル方式とは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色のＬＣＤバックライト光を、高速に切り替え、これに同期して表示画像を高速に切り替える方式を意味する。

図１２（ｂ）の概略断面図に示す通り、この表示装置は、偏光膜を設けた表裏二枚のガラス基板の間の液晶が、透明導電膜ＩＴＯへの制御電圧に基づいて制御される一方、これに同期して、ＲＧＢ３色のＬＣＤバックライト光（ＲＧＢ光）が、切換えられることでカラー表示を実現している。なお、ＲＧＢ光は、表示装置７の上方から照射され、透明導光板（不図示）を経由して、表示装置７の背面から前面に向け照射される（図１２（ｂ）参照）。

そして、この実施例では、表示装置７（透過型ＬＣＤ）の奥側に回転リール４ａ〜４ｃを配置し、回転リールの前面部分のＬＣＤを、必要に応じて透過状態に制御している（図１２（ｆ）参照）。そして、遊技者が停止操作をするタイミングでは、透過型ＬＣＤ７の下方位置であって、回転リール４ａ〜４ｃの前面部分を透過状態に制御する一方で、その上側で演出動画などを表示している（図１２（ａ）参照）。

その後、遊技者が停止操作を終えた後は、回転リール４ａ〜４ｃの前面部分も含め、透過型ＬＣＤ７の全画面を使用して演出動画を再生することで、大画面の画像演出を実現している。

しかし、遊技者が、透過型ＬＣＤ７を通して回転リール４ａ〜４ｃを見る場合には、ＬＣＤ背面部分での回胴バックライト光の反射や、ＬＣＤ内部での回胴バックライト光の減衰によって、鮮やかさが、やや損なわれることになる。ここで、回胴バックライト光の輝度を高めることはできるが、その対策では、消費電力の無駄が生じるという問題がある。更にまた、この対策では、回胴バックライト光を強める分だけ、ＬＣＤ背面部分での反射光も強くなり、このＬＣＤ背面反射光が、回転リールの表面で再反射されてＬＣＤを透過することで、ゴースト画像のような違和感のあるノイズ画像が表示されるおそれがあった。

そこで、本発明者は、上記の点を踏まえて、回胴バックライトの構成について種々実験と検討を繰り返した。その結果、人間の視感度（光エネルギーに対して目が感じる明るさの程度）は、波長に対して均一ではなく、５５０ｎｍ付近を中心に釣鐘状の特性を示すこと（図１２（ｅ）参照）。したがって、必ずしも、回胴バックライト光の強度を強める必要はなく、波長域４５０〜４９５ｎｍの青色（Ｂ）や、波長域６２０〜７５０ｎｍの赤色（Ｒ）を補充すれば良いと思い至った。

次に、青色及び赤色を補強するか、或いは、青色／又は赤色の一方を補強することが考えられるが、ＬＣＤ背面反射光を考慮すると、屈折率がＮ０（空気≒１）と、Ｎ１である二物質の界面での反射率Ｒは、垂直入射光に対して、屈折率Ｎ０，Ｎ１に依存し（式１）、また、屈折率には波長依存性があるので、赤色を補強するのが好適であると思い至った。 Ｒ＝（Ｎ１−Ｎ０）^２／（Ｎ１＋Ｎ０）^２・・・（式１）

すなわち、ガラスやプラスチックの屈折率Ｎ１は、１．５前後であるが、何れも波長に対して屈折率Ｎ１が降下する波長依存性があり（図１２（ｃ）参照）、赤色に対する反射率は、青色に対する反射率より低いので、赤色を補強する方が有利であると思われる。

しかも、光エネルギーＥは、プランク定数ｈと、光速度ｃに対して、Ｅ＝ｈｃ／λの関係があり、波長λに反比例するので、青色（４５０〜４９５ｎｍ）を補強するより、赤色（６２０〜７５０ｎｍ）を補強した方が、消費エネルギー（消費電力）の面からも有利と解される。

そこで、本実施例では、回胴バックライト部ＢＬ１〜ＢＬ３について、ランプボックス底部の回路基板ＢＤに配置するＬＥＤランプに赤色ＬＥＤランプを加えた整列配置とした。すなわち、各ランプボックスＢＸの回路基板ＢＤには、３個の高輝度白色ＬＥＤランプＬＰｗを上下二列に配置する一方、上下二列の間に、上下列に平行して赤色ＬＥＤランプＬＰｒを２個中央に配置した。その結果、それほど消費電力を増加させることなく、バックライト部の機能を高めることができた。また、白色に赤色が混じることで、回転リール４ａ〜４ｃの図柄がより鮮やかに照明される効果も確認された。

白色ＬＥＤランプＬＰｗは、図１１の場合と同一素子を使用しており、駆動電流８０ｍＡにおける発光光度が、例えば１１ｃｄ（Candela ）程度であり、順方向電圧降下ＶＦは、３Ｖ程度である。また、逆方向過電圧をクランプする保護素子ＰＴが並列接続されている。そして、電流制限抵抗ｒ１を適宜に設定することで（ｒ１＝４５Ω）、白色ＬＥＤランプＬＰｗの駆動電流を７０ｍＡに設定している。したがって、単純計算すれば、一のランプボックスＢＸにおける白色の発光輝度は、図１１の構成の場合と同程度（６６ｃｄ）となる。

なお、図１２（ｄ）は白色ランプＬＰｗの分光特性を示しており、青色ＬＥＤの周りに赤色蛍光体と緑色蛍光体を配置し、青色ＬＥＤによる発光を赤色蛍光体と緑色蛍光体に照射することで、演色性の高い白色を実現している。

一方、赤色ＬＥＤランプＬＰｒは、駆動電流２０ｍＡにおける発光光度が、例えば２２０ｍｃｄ程度であり、順方向電圧降下ＶＦは、２Ｖ程度である。そして、電流制限抵抗ｒ２を適宜に設定することで（ｒ２＝２８０Ω）、赤色ＬＥＤランプＬＰｒの駆動電流を３０ｍＡに設定している。したがって、単純計算すれば、一のランプボックスＢＸにおける赤色の発光輝度は、４４０ｍｃｄ程度となる。

このように、白色と赤色の発光輝度は、大きく異なるが、先に説明した通り、僅かに赤色を白色に付加するだけで、回転リール４ａ〜４ｃの図柄がより鮮やかに照明される。また、透過型ＬＣＤの通過光が、少なからず増加したと体感された。なお、赤色を付加するために増加する消費電力は、ランプボックスＢＸ一個当たり、せいぜい３６０ｍＷ程度であり、特段、問題にはならない。

次に、ランプドライバＤＲは、図１２（ｈ）の回路構成において、オープンドレインモードで機能しており、隣接する２つの出力端子を互いに接続した上で、ランプボックスＢＸに配置された８個のＬＥＤランプを駆動している。先に説明した通り、白色ＬＥＤランプは７０ｍＡで駆動され、赤色ＬＥＤランプは、３０ｍＡで駆動されており、全体で１７０ｍＡとなるが、この１７０ｍＡを、２つの出力端子で分担するので、各出力端子への流入電流が８５ｍＡに抑制され、ランプドライバＤＲの内部回路に過大な負担をかけることがない。なお、実施例のランプドライバＤＲにおいて、流入電流の最大定格は１００ｍＡ程度であり、１５％の電流余裕（margin）がある。

なお、図１２（ｈ）の回胴バックライト部は、透過型ＬＣＤ（表示装置）７で使用されるので、回転リール４ａ〜４ｃを隠蔽すべきタイミング、つまり、表示装置７が全画面表示されるタイミングでは、消灯状態となる。そして、消灯時には、ＰＷＭ制御におけるデューティ比が０％となり、それ以外は、１００％となる。

図１３は、演出制御基板６０に配置された制御プロセッサＧＥＰＲ、及び、画像プロセッサＶＤＰと、透過型ＬＣＤで構成された表示装置７と、バックライト基板２６に配置されたランプドライバＤＲとの接続関係を図示したものである。先に説明した通り、ランプドライバＤＲは、ランプボックスＢＸごとに、図１２（ｈ）の回路構成を有するバックライト部ＢＬ１〜ＢＬ３を、オープンドレインモードで駆動制御している。

そして、ランプボックスＢＸが９個存在することに対応して（図１２（ｇ）参照）、ランプドライバＤＲは、全体として、６×９個の白色ＬＥＤランプＬＰｗと、２×９個の赤色ＬＥＤランプを駆動している。なお、これらのバックライト部ＢＬ１〜ＢＬ３は、透過型ＬＣＤで構成された表示装置７の奥側の回転リール領域に配置される。

この実施例では、画像プロセッサＶＤＰは、１／３０秒毎に間欠的に動作しており、表示装置７の一画面（フレーム）分の表示内容を特定するディスプレイリストを制御プロセッサＧＥＰＲから受けて、一画面分の画像データをフレームバッファＦＢに生成している。そして、生成した画像データは、次の動作タイミングで、水平／垂直同期信号ＨＳＹＣ／ＶＳＹＣと共に表示装置７に出力している。

表示装置７に出力される画像データによって、演出領域と回転リール領域を加えた表示画面全体に演出画像が描画される場合と、演出領域に限り、演出画像が描画される場合とがある。回転リール４ａ〜４ｃが回転している場合は、後者の動作状態となり、回転リール領域は、回転リール４ａ〜４ｃを透過する状態に制御される。

以上、演出制御部２２の回路構成や回路動作を中心に説明したので、続いて、図１４に基づいて、主制御基板５０のＣＰＵコア（以下、主制御部５０と称す）の制御動作を説明し、図１５〜図１６に基づいて、透過型ＬＣＤを画像制御する演出制御基板６０のＣＰＵ（以下、演出制御部６０と称す）の制御動作を説明する。

先ず、主制御部５０の処理は、電源投入後に無限ループ状に実行されるメイン処理（図１４（ａ））と、１ｍＳ毎に繰り返し起動されるタイマ割込み処理（図１４（ａ））と、に区分される。そして、メダル投入時（ＳＴ４）、乱数値に基づく内部抽選後（ＳＴ６）、回胴開始時（ＳＴ７）、回胴停止時（ＳＴ８）、入賞判定時（ＳＴ９）、及び、メダル払出時（ＳＴ１０）には、各動作内容や動作結果を特定する制御コマンドＣＭＤが作成される。

作成される制御コマンドは、カッコ書きして示す処理タイミング（ＳＴｉ）において、投入コマンド（ＳＴ４）、遊技開始コマンド（ＳＴ６）、回転開始コマンド（ＳＴ７）、停止受付コマンドと停止結果コマンド（ＳＴ８）、入賞コマンド（ＳＴ９）、及び、払出コマンド（ＳＴ１０）である。そして、生成された制御コマンドＣＭＤは、タイマ割込み処理のコマンド出力処理（ＳＴ２２）で演出制御部６０に伝送される。なお、遊技開始コマンドは、内部抽選処理（ＳＴ６）の抽選結果を特定しており、停止結果コマンドには、３番目の回転リールが停止したこと（回転リールの最終停止）を特定している。

演出制御部６０は、主制御部５０から受ける制御コマンドに基づいて、図１５（ａ）に示す手順で、画像演出、音声演出、及びランプ演出を実行する。図示の通り、演出制御部６０の動作は、１／３０秒毎に間欠的に繰り返されるが、コマンド解析処理（ＳＴ３３）では、図１５（ｂ）に示す通り、制御コマンドＣＭＤの種別が判定され、遊技開始コマンドを受けた場合には（ＳＴ４１：Ｙｅｓ）、透過型ＬＣＤで構成された表示装置７を縮小モードに設定し（ＭＤ＝１）、これから始めるべき画像演出、音声演出、及びランプ演出を特定する（ＳＴ４２）。この画像演出その他は、内部抽選処理（ＳＴ６）の抽選結果に対応したものであり、当否結果を不確定に予告する予告演出である。

次に、回転リールの最終停止を特定する停止結果コマンドを受けた場合には（ＳＴ４３：Ｙｅｓ）、透過型ＬＣＤで構成された表示装置７を最大モードに戻し（ＭＤ＝０）、これから始めるべき画像演出、音声演出、及びランプ演出を特定する（ＳＴ４４）。このタイミングでは、回転リール４ａ〜４ｃの停止態様が確定しているので、この停止態様に対応した画像演出その他が開始される。

上記の処理を含むコマンド解析処理（ＳＴ３３）に続いて実行されるシナリオ進行処理（ＳＴ３４）では、演出動作（画像演出、音声演出、及びランプ演出）が新規に特定された場合も含め、新規に開始された、或いは、実行中の演出シナリオが、演出進行に対応して更新される（ＳＴ３４）。

続いて、画像プロセッサＶＤＰにディスプレイリストを発行するＶＤＰ制御処理が実行される（ＳＴ３５）。図１５（ｃ）に示す通り、ＶＤＰ制御処理では、先ず、表示モードＭＤが判定され（ＳＴ５０）、画面全体を使用する最大モード（ＭＤ＝０）であれば、シナリオ進行処理（ＳＴ３４）で更新された演出シナリオに基づき、フレームバッファＦＢに演出画像を描画するディスプレイリストを作成する（ＳＴ５１）。ここで、フレームバッファＦＢ（Frame Buffer）とは、画像プロセッサＶＤＰに内蔵されたワーク領域であって、表示装置７に出力すべき画像データを書込む記憶領域を意味する。

一方、画面下部を使用しない縮小モード（ＭＤ＝１）であれば、全体としてやや小さい演出画像であって、画面下部を透明化する演出画像を、フレームバッファＦＢに演出画像を描画するディスプレイリストを作成する（ＳＴ５１）。そして、何れかの処理（ＳＴ５１／ＳＴ５２）で作成されたディスプレイリストが、画像プロセッサＶＤＰに発行される（ＳＴ５３）。

画像プロセッサＶＤＰは、演出制御部６０と同期して、１／３０秒毎に間欠的に動作するが、ディスプレイリストを受けた画像プロセッサＶＤＰは、ディスプレイリストに指示された通りに演出画像の画像データを構築して、フレームバッファＦＢに書込む。図１５（ｄ）と図１５（ｅ）は、透過型ＬＣＤが縮小モード（ＭＤ＝１）で機能する場合と、最大モード（ＭＤ＝０）で機能する場合を図示している。縮小モード（ＭＤ＝１）では、表示領域の下部が透明化されており、バックライト部ＢＬ１〜ＢＬ３の照明に基づき、回転リール４ａ〜４ｃが、透過型ＬＣＤを透過して鮮やかに出現する。

以上のようなＶＤＰ制御処理（ＳＴ３５）が終われば、次に、ＬＥＤ基板２５やバックライト基板２６に搭載されたランプドライバＤＲに、ランプ駆動データをシリアル伝送するランプ制御動作（ＳＴ３６）を実行する。図１６（ａ）に示す通り、ランプ制御処理は、ランプ演出を進行させるか否か（つまり、ＬＥＤランプＬＰの点灯状態を変更させるか否かに拘らず、必ず、１／３０秒毎に繰り返し実行される。そのため、ランプドライバＤＲの内蔵レジスタＲｉｊの設定値が、ノイズなどの影響でビット化けすることがあっても、その異常は、１／３０後には回復されるので、事実上、問題にならない。

以上を踏まえて説明すると、最初に、伝送すべき一連の駆動データを特定するため、図１８（ｂ）に示すランプ駆動テーブルＴＢＬの参照位置を特定する（ＳＴ６１）。ランプ駆動テーブルＴＢＬには、各ランプドライバＤＲ１〜ＤＲｎ（図７（ａ）参照）に関し、図８（ｃ）に例示した一連のデータを記載されている。例えば、２４個のＬＥＤランプを駆動するランプドライバＤＲについては、ランプ駆動テーブルＴＢＬの該当区画に、スレーブアドレス＋先頭レジスタアドレス＋３０個の設定データ（＝合計３２バイト）が記憶されている。

一方、２４個未満Ｍ個のＬＥＤランプを駆動するランプドライバＤＲについては、ランプ駆動テーブルＴＢＬの該当区画に、スレーブアドレス＋先頭レジスタアドレス＋Ｍ個の設定データ（＝合計２＋Ｍバイト）が記憶されている。なお、作図の都合上、図１１の回路例では、端子番号の小さい出力端子（LEDR1,LEDG1,LEDB1,LEDR2,LEDG2,LEDB2 ）を使用しないよう図示しているが、実際には、端子番号の小さい出力端子から使用を開始し、端子番号の大きい出力端子（・・・LEDR8,LEDG8,LEDB8)を不使用とすることで、レジスタ番号が００ｈから開始される一連の設定データ（２＋Ｍバイト）としている。

なお、図８に示すランプドライバＤＲを使用する場合には、駆動するＬＥＤランプの個数に拘らず、内蔵レジスタＲ００〜Ｒ０５の設定データは固定値である。また、隣接する一対の出力端子を多重結線する図１１の構成を採る場合には、一対の出力端子に対応する一対の内蔵レジスタＲｉ，Ｒｊに対する設定値が共通することは先に説明した通りである。

何れにしても、ランプ駆動テーブルＴＢＬの参照位置（該当区画の先頭）を特定した後（ＳＴ６１）、動作許可信号ＯＥをＨレベルに設定し（ＳＴ６２）、ランプ駆動テーブルＴＢＬの該当区画に記憶されている必要個数の一連のランプ駆動データを、シリアル出力ポートＳｏ１からシリアル伝送する（ＳＴ６３）。

そして、一のランプドライバＤＲに対して、全てのシリアル伝送が終われば、動作許可信号ＯＥをＬレベルに戻し（ＳＴ６４）、次の一のランプドライバＤＲに対して、同様の処理を繰り返す（ＳＴ６１〜ＳＴ６４）。先に説明した通り、常に固定値である内蔵レジスタＲ００〜Ｒ０５の設定データについても、１／３０秒毎に、繰り返しシリアル伝送することで、ＲＥＳＥＴ信号を伝送しない構成において、設定データや伝送データのビット化けに対応するノイズ対策としている。

以上のようにして、ＬＥＤ基板２５に対するシリアル伝送処理が終われば、次に、バックライト基板２６に対して、ランプ駆動データをシリアル伝送する。具体的には、動作許可信号ＯＥをＨレベルに設定した後（ＳＴ６７）、透過型ＬＣＤの表示モードＭＤを判定する。

そして、表示モード（縮小／最大）に応じたランプ駆動データを、シリアル出力ポートＳｏ２から、バックライト基板２６のランプドライバＤＲにシリアル伝送し、（ＳＴ５１，ＳＴ５２）、全てのシリアル伝送が終われば動作許可信号ＯＥをＬレベルに戻す（ＳＴ７０）。

具体的に確認すると、図１３に示す実施例では、ランプドライバＤＲに対して、スレーブアドレス（００００１ｈ）＋先頭レジスタアドレス（００ｈ）＋端子番号の小さい１８個に対応する１８個の設定データ（＝合計２０バイト）が伝送される。

そして、最大モードの場合には、全てのＬＥＤランプを消灯させるべく、１８個の内蔵レジスタＲ０６〜Ｒ２３に対して、デューティ比＝０％の設定データが伝送される。一方、縮小モードの場合には、全てのＬＥＤランプを点灯させるべく、１８個の内蔵レジスタＲ０６〜Ｒ２３に対して、デューティ比＝１００％の設定データが伝送される。

以上、図１８では、動作許可信号ＯＥを必要とする３線伝送方式について説明したが、図９に示す２線伝送方式を採ることもでき、この場合には、ステップＳＴ６２，ＳＴ６４，ＳＴ６５の処理が不要となり、ＬＥＤ基板２５に搭載されている複数のランプドライバＤＲ１〜ＤＲｎに対して、シリアル伝送処理を一気に実行することができる。また、バックライト基板２６に対するシリアル伝送においても、ステップＳＴ６７，ＳＴ７０の処理が不要である。

以上、本発明の実施例について詳細に説明したが、具体的な記載内容は特に本発明を限定しない。例えば、オープンドレインモードや混在モードを使用して、所定のＬＥＤランプだけを高輝度で発光させたいような場合には、図１１や図１３に示す多重結線を経て一のＬＥＤランプを駆動するのも好適である。

すなわち、図９（ｃ）に示す通り、ＬＥＤ基板２５に搭載されたランプドライバＤＲについて、複数の出力端子を互いに多重結線した上で、特定一個又は直列複数のＬＥＤランプＬＰを駆動しても良い。図示例では、特定のＬＥＤランプＬＰの駆動電流を１００ｍＡとしているが、ランプドライバＤＲの二つの出力端子への流入値は、各々５０ｍＡに過ぎず、仮に流入電流の最大定格が１００ｍＡであっても十分な電流余裕（margin）が確保される。

なお、上記の説明では、全てスロットマシンを例にしたが、各実施例は、弾球遊技機など、他の遊技機にも本発明は好適に適用可能である。

５０ 主制御手段
６０ 演出制御手段
ＧＥＰＲ 制御プロセッサ
ＤＲ ランプドライバ

Claims (1)

1. 所定のスイッチ信号に基づいた抽選処理を実行する主制御手段と、主制御手段からの指示に基づいてランプ演出を含んだ演出動作を実行する演出制御手段と、を有して構成される遊技機であって、
   前記ランプ演出は、演出制御手段を構成するコンピュータ回路が、演出ランプを駆動制御するランプドライバの内蔵レジスタに対して、一群のシリアルデータを、適宜なタイミングで伝送することで実現され、
   前記コンピュータ回路は、所定のランプドライバの所定複数の出力端子から、同一論理レベルの駆動データが出力されるよう制御する一方、前記所定複数の出力端子が互いに接続されて伝送される駆動データに基づいて、所定の演出ランプが駆動されるよう構成されていることを特徴とする遊技機。

Images