JP2007082364A

JP2007082364A - 昇圧回路を有する電子回路とそれを有する電気機器

Info

Publication number: JP2007082364A
Application number: JP2005269490A
Authority: JP
Inventors: Masanori Dobashi; 正典土橋
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2005-09-16
Filing date: 2005-09-16
Publication date: 2007-03-29
Also published as: US20070064364A1; US7656632B2

Abstract

【課題】
本発明は、チャージポンプ型昇圧回路を用いる電子回路において、異常時には、過電流から昇圧回路を保護すると同時に、通常動作時において従来のものに比べより高速な動作を可能にすることを目的とする。
【解決手段】
本発明に係る電子回路は、一定の電圧を出力する定電圧出力回路３８０と定電圧出力回路３８０の出力が接続される入力部を有し制御回路４００によってスイッチが制御される昇圧回路１００とからなる電子回路であって、定電圧出力回路３８０が所定値以上の電流が第１の所定時間以上、流れた場合の過電流を検出する過電流検出回路３９１と、過電流検出回路３９１を有し、定電圧出力回路３８０を保護する動作を行う過電流保護回路３９０とで構成されている。
【選択図】
図１

Description

本発明は、昇圧回路を有する半導体装置に関し、該半導体装置の電圧入力端子と電圧出力端子間に流れる過電流から半導体装置を保護するための電子回路に関するものである。

チャージポンプ型の昇圧回路の入力部と出力部が短絡すると、入力部と出力部の間に過電流が流れ、昇圧回路を含む半導体装置が動作不可能となる恐れがあった。

図１５に示すように、過電流保護回路を有するレギュレータ１６を入力部Ｖｂａｔｔと昇圧回路１２との間に設け、過電流が昇圧回路１２に短絡等により発生する過電流が流れて破壊しないよう保護するよう特許文献１のような手段がとられていた。

確かに、入力部Ｖｂａｔｔとスイッチング回路１２の電圧入力部Ｖｉｎに過電流保護回路１６を設ければ、スイッチング回路部の入力端子と出力端子が短絡するなど過電流が流れた場合でも回路を保護するができる。

しかし、従来の過電流保護回路付きのレギュレータ１６を設けるだけでは、入力電源２Ｂから昇圧回路１２を構成する整流素子を経由し容量に電流を流し込む際に、過電流が流れたと過電流保護回路が認識してしまい電流供給が中断されるかもしくは、流入される電流が制限されてしまうおそれがあった。

したがって、チャージポンプ型昇圧回路の電源入力部に過電流保護回路付きレギュレータを設けるだけでは、容量素子に対し十分な電流を供給することができず、過電流保護回路付きレギュレータを有するチャージポンプ型の昇圧回路において所定の出力電圧を得るために遅延が生じる怖れがあった。
特開２００２−２０４５６９号公報

本発明は、チャージポンプ型昇圧回路を用いる電子回路において、異常時には、過電流から昇圧回路を保護すると同時に、通常動作時において従来のものに比べより高速な動作を可能にする。

本発明の第１の態様は、一定の電圧を出力する定電圧出力回路３８０と、定電圧出力回路３８０の出力が接続される入力部を有し制御回路４００によってスイッチが制御される昇圧回路１００とからなる電子回路１０００であって、定電圧出力回路３８０が所定値以上の電流が第１の所定時間以上、流れた場合の過電流を検出する過電流検出回路３９１と、過電流検出回路３９０の出力に基づいて、定電圧出力回路３８０を保護する動作を行う過電流保護回路３９０とを、有する。

さらに、本発明の第１の態様は、昇圧回路１００が、一定周波数であるクロック信号ＸＬの入力に基づいた制御信号を出力する制御回路４００と、入力部から電圧出力部の間に、入力部側にアノード端子を接続したN個の整流素子２００ａ、２００ｂを直列に接続した整流素子群と、入力部側から奇数番目の整流素子２００ａのカソード端子に、一方が接続され、他方に制御回路４００から出力される第１制御信号Ｖｃｎｔが入力される第１容量素子群２００ａと、
電圧入力部側から偶数番目の整流素子２００ｂのカソード端子に、一方が接続され、他方に前記制御回路から出力される第１制御信号ＸＬと位相が反転している第２制御信号が入力される第2容量素子２００ｂ群とを有し、第１及び第２制御信号に応じて、電圧入力部から入力された電圧を昇圧して電圧出力部から出力する昇圧回路１００を有するものであってもよい。

さらに、本発明の第１の態様は、第１制御信号ＸＬもしくは第２制御信号を基づいて過電流検出動作を開始する過電流検出回路３９１を有するものであってもよい。

さらに、本発明の第１の態様は、第１所定時間が前記制御信号の周期である過電流検出回路３９１を有するものであってもよい

さらに、本発明の第１の態様は、電源投入後第２の所定時間において前記電子回路を保護の動作を停止する遅延回路３８０を有するものであってもよい。

さらに、本発明の第１の態様は、制御回路４００が、周期信号Ｑ０と、昇圧回路１００の電圧出力部の電圧に応じた信号ＦＢが入力されるサンプリング回路４１０と、サンプリング回路４１０から出力される帰還信号ＦＢと周期信号Ｑ０に基づく第１比較信号Ｘと、周期信号Ｑ０とサンプリング回路４１０で生成されるトリガ信号Ｑ１に基づく第２比較信号Ｙとを比較する比較回路４２０と、比較回路４２０より出力される一致信号Ｚと前記トリガ信号が入力される駆動回路４３０と、帰還信号ＦＢとトリガ信号Ｑ１が一致している場合は互いに相補的に導通／非道通となるよう前記駆動回路に制御され、前記帰還信号とトリガ信号Ｑ１が不一致である場合ともに非道通になるように駆動回路４３０に制御され、第１及び前記第２制御信号Ｖｃｎｔを出力する第１スイッチ４５１と第２スイッチ４５２とを有するものあってもよい。

本発明の第２の態様は、第１及び第２制御信号ＸＬに応じて、電圧入力部Ｖａから入力された電圧を昇圧して電圧出力端子から出力する昇圧回路１００を有する電子回路において、一定周波数であるクロック信号ＸＬが入力に基づいた制御信号を出力する制御回路４００と、電圧入力部から電圧出力部の間に、電源入力部側にアノード端子を接続したN個の整流素子１００ａ、１００ｂを直列に接続した整流素子群と、電圧入力部側から奇数番目の整流素子１００ａのカソード端子に、一方が接続され、他方に制御回路４００から出力される第１制御信号ＸＬが入力される第１容量素子群２００ａと、電圧入力部側から偶数番目の整流素子１００ｂのカソード端子に、一方が接続され、他方に前記制御回路から出力される第１制御信号ＸＬと位相が反転している第２制御信号が入力される第2容量素子群２００ｂとを有し、制御回路４００が、周期信号Ｑ０と、昇圧回路１００の電圧出力部の電圧変動に応じた信号ＦＢが入力されたサンプリング回路４１０と、サンプリング回路４１０から出力される帰還信号ＦＢと周期信号に基づく第１比較信号Ｘと周期信号とサンプリング回路で生成されるトリガ信号Ｑ１に基づく第２比較信号Ｙとを比較する比較回路４２０と、比較回路４２０より出力される一致信号Ｚとトリガ信号Ｑ１が入力される駆動回路４３０と、帰還信号ＦＢとトリガ信号Ｑ1が一致している場合は互いに相補的に導通／非道通となるよう駆動回路４３０に制御され、帰還信号ＦＢとトリガ信号Ｑ１が不一致である場合ともに非道通になるように駆動回路４３０に制御され、第１及び前記第２制御信号を出力する第１スイッチ４５１と第２スイッチ４５２とを有する。

さらに、本発明の第１および第２の態様は、第１導電型の半導体基板１、半導体基板１上に形成された第１第２導電型領域２と、第１第２導電型領域２の下部に設けられた第２第２導電型領域３と、第１第２導電型領域内２に形成された第１第１導電型領域４と、第１第２導電型領域２の縁部に形成され、下端部にて第２第２導電型領域３に接している第３第２導電型領域５と、第１第１導電型領域４と第３第２導電型領域５の間の第１第２導電型領域内２に形成された第2第１導電型領域６と、第１第１導電型領域４に一方の端子が接続され、第３第２導電型領域５と第2第１導電型領域６に他方の端子が接続された整流素子１００ａを有するものあってもよい。

さらに、本発明の第１および第２の態様は、第1導電型がＰ型導電体であり、第２導電型がＮ型導電体である、第１第１導電型領域４にアノード端子、第３第２導電型領域５と第2第１導電型領域6がカソード端子に接続された整流素子１００ａを有するものであってもよい。

さらに、本発明の第１および第２の態様は、第1導電型がＮ型導電体であり、第２導電型がＰ型導電体である、第１第１導電型領域４にカソード端子、第３第２導電型領域５と第2第１導電型領域６がアノード端子に接続された整流素子１００ａを有するものであってもよい。

本発明の第１および第２の態様は、入力端子Ｖｉｎと出力端子Ｖｏｕｔと制御端子を有する第3スイッチ３０００と、電子回路１０００の出力が入力部に接続され、第１スイッチ３０００の入力端子に印加される電圧よりも高い電圧で第3スイッチの制御端子を駆動するスイッチ駆動回路２０００と、スイッチ駆動回路２００を制御するスイッチ駆動制御回路４０００とを有する電子回路１００００に用いられてもよい。

本発明の第１および第２の態様は、入力端子Ｖｉｎと出力端子Ｖｏｕｔと制御端子を有する第３スイッチ３００１ａと、第３スイッチ３００１ａの入力端子Ｖｃｃに印加される電圧よりも高い電圧で第３スイッチ３００１ａの制御端子を駆動するスイッチ駆動回路２０００と、スイッチ駆動回路を制御するスイッチ駆動制御回路４０００と、第３スイッチ３００１ａの制御端子に印加される信号と位相が逆の信号が入力される制御端子と、出力端子Ｖｏｕｔに接続される端子、基準電位が印加されている端子とを有する第４スイッチ３００１ｂと、スイッチ駆動回路２０００に接続した電子回路１０００を有した電気機器１１０００に用いられてもよい。

本発明の第１および第２の態様は、入力端子Ｖｃｃと出力端子と制御端子を有する複数のスイッチを有するスイッチ群３００１ａ、３００１ｂ、３００１ｃ、３０００１ｄと、スイッチ群００１ａ、３００１ｂ、３００１ｃ、３０００１ｄのスイッチの入力端子に印加される電圧よりも高い電圧でスイッチの制御端子を駆動するスイッチ駆動回路２０００と、スイッチ駆動回路を制御するスイッチ駆動制御回路４００１と、スイッチ駆動回路２０００に接続した電子回路１０００を有し、スイッチ群３００１ａ、３００１ｂ、３００１ｃ、３０００１ｄの導通／非導通により制御される電動機３００４を制御するためのスイッチ制御回路３００３を特徴とする電動機制御回路１２０００にもちいられてもよい。

チャージポンプ型昇圧回路の入力部もしくは制御部にタイマー付き過電流保護回路を有する定電圧出力回路設けることで、チャージポンプ型昇圧回路を含む電子回路を保護することが可能となるとともに、通常動作時には従来のチャージポンプ型昇圧回路比べ早期に所定電圧を出力することができる事となる。

したがって、過電流から電子回路を保護しつつ、制御回路等の起動に遅れることなく駆動回路を起動することが可能となるので当該電子回路の起動不良及び、これを用いた電気機器の誤動作を抑制することができる。

チャージポンプ型昇圧回路の入力部にタイマー付き過電流保護回路を有する定電圧出力回路を設けることで、所定値以上の電流が流れることを防止するとともに、早期に所定出力を得ることを可能とし、チャージポンプ型昇圧回路を制御する制御回路に過電流検出機能を設けることで、更に確実な過電流保護を可能とすることができた。

図１は、本発明半導体装置の一実施例の構成を示す図である。本発明の電子回路１０００は、整流素子群１００ａ、１００ｂと、第１容量素子２００ａと、第２容量素子２００ｂとで構成される昇圧回路１００、定電圧出力回路３００と、制御回路４００とから構成されている。

昇圧回路１００は電圧入力部Ｖａから電圧出力部Ｖｂの間に、例えば電源入力部側にアノード端子を接続した２個の整流素子１００ａ、１００ｂを直列に接続したもので構成されている。

電圧入力部Ｖａから奇数番目例えば１番目の整流素子１００ａのカソード端子に、一方が接続され、他方にクロック信号ＸＬに基づく第１制御信号Ｖｃｎｔが入力される容量素子２００ａで第１段目が構成されている。

第２容量素子２００ｂは電圧入力端子Ｖｃｃから偶数番目例えば２番目整流素子１００ｂのカソード端子に、一方が接続され、他方に第１制御信号Ｖｃｎｔと位相が逆の第２制御信号もしくは接地電位が入力される第２段目が構成されている。

なお、実施例は整流素子を２つ用いた場合を示したが、更に昇圧する場合は、整流素子のカソード端子に容量を接続し、電圧入力部のより奇数番目の容量素子の他端には、第１制御信号Ｖｃｎｔが、偶数番目の容量素子には、第１制御信号Ｖｃｎｔの位相を反転させた第２制御信号もしくは接地電位が入力されるようにする。

電源電圧部Ｖｃｃに印加される第１電源電圧Ｖ１に整流素子の数を乗じた電圧と電圧入力部Ｖａに印加された第２電源電圧Ｖ２との和の分の電圧Ｖ３が電圧出力部Ｖｂに出力される。

定電圧出力回路３００は、定電圧発生部と、過電流検出回路３９１と、それを含む過電流保護回路部からなっている。

定電圧発生部は、非反転端子に、第１参照電圧Ｖｒｅｆ１が印加され、反転端子に第１抵抗３６１と第２抵抗３６２によって分圧された電圧入力が印加される第１アンプ３１０と、ソース領域には電源電圧部Ｖｃｃが、ドレイン領域には電圧入力部Ｖａが、ゲート電極にはアンプ３１０の出力が接続された出力トランジスタ３２０とで構成されている。

過電流検出回路３９１は、ドレイン領域に電源電圧部Ｖｃｃが、ソース領域には他端が接地されている第３抵抗３７１の一端が、ゲート端子には第１アンプ３１０の出力が接続されたモニタートランジスタ３３０と、非反転端子にモニタートランジスタ３３０のドレインと抵抗３７１との接続点が、反転端子には、第２参照電圧Ｖｒｅｆ２が印加されている第２アンプ３４０とで構成されている。

過電流保護回路３９０は、過電流検出回路３９１と、クロック端子ＣＬＫより入力されるクロック信号ＸＬと、第２アンプ信号３４０が入力されるタイマー回路３５０と、イネーブル信号ＥＮが入力された遅延回路３８０とで構成されており、タイマー回路３５０の出力は、第１アンプ３１０に接続され、遅延回路３８０の出力は、タイマー回路３５０に接続されている。

過電流が流れていない場合の電子回路１０００の動作について説明する。クロック端子ＣＬＫにハイレベルのクロック信号ＸＬが入力されたときコンデンサ２００ａには、定電圧出力回路が出力する第２電源電圧Ｖ２が印加される。次に、クロック端子ＣＬＫにローレベルのクロック信号が入力された場合、ダイオードに接続されていない端子側には、電源電圧部Ｖｃｃから供給される第１電源電圧Ｖ１が入力される。ダイオード接続側の電圧が第２電源電圧Ｖ２＋第１電源電圧Ｖ１に持ち上げられる。そして電圧出力部Ｖｂには所定の出力電圧Ｖ３が出力される。

定電圧出力回路３８０の出力トランジスタ３２０に過電流Ｉｄが流れるとともに、モニタートランジスタ３３０にも電流Ｉｄに応じた電流Ｉｏｖが流れ抵抗３７１にも流れる。抵抗３７１の一端には過電流Ｉｄに応じた電圧Ｖ５が出力される。

抵抗３８１とモニタートランジスタ３３０の接点が接続された第２アンプ３４０の非反転端子には過電流Ｉｄに応じた電圧Ｖ５が出力される。過電流が流れ非反転端子に印加される電圧Ｖ５が、参照電圧Ｖｒｅｆ２以上であれば第２アンプはハイレベルを出力する。

タイマー回路３５０は、第２アンプ３４０からハイレベルの信号を受けてからクロック信号ＸＬの１周期の間過電流保護回路３９０が、過電流保護動作（過電流保護信号Ｖａｌｔが変化しない。）を行わないようにする。出力トランジスタからダイオード１００ａを介し大電流が流れても過電流保護回路３９０によって出力トランジスタの動作が停止されなので、容量素子２００ａに電流を十分供給でき昇圧することを中断することが無くなる。したがって昇圧に係る時間を短縮することができる。

上記のように起動時の昇圧の時だけでなく、クロック信号ＸＬが入力され、チャージポンプ型昇圧回路１０００が動作している間にパルス状のノイズが発生してもクロック周期以上のものでなければ過電流と認識されないので、過電流保護回路３９０によって動作が中断することがない。したがって従来のものに比べて誤動作することを抑制することが可能となる。

一方、クロック信号ＸＬの１周期より長い間、電源電圧部Ｖｂが接地電位に短絡された地絡状態になったり、もしくは電圧出力部が電源電位に短絡される天絡状態の異常状態になり過電流が流れた場合、タイマー回路３５０は第１アンプの動作を停止するようにする。このように長時間にわたり地絡状態や天絡状態のような時に、電子回路に流れると素子の定格値を超え電子回路に不具合が発生する様な場合は、過電流保護回路は動作するので、異常状態が解消された後、再び昇圧動作を始め、所定の電圧を出力することが可能となる。

タイマー回路３５０は、例えば図２に記載される第２アンプ３４０からの出力Ｖｄｅｔが一方に接続されている抵抗３５１と、抵抗３５１の他端が一方に接続され、他端は接地電位に接続されている容量３５２で構成されるものであって、所定の時間は、抵抗３５１の抵抗値もしくは容量３５２の容量値を調整することによって設定されればよい。この場合図１にてタイマー回路３５０にクロック端子からの入力が省略される。

また、図３はタイマー回路３５０のその他の実施形態を示している。第２アンプ３４０からの過電流検出信号信号Ｖｄｅｔとクロック端子ＣＬＫより入力されるクロック信号ＸＬが入力される所定の時間を計時する第１カウンタ３５３、過電流保護信号Ｖａｌｔとクロック信号ＸＬが入力され所定の時間を計時する第２カウンタ３５４、各カウンタからの出力信号Ａ、Ｂとともに互いの出力が入力されている論理積３５５、３５６で構成されている。

図４は、過電流検出信号Ｖｄｅｔが１クロック未満の場合の各信号の状態を示している。
カウンタ３５３は、１クロック以上過電流検出信号を受けた場合所定時間信号をローレベルに遷移する。１クロック未満であれば遷移しないので中間信号ＡおよびＢは、ともにハイレベルのままである。したがって過電流保護信号Ｖａｌｔも遷移しないので過電流保護動作は行われない。

図５は、過電流検出回路Ｖｄｅｔが１クロック以上の場合の各信号の状態を示している。
カウンタ３５３は、１クロック以上過電流検出信号を受けた場合所定時間信号をローレベルに遷移する。１クロック以上であれば遷移するので中間信号Ａがまずローレベルになる、あわせて過電流保護信号Ｖａｌｔも遷移する。それを基準としてカウンタ３５４はクロック信号ＸＬに基づき計時を開始し所定時間後ローレベルの中間信号Ｂを出力し過電流保護過電流保護状態を解除する。

図３に示したタイマー回路３５０は、昇圧回路１００を制御する信号Ｖｃｎｔと連動している。したがって、容量、抵抗、電流源等によってばらつくことが無いし、回路規模が小さいのでより望ましいものとなる。

図６は、制御回路４００の具体的な構成を示したものである。制御回路４００はサンプリング回路４１０と、比較回路４２０と、駆動回路４３０、反転回路４４０、第１スイッチ４５１、第２スイッチ４５２とからなっている。

サンプリング回路４１０は、例えば周期信号Ｑ０を分周し周波数を１／２としたトリガ信号Ｑ１を出力するトリガ信号発生回路４１１と、帰還信号ＦＢを周期信号でサンプリングするネガティブエッジＤフリップフロップである第１サンプリング回路４１３と、トリガ信号を周期信号でサンプリングするネガティブエッジＤフリップフロップである第２サンプリング回路４１３で構成され、第１サンプリング回路４１１からは比較回路４２０で用いるための第１比較信号Ｘが、第２サンプリング回路４１２からは比較回路４２０で用いるための第２比較信号Ｙが出力されている。

比較回路４２０は、サンプリング回路４１０から出力される第１比較信号Ｘと第２比較信号Ｙとが一致しているか否かにより信号が変動する信号を出力する様に一致回路４２１で構成され、帰還信号と周期信号が一致しているか否かが反映された一致信号Ｚを出力する。

駆動回路４３０は、比較回路４２０から出力される一致信号Ｚとサンプリング回路４１０から出力されるトリガ信号Ｑ１を反転した信号が入力された第１論理積回路４３１と、比較回路４２０から出力される一致信号Ｚとサンプリング回路４１０から出力されるトリガ信号Ｑ１が入力された第２論理積４３２によって構成され、各論理積からの出力は、出力レベルシフト回路４３３によって、第１スイッチと第２スイッチが駆動できるようレベルシフトされる。出力レベルシフト回路４３３は、第１スイッチの導通／非道通を制御する第１駆動信号Ｈと、第２スイッチの導通／非道通を制御する第２駆動信号Ｌとを出力する。

なお、制御回路４００は、出力電圧を帰還信号としてサンプリング回路に入力される信号として適合するように電圧を調整するための帰還レベルシフト回路４６０有している。

したがって帰還レベルシフト回路は、サンプリング回路４２０に用いられる信号に適合した帰還信号ＦＢを出力することができる。例えば制御端子Ｖｃｎｔから出力される電圧が０から２４Ｖで、サンプリング回路に用いられる電圧が０から５Ｖである場合、各抵抗値は、抵抗４６１：抵抗４６２＝９：１、抵抗４６３：抵抗４６４＝１９：１となど必要なレベルで任意に設定すればよい。

図７は、通常動作時の各信号の状態を示している。第１サンプリング回路は、帰還信号ＦＢを周期信号Ｑ０のネガティブエッジ（ハイレベルからローレベルに遷移するタイミング）でサンプリングし第1比較信号Ｘを出力する。第２サンプリング回路は、トリガ信号Ｑ１を周期信号Ｑ０のネガティブエッジでサンプリングし第２比較信号Ｙを出力する。通常の場合帰還信号ＦＢは、トリガ信号Ｑ１の遷移に基づいて動作しているため、第１比較信号と第２比較信号は一致している。したがって比較回路４２０は一致信号であるハイレベルを出力することとなる。第１論理積および第２論理積の両方にハイレベルの信号を出力することとなるので駆動回路４３０は、トリガ信号Ｑ１の遷移により第１論理積と第２論理積は互いに反転した第１駆動信号Ｈと第２駆動信号Ｌを出力することとなる。第１スイッチは第１駆動信号の反転信号で制御され、第２スイッチは第２駆動信号で制御されるので第１スイッチ／第２スイッチいずれが導通となり正常にスイッチング動作することが可能となる。

図８は地絡状態が発生した場合の各信号の状態を示している。例えば第１期間Ｔ１において制御端子Ｖｃｎｔが地絡状態（ローレベル）になっている。第２期間Ｔ２でローレベルの第１比較信号Ｘを出力している。第２期間Ｔ２において第２サンプリング回路４１２は、トリガ信号Ｑ１を周期信号Ｑ０のネガティブエッジでサンプリングし第２比較信号Ｙを出力する。第２サンプリング回路４１２は、地絡状態である第２期間Ｔ２においてもトリガ信号Ｑ１に応じてハイレベルの第２比較信号Ｙを出力している。第２期間Ｔ２において第１比較信号Ｘと第２比較信号Ｙは不一致になっている。したがって第２期間Ｔ２において比較回路４２０はローレベル一致信号を出力することとなる。第２期間Ｔ２において第１論理積および第２論理積の両方にローレベルの信号を出力することとなるので駆動回路４３０は、第２期間Ｔ２において第１論理積と第２論理積はともにローレベルである第１駆動信号と第２駆動信号を出力することとなる。第１スイッチ４５１は第１駆動信号Ｈの反転信号で制御され、第２スイッチ４５２は第２駆動信号Ｌで制御されるので、第２期間Ｔ２においては第１スイッチ／第２スイッチとともに第２スイッチも非導通となり、これ以上出力電流が容量と整流素子で形成される部分に流れないよう制御することができる。

図９は天絡状態が発生した場合の各信号の状態を示している。例えば第１期間Ｔ１において制御端子Ｖｃｎｔが天絡状態（ハイレベル）になっている。第２期間Ｔ２でハイレベルの第１比較信号Ｘを出力している。第２期間Ｔ２において第２サンプリング回路４１２は、トリガ信号Ｑ１を周期信号Ｑ０のネガティブエッジでサンプリングし第２比較信号Ｙを出力する。第２サンプリング回路４１２は、天絡状態である第２期間Ｔ２においてもトリガ信号Ｑ１に応じてローレベルの第２比較信号Ｙを出力している。第２期間Ｔ２において第１比較信号Ｘと第２比較信号Ｙは不一致になっている。したがって第２期間Ｔ２において比較回路４２０はローレベル一致信号を出力することとなる。第２期間Ｔ２において第１論理積および第２論理積の両方にローレベルの信号を出力することとなるので駆動回路４３０は、第２期間Ｔ２において第１論理積と第２論理積はともにローレベルである第１駆動信号と第２駆動信号を出力することとなる。第１スイッチ４５１は第１駆動信号Ｈの反転信号で制御され、第２スイッチ４５２は第２駆動信号Ｌで制御されるので、第２期間Ｔ２においては第１スイッチ／第２スイッチとともに第２スイッチも非導通となり、これ以上出力電流が容量と整流素子で形成される部分に流れないよう制御することができる。

したがってほぼクロック周期の地絡状態、天絡状態でも電子回路を停止することが可能となり、タイマー回路３５０と組み合わせて用いれば、ほぼどのような期間の地絡や天絡状態から電子回路を保護することが可能となる。

従来の整流素子１００ａは、図１０に示すよう、Ｐ型半導体基板１上に形成された第１Ｎ型領域２と、第１Ｎ型領域２の下部に設けられた埋め込み層である第２Ｎ型領域3と、アノード端子に接続され、第１Ｎ型領域２に形成された第１Ｐ型領域４と、カソード端子に接続され、第１Ｎ型領域の縁部に形成され、下端部にて第２Ｎ型領域に接している素子分離領域である第３Ｎ型領域５とで整流素子Ｄ１を構成している。

Ｐ型半導体基板1は、図１０に示すよう接地され用いられている。このとき、第１Ｐ型領域４、第１Ｎ型領域２及び第２Ｎ型領域3とＰ型半導体基板１によってＰＮＰトランジスタＰＴ１が寄生的に形成される。

整流素子１００ａとして動作させた場合、トランジスタＰＴのベースに印加される電圧に比べ、トランジスタＰＴのエミッタに印加される電圧が高くなるので、トランジスタＰＴ１も動作する。すなわち第３Ｎ型領域５に流れさらにカソード端子を介して容量素子に流れる電流の一部が、Ｐ型半導体基板を介し接地部位に流れてしまう。そのため出力電圧が規定の電位に達するまで整流素子のカソードに接続された容量に電荷蓄積するための時間が余分にかかるようになり、起動時間の遅くなる。

図１１は、本発明の整流素子を示し、Ｐ型半導体基板１上に形成された第１Ｎ型領域２と、第１Ｎ型領域２の下部に設けられた埋め込み層である第２Ｎ型領域3と、アノード端子に接続され、第１Ｎ型領域２に形成された第１Ｐ型領域４と、カソード端子に接続され、第１Ｎ型領域の縁部に形成され、下端部にて第２Ｎ型領域に接している素子分離領域である第３Ｎ型領域５に加えて、さらに第１Ｐ型領域４と第３Ｎ型領域の間にカソード端子に接続された第2Ｐ型領域６を整流素子を形成している。

第１Ｐ型領域４と第３Ｎ型領域５の間に第2Ｐ型領域６を設けることで、図１１のようにアノード端子から接地端子へと基板断面縦方向に形成されるＰＮＰトランジスタＰＴ１の起動を抑制するために、代わりに基板表面上に第１Ｐ型領域４、第１Ｎ型領域２と第2Ｐ型領域６とで寄生的に構成されるＰＮＰトランジスタＰＴ２及びＰＴ３を構成する。さらに第2Ｐ型領域６を整流素子のカソード端子に接続する。

この場合、トランジスタＰＴ２、ＰＴ３がＰＴ１よりも先に起動するとともに、電流が生じてもカソード端子に接続されているので、ＰＴ１を介して半導体基板1に流れることが抑制されカソード端子に接続される容量素子に電流が流れるため起動時間を早めることが可能となる。

ここで、第2Ｐ型領域６は、図１１では２つに分離されているが、図示するよう分離していてもよいし、また平面状リングもしくは矩形状に一体形成されているものでもよい。また、図１１では、第３Ｎ型領域５と第2Ｐ型領域６は接するように設けているが、接していなくとも両領域がカソード端子に接続されていればよい。また、図１１ではＰ型導電体とＮ型導電体を逆にした上で、接地と電源、アノードとカソードを入れ替えた整流素子でも構わない。

図１２は本発明のスイッチング電源装置１００００を示し、入力端子と出力端子と制御端子を有する第１スイッチ３０００と、Ｎ型ＭＯＳからなる第３スイッチ３０００の入力端子に印加される電圧よりも高い電圧で第１スイッチ３０００の制御端子を駆動するスイッチ駆動回路２０００と、スイッチ駆動回路２０００を制御する駆動制御回路４０００と、図１で示した昇圧回路１０００とで構成されている。その出力端子Ｖｏには、容量素子５０００と負荷６０００が接続され、容量素子５０００および負荷６０００の他端は接地電位に接続されている。

本発明のスイッチング電源装置１００００の電圧入力端子Ｖｃｃに第１電源電圧Ｖ１がされれば、従来のものに比べ容量に充電することが早いので、チャージポンプより昇圧された電圧が出力される従来のものに比べてより早くスイッチ駆動回路２０００を起動することができる。

したがって電子回路１０００の出力がスイッチ駆動回路２０００に入力されているのでスイッチ駆動回路がスイッチ駆動制御回路４０００より遅れて起動する怖れを低減できるので図１２に記載されるスイッチング電源装置１００００において起動不良を低減することが可能となる。また過電流保護回路３９０を有しているので過電流が流れた場合でも電子回路１０００の誤動作を抑制することも可能となる。

なお、スイッチ駆動制御回路４０００には、スイッチング電源装置１００００の出力をフィードバックしたものが入力され、その信号に基づいてスイッチ駆動回路を制御してもよい。また、センサからの信号に基づいたもので制御するようにしてもよいし、マイコン等を介し記憶素子に基づく制御信号であってもかまわない。

図１３は、本発明の第２のスイッチング電源装置１１０００を示し、入力端子と出力端子と制御端子を有するＮ型ＭＯＳからなる第３スイッチ３００１ａと、第４スイッチ３００１ｂの入力端子に印加される電圧よりも高い電圧で第３スイッチ３００１ａおよび第４スイッチ３００１ｂの制御端子を駆動するスイッチ駆動回路２００００と、スイッチ駆動回路２００００を制御するスイッチ駆動制御回路４０００と、第１スイッチ３００１ａの制御端子に印加される信号と位相が逆の信号が入力される制御端子と、前記出力端子に接続される端子、基準電位が印加されている端子とを有するＮ型ＭＯＳからなる第２スイッチ３００１ｂと、駆動回路２０００に接続した図１に記載の昇圧回路１０００で構成されている。

その出力端子Ｖｏｕｔには、誘導素子７０００の一方が接続され、誘導素子７０００の他方には、電気機器等の負荷６０００と容量５０００が接続されている。

制御回路は、半導体装置の出力をフィードバックしたものが入力され、その信号に基づいて駆動回路を制御してもよい。また、センサから出力した信号に基づいたものでもよいし、マイコン等を介し記憶素子に基づく制御信号であってもかまわない。

相補的に制御するためには、出力トランジスタをＰチャネル型トランジスタとＮチャネル型トランジスタで構成してもかまわないが、Ｎチャネル型トランジスタと本発明のようなチャージポンプ型昇圧回路を用いたほうが、上記の電気機器のように大電流を扱う場合、Ｐチャネル型トランジスタの面積よりも小型にできるのでより望ましい。また、整流素子としてはダイオードの場合のみを示したがツェナーダイオードを用いてもよい。

図１４は、本発明の電動機制御回路装置１２０００を示している。図１３と同様の部分については説明を省略する。出力端子には各スイッチ３００１ａ〜３００１ｄを制御して電動機３００４をＨブリッジ回路による駆動ができるよう、スイッチ制御回路３００３が設けられＨブリッジ回路と接地電位の間に電圧を検出するよう抵抗３００５を設けスイッチ駆動制御回路４００１に帰還入力している。図１４では電動機の制御方法としてＨブリッジ型の制御について示したが、３相制御型を用いたものでもよい。

は、本発明に係る電子回路の回路図である。は、本発明に係るタイマー回路の回路図である。は、本発明に係るその他の実施例を示すタイマー回路の回路図である。は、本発明に係るタイマー回路の通常時の動作を示したである。は、本発明に係るタイマー回路の異常時の動作を示したである。は、本発明に係る制御回路の回路図である。は、本発明に係る制御回路の通常時の動作を示したである。は、本発明に係る制御回路の異常時（地絡）の動作を示したである。は、本発明に係る制御回路の異常時（天絡）の動作を示したである。は、従来の整流素子の断面模式図である。は、本発明に係る昇圧回路に用いられる整流素子の断面模式図である。は、本発明に係る昇圧回路を用いたスイッチング電源装置の回路図である。は、本発明に係る昇圧回路を用いたその他の実施例を示す電気機器の回路図である。は、本発明に係る昇圧回路を用いたその他の実施例を示す電動機器の回路図である。は、従来型の昇圧回路の回路図である。

符号の説明

１半導体基板
２第１第２導電型領域
３第２第２導電型領域
４第１第１導電型領域
５第３第２導電型領域
６第２第１導電型領域
１００ａ、１００ｂ整流素子
１０第１整流素子群
２００ａ第１容量素子群
２００ｂ第２容量素子群
１０００電子回路
３００定電圧出力回路
３８０遅延回路
３９０過電流保護回路
３９１過電流検出回路
４００制御回路
４１０サンプリング回路
４２０比較回路
４３０駆動回路
４５１第１スイッチ
４５２第２スイッチ
２０００スイッチ駆動回路
３０００、３００１ａ第３スイッチ
３００１ｂ第４スイッチ
３００２スイッチ制御回路
３００４電動機
４０００スイッチ駆動制御回路
Ｖｃｃ電圧入力端子
Ｖｄ電圧出力端子
Ｖｉｎ第２電源端子
ＣＬＫクロック端子
ＸＬクロック信号

Claims

一定の電圧を出力する定電圧出力回路と、該定電圧出力回路の出力が接続される入力部を有し制御回路によってスイッチが制御される昇圧回路とからなる電子回路であって、前記定電圧出力回路が所定値以上の電流が第１の所定時間以上、流れた場合の過電流を検出する過電流検出回路と、前記過電流検出回路の出力に基づいて、定電圧出力回路を保護する動作を行う過電流保護回路とを、有する電子回路。
前記昇圧回路が、一定周波数であるクロック信号の入力に基づいた制御信号を出力する制御回路と、前記入力部から電圧出力部の間に、前記入力部側にアノード端子を接続したN個の整流素子を直列に接続した整流素子群と、前記入力部側から奇数番目の前記整流素子のカソード端子に、一方が接続され、他方に前記制御回路から出力される第１制御信号が入力される第１容量素子群と、前記入力部側から偶数番目の前記整流素子のカソード端子に、一方が接続され、他方に前記制御回路から出力される第１制御信号と位相が反転している第２制御信号が入力される第2容量素子群とを有し、第１及び第２制御信号に応じて、前記電圧入力部から入力された電圧を昇圧して電圧出力部から出力する昇圧回路である請求項１に記載の電子回路。
前記第１制御信号もしくは第２制御信号を基づいて過電流検出動作を開始する過電流検出回路を有する請求項１乃至請求項２に記載の電子回路。
前記第１所定時間が前記制御信号の周期である過電流検出回路を有する請求項１乃至請求項３に記載の電子回路。
電源投入後第２の所定時間において前記電子回路を保護の動作を停止する遅延回路を有する請求項１乃至請求項４に記載された電子回路。
前記制御回路が、周期信号と、前記昇圧回路の電圧出力部の電圧変動に応じた信号が入力されたサンプリング回路と、前記サンプリング回路から出力される前記帰還信号と前記周期信号に基づく第１比較信号と前記周期信号と前記サンプリング回路で生成されるトリガ信号に基づく第２比較信号とを比較する比較回路と、前記比較回路より出力される一致信号と前記トリガ信号が入力される駆動回路と、前記帰還信号と前記トリガ信号が一致している場合は互いに相補的に導通／非道通となるよう前記駆動回路に制御され、前記帰還信号と前記トリガ信号が不一致である場合ともに非道通になるように前記駆動回路に制御され、前記第１及び前記第２制御信号を出力する第１スイッチと第２スイッチと、を有する請求項１乃至請求項５に記載の電子回路。
第１及び第２制御信号に応じて、電圧入力部から入力された電圧を昇圧して電圧出力端子から出力する昇圧回路を有する電子回路において、一定周波数であるクロック信号入力に基づいた制御信号を出力する制御回路と、前記昇圧回路の電圧入力部から電圧出力部の間に、入力部側にアノード端子を接続したN個の整流素子を直列に接続した整流素子群と、前記電圧入力部側から奇数番目の前記整流素子のカソード端子に、一方が接続され、他方に前記制御回路から出力される第１制御信号が入力される第１容量素子群と、前記電圧入力部側から偶数番目の前記整流素子のカソード端子に、一方が接続され、他方に前記制御回路から出力される第１制御信号と位相が反転している第２制御信号が入力される第2容量素子群とを有し、前記制御回路が、周期信号と、前記昇圧回路の電圧出力部の電圧に応じた信号が入力されたサンプリング回路と、前記サンプリング回路から出力される前記帰還信号と前記周期信号に基づく第１比較信号と、前記周期信号と前記サンプリング回路で生成されるトリガ信号に基づく第２比較信号とを比較する比較回路と、前記比較回路より出力される一致信号と前記トリガ信号が入力される駆動回路と、前記帰還信号と前記トリガ信号が一致している場合は互いに相補的に導通／非道通となるよう前記駆動回路を制御し、前記帰還信号と前記トリガ信号が不一致である場合ともに非道通になるように前記駆動回路に制御する、前記第１及び前記第２制御信号を出力する第１スイッチと第２スイッチと、を有する電子回路。
第１導電型の半導体基板、前記半導体基板上に形成された第１第２導電型領域と、前記第１第２導電型領域の下部に設けられた第２第２導電型領域と、前記第１第２導電型領域内に形成された第１第１導電型領域と、前記第１第２導電型領域の縁部に形成され、下端部にて第２第２導電型領域に接している第３第２導電型領域と、前記第１第１導電型領域と前記第３第２導電型領域の間の前記第１第２導電型領域内に形成された第2第１導電型領域と、前記第１第２導電型領域に一方の端子が接続され、前記第３第２導電型領域と第2第１導電型領域に他方の端子が接続された整流素子からなる請求項１乃至請求項７に記載の電子回路。
前記第1導電型がＰ型導電体であり、前記第２導電型がＮ型導電体である、前記第１第２導電型領域にアノード端子、前記第３第２導電型領域と第2第１導電型領域がカソード端子に接続された請求項８に記載の電子回路。
前記第1導電型がＮ型導電体であり、前記第２導電型がＰ型導電体である、前記第１第２導電型領域にカソード端子、前記第３第２導電型領域と第2第１導電型領域がアノード端子に接続された請求項８に記載の電子回路。
入力端子と出力端子と制御端子を有する第3スイッチと、請求項１乃至請求項１０に記載された電子回路の出力が入力部に接続され、前記第１スイッチの入力端子に印加される電圧よりも高い電圧で前記第3スイッチの制御端子を駆動するスイッチ駆動回路と、前記スイッチ駆動回路を制御するスイッチ駆動制御回路、とを、有する電子回路。
入力端子と出力端子と制御端子を有する第３スイッチと、前記第３スイッチの入力端子に印加される電圧よりも高い電圧で前記第３スイッチの制御端子を駆動するスイッチ駆動回路と、前記スイッチ駆動回路を制御するスイッチ駆動制御回路と、前記第３スイッチの制御端子に印加される信号と位相が逆の信号が入力される制御端子と、前記出力端子に接続される端子、基準電位が印加されている端子とを有する第４スイッチと、前記スイッチ駆動回路に接続した請求項１乃至請求項１０に記載された電子回路を有した電気機器。
入力端子と出力端子と制御端子を有する複数のスイッチを有するスイッチ群と、前記スイッチ群のスイッチの入力端子に印加される電圧よりも高い電圧で前記スイッチの制御端子を駆動するスイッチ駆動回路と、前記スイッチ駆動回路を制御するスイッチ駆動制御回路と、前記スイッチ駆動回路に接続した請求項１乃至請求項１０に記載された電子回路を有し、前記スイッチ群の導通／非導通により制御される電動機を制御するためのスイッチ制御回路を特徴とする電動機制御回路。