JP2002208290A - チャージポンプ回路およびこれを用いた不揮発性メモリの動作方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来の正負両電圧発生用チャージポンプ回路
は正・負電圧の双方の発生が可能ではあるが所望の高電
圧出力が得られないといった課題があった。 【解決手段】 外部電源と第１の内部ノード間に接続さ
れる第１の逆流防止回路と、第１の内部ノードに接続し
第１の出力電位を出力する第１の出力ノードと、接地電
位を受ける第２の電源ノードと第２の内部ノードとの間
に接続される第２の逆流防止回路と、第２の内部ノード
に接続し第２の出力電位を出力する第２の出力ノード
と、第１の内部ノードと第２の内部ノードとの間に接続
され、第１の内部ノードの電位よりも第２の内部ノード
の電位を高くする電圧発生回路とを備え、これは第１の
内部ノードから第２の内部ノードへ向けて電流を流すよ
うに設けられたダイオード素子と、第１、第２の内部ノ
ードには一方の電極が接続され、他方の電極にクロック
信号が与えられる容量とを含み、半導体基板上または内
部に形成して成るようにチャージポンプ回路を構成し
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体集積回路に
関し、特に、外部から供給される電源電位により正電圧
または負電圧を発生するチャージポンプ回路およびこれ
を用いた不揮発性メモリの動作方法に関するものであ
る。

【０００２】

【従来の技術】半導体集積回路に対して外部から供給さ
れる電源は、通常、単一電源または２電源であるが、フ
ラッシュメモリなどの複数の電源を必要とする電子デバ
イスは、内部において、所望の電圧を発生させる必要が
あり、この役割を務める回路が一般的にチャージポンプ
回路と呼ばれるものである。このチャージポンプ回路は
複数の容量、ドライバ、オシレータから成るもので、近
年、半導体集積回路の世代が進むにつれて、低消費電力
化を目指すために電源電圧を下げざるを得なくなってき
ている。そのため、低電圧からのチャージアップが必要
不可欠となり、容量・ドライバの段数が増える傾向にあ
る。しかしながら、メモリアレイ部は微細化が進むのに
対して、電源部（チャージポンプ等）での微細化は困難
であるのが現状である。

【０００３】図１６は例えば特開２０００−４９２９９
号公報に示される従来の正電圧発生用チャージポンプ回
路の構成を示す回路図であり、これは外部電源以上の正
電圧を発生させる回路である。図において、４１，４２
はインバータでありドライバ１０４を構成し、５１〜５
３はダイオード、６１〜６３は容量、７１は内部回路、
配線容量などによる負荷容量、１０１はＶｄｄ電位を供
給する外部電源、１０２はＧＮＤ電位を供給する接地、
１０５はオシレータ、１０８はＮＭＯＳトランジスタ
（ＮチャネルＭＯＳトランジスタ）、Ｎ１〜Ｎ４，Ｎ１
１，Ｎ１２はノードである。

【０００４】ここで、外部電源１０１とはユーザが半導
体集積回路を使用するために与える電源である。また、
ダイオード５１〜５３、容量６１〜６３、ドライバ１０
４は正電圧発生用チャージポンプ回路に必要な素子であ
り、オシレータ１０５は正電圧発生用チャージポンプ回
路を動作させるのに必要なパルス状の入力信号を発生さ
せる回路である。このオシレータ１０５から発生した入
力信号が、クロック信号Φとしてドライバ１０４を構成
するインバータ４１に入力し反転されクロック信号／Φ
となり、これがノードＮ１１で分岐して一方が容量６２
に作用し、他方が次のインバータ４２に入力して反転さ
れクロック信号Φに戻り、これがノードＮ１２を経て容
量６１，６３に作用する。

【０００５】また、外部電源１０１と接続するＮＭＯＳ
トランジスタ１０８は容量６１〜６３および負荷容量７
１に電荷を充電するとともに、正電圧に昇圧した電荷が
接地１０２へ流れ込むのを防止するトランジスタとして
働くものである。なお、負荷容量７１はフラッシュメモ
リなどの不揮発性メモリアレイのデコーダ、ウエル等か
らなり、チャージポンプ回路で充電する容量である。さ
らに、ＮＶｔｈはＮＭＯＳトランジスタ１０８のしきい
値を表し、一方、Ｖｔｈはダイオード５１〜５３の各々
のしきい値を表すものとする。

【０００６】次に動作について説明する。正電圧発生用
チャージポンプ回路の初期状態を図１７に示す。ここで
は、ＮＭＯＳトランジスタ１０８のゲートにＨレベル
（イネーブル信号）が入力され活性状態すなわちオン状
態になり、負荷容量７１にはＶｄｄ−（ＮＶｔｈ＋３Ｖ
ｔｈ）の電荷が充電される。そして、図１８に示すよう
に、チャージアップ状態では、上記の初期状態に対して
オシレータ１０５より発生した入力信号（ＩＮＰＵＴ）
をドライバ１０４に入力し、このドライバ１０４を構成
するインバータ４１，４２を介して発生する相補のクロ
ック信号Φ，／Φが容量６１〜６３に対して交互に与え
られ、ダイオードの特性に基づき各々がポンプアップす
る。これにより、出力ＰＯＵＴは最高３Ｖｄｄ−（ＮＶ
ｔｈ＋３Ｖｔｈ）の電圧まで昇圧が可能である。

【０００７】一方、図１９は従来の負電圧発生用チャー
ジポンプ回路の構成を示す回路図であり、外部電源１０
１以上の負電圧を発生させる回路である。図において、
１１３はＰＭＯＳトランジスタ（ＰチャネルＭＯＳトラ
ンジスタ）であり、他の構成は図１８と同様なので重複
説明を省略する。このＰＭＯＳトランジスタ１１３は、
容量６１〜６３および負荷容量７１に電荷を充電する一
方、負電圧に降圧した電荷が外部電源である接地１０２
へ流れるのを防止するためのトランジスタとして働く。
なお、ＰＶｔｈはＰＭＯＳトランジスタ１１３のしきい
値を表す。

【０００８】ここで、正電圧発生用と負電圧発生用のチ
ャージポンプ回路の両者間の違いは、容量６１〜６３，
７１に充電する電荷が反対となる点のみにあり、初期状
態からチャージアップ状態に至る動作内容は同様なので
その説明は省略する。この負電圧発生用チャージポンプ
回路では、出力ＮＯＵＴは、最高−３Ｖｄｄ＋（ＰＶｔ
ｈ＋３Ｖｔｈ）の電圧まで降圧が可能である。

【０００９】次に、図２０および図２１は例えば特開平
７−１７７７２９号公報に示される従来のチャージポン
プ回路の構成を示す回路図で、前者が正電圧出力状態、
後者が負電圧出力状態を示すものであり、１つのチャー
ジポンプ回路で正電圧と負電圧の双方を発生する際の問
題点を説明する。図において、６４は容量、１０９はＰ
ＭＯＳトランジスタである、他の構成は上記図１８，１
９の回路構成と同様である。上記の正電圧・負電圧のう
ちどちらか一方しか発生できないチャージポンプ回路と
の違いは、ノードＮ４にＰＭＯＳトランジスタ１０９を
介して接地１０２を接続するとともに、容量６４を負荷
容量７１の代わりに設け、これによりオシレータ１０５
から生成される入力信号をドライバ１０４を介してクロ
ック信号Φ，／Φとして受けるようにしてある点にあ
る。

【００１０】次に動作について説明する。正電圧を発生
するためには、図２０を参考に、ＮＭＯＳトランジスタ
１０８のゲートにＨレベルを入力し、ＰＭＯＳトランジ
スタ１０９のゲートにＨレベルを入力することで、ＮＭ
ＯＳトランジスタ１０８はオン状態となる一方、ＰＭＯ
Ｓトランジスタ１０９はオフ状態となる。これにより、
このチャージポンプ回路は、図１６に示した回路構成と
同等になるので、ドライバ１０４を構成するインバータ
４１，４２を介して相補のクロック信号Φ，／Φ（Ｖｄ
ｄ電位）が容量６１〜６４に入力されることで、ノード
Ｎ１〜Ｎ４の電位はパルス状のクロック信号Φ，／Φと
同期して上下し、ダイオード５１〜５３の特性と相まっ
て容量６１〜６４はポンプアップし正電圧出力ＰＯＵＴ
が与えられる。

【００１１】一方、負電圧を発生するためには、図２１
を参考に、ＮＭＯＳトランジスタ１０８のゲートにＬレ
ベルを入力し、ＰＭＯＳトランジスタ１０９のゲートに
Ｌレベルを入力することで、ＮＭＯＳトランジスタ１０
８はオフ状態となる一方、ＰＭＯＳトランジスタ１０９
はオン状態となる。これにより、このチャージポンプ回
路は、図１９に示した回路構成と同等になるので、同様
にして、容量６１〜６４はポンプアップし負電圧出力Ｎ
ＯＵＴが与えられる。

【００１２】

【発明が解決しようとする課題】従来のチャージポンプ
回路は以上のように回路構成されているので、以下の問
題点があった。図２０の正電圧発生時には、上記のよう
に、ＮＭＯＳトランジスタ１０８がＶｄｄ−Ｖｔｈ電位
を充電するためにオン状態、ＰＭＯＳトランジスタ１０
９は接地１０２に電荷が放電しないようにオフ状態（Ｖ
ｄｄ電位）にするものであるが、正電圧出力ＰＯＵＴは
Ｖｄｄ以上の電位になるため、ＰＭＯＳトランジスタ１
０９から接地１０２に放電してしまい、そのため電位が
上がらず所望の正の高電圧出力は得られない。

【００１３】また、図２１の負電圧発生時にも、ＰＭＯ
Ｓトランジスタ１０９がＧＮＤ＋Ｖｔｈ電位を充電する
ためにオン状態、ＮＭＯＳトランジスタ１０８は電源１
０１から電荷が充電されないようにオフ状態（ＧＮＤ電
位）にするものであるが、負電圧出力ＮＯＵＴはＧＮＤ
以下の電位になるため、ＮＭＯＳトランジスタ１０８か
ら電源１０１よりＶｄｄ電位が充電されてしまい、その
ため電位が下がらず負の高電圧出力も得られない。

【００１４】このように、従来の正負両電圧発生用チャ
ージポンプ回路は正電圧および負電圧の両電源の発生が
可能ではあるが、所望の高電圧出力が得られないといっ
た課題があった。

【００１５】また、チャージポンプ回路を用いてフラッ
シュメモリなどの不揮発性メモリを動作する場合には、
そのフローティングゲートとウエルに相反する高電圧を
印加し電子の注入、引き抜きを行う必要があるが、正電
圧と負電圧の双方を発生するチャージポンプ回路を用い
た不揮発性メモリの動作方法においては、正電圧発生用
と負電圧発生用とで独立したチャージポンプ回路を使用
する場合と異なり、ワード線およびウエルに対して同時
に正電圧と負電圧を印加できないといった課題があっ
た。

【００１６】この発明は上記のような課題を解決するた
めになされたもので、正電圧および負電圧の双方の電源
発生を所望の高電圧で安定して実現するチャージポンプ
回路およびそれを用いた不揮発性メモリの動作方法を得
ることを目的とする。

【００１７】

【課題を解決するための手段】この発明に係るチャージ
ポンプ回路は、第１の電源電位を受ける第１の電源ノー
ドと第１の内部ノードとの間に接続される第１の逆流防
止手段と、第１の内部ノードに接続し第１の出力電位を
出力する第１の出力ノードと、第１の電源電位よりも低
い第２の電源電位を受ける第２の電源ノードと第２の内
部ノードとの間に接続される第２の逆流防止手段と、第
２の内部ノードに接続し第２の出力電位を出力する第２
の出力ノードと、第１の内部ノードと第２の内部ノード
との間に接続され、第１の内部ノードの電位よりも第２
の内部ノードの電位を高くする電圧発生手段とを備え、
電圧発生手段は、第１の内部ノードから第２の内部ノー
ドへ向けて電流を流すように設けられたダイオード素子
と、第１、第２の内部ノードには一方の電極が接続さ
れ、他方の電極にクロック信号が与えられる容量とを含
み、半導体基板上またはその内部に形成して成るもので
ある。

【００１８】この発明に係るチャージポンプ回路は、ダ
イオード素子は複数個が直列接続して成り、これらのダ
イオード素子同士を接続する接続ノードには一方の電極
が接続され、他方の電極にクロック信号が与えられる容
量とを備えたものである。

【００１９】この発明に係るチャージポンプ回路は、第
１の逆流防止手段は第１の電源電位側からダイオード素
子およびＰチャネルＭＯＳトランジスタが直列接続し、
かつ、第２の逆流防止手段は第２の電源電位側からダイ
オード素子およびＮチャネルＭＯＳトランジスタが直列
接続して成るものである。

【００２０】この発明に係るチャージポンプ回路は、第
１の逆流防止手段のダイオード素子およびＰチャネルＭ
ＯＳトランジスタの間には第１の切り替え回路が接続
し、かつ、第２の逆流防止手段のダイオード素子および
ＮチャネルＭＯＳトランジスタの間には第２の切り替え
回路が接続して成るものである。

【００２１】この発明に係るチャージポンプ回路は、第
１の逆流防止手段の出力と第１の内部ノードとの間に第
１のスイッチ手段を設けるとともに、当該出力と接続ノ
ードとの間にも第２のスイッチ手段を設け、さらに第１
の内部ノードに接続する容量の他の電極には第３のスイ
ッチ手段を設けて成るものである。

【００２２】この発明に係るチャージポンプ回路は、ダ
イオード素子はポリダイオードから成るものである。

【００２３】この発明に係るチャージポンプ回路は、ダ
イオード素子はウエルダイオードから成るものである。

【００２４】この発明に係るチャージポンプ回路は、ウ
エルダイオードはＰ型半導体基板に形成されたボトムＮ
ウエルと、このボトムＮウエル内に形成されたＰウエル
と、このＰウエル内に形成されたＮウエルと、ソース側
を接地に接続するとともに、ドレイン側をボトムＮウエ
ルに接続するＮチャネルＭＯＳトランジスタとを備える
ものである。

【００２５】この発明に係る不揮発性メモリの動作方法
は、第１の電源電位を受ける第１の電源ノードと第１の
内部ノードとの間に接続される第１の逆流防止手段と、
第１の内部ノードに接続し第１の出力電位を出力する第
１の出力ノードと、第１の電源電位よりも低い第２の電
源電位を受ける第２の電源ノードと第２の内部ノードと
の間に接続される第２の逆流防止手段と、第２の内部ノ
ードに接続し第２の出力電位を出力する第２の出力ノー
ドと、第１の内部ノードと第２の内部ノードとの間に接
続され、第１の内部ノードの電位よりも第２の内部ノー
ドの電位を高くする電圧発生手段とを備え、電圧発生手
段は、第１の内部ノードから第２の内部ノードへ向けて
電流を流すように設けられたダイオード素子と、第１、
第２の内部ノードには一方の電極が接続され、他方の電
極にクロック信号が与えられる容量とを含み、半導体基
板上またはその内部に形成して成るチャージアップ回路
を有し、これを用いた不揮発性メモリは基板内部に形成
されたウエル上に絶縁膜を介して記憶動作および消去動
作をするためのワード線と接続するコントロールゲート
と、記憶素子としてのフローティングゲートとを有し、
ワード線およびウエルに対してチャージポンプ回路より
供給される正電圧および負電圧を一定期間交互に印加す
るものである。

【００２６】この発明に係る不揮発性メモリの動作方法
は、動作安定後はワード線とウエル間に所定の電位を維
持するための最小限の電荷を供給するものである。

【００２７】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるチ
ャージポンプ回路の構成を示す回路図であり、図におい
て、４１，４２はインバータでありドライバ１０４を構
成し、５１〜５３，１１７，１１８はダイオード、６１
〜６４は容量、１０１はＶｄｄ電位（第１の電源電位）
を供給する外部電源、１０２はＧＮＤ電位（第２の電源
電位）を供給する接地、１０５はオシレータ、１１５は
ＰＭＯＳトランジスタ（ＰチャネルＭＯＳトランジス
タ）、１１６はＮＭＯＳトランジスタ（Ｎチャネルトラ
ンジスタ）、Ｎ１〜Ｎ４，Ｎ１１〜Ｎ１３はノードであ
る。なお、ダイオード５１〜５３は直列接続し電圧発生
回路（電圧発生手段）を構成し、ノードＮ１とノードＮ
４はそれぞれ第１および第２の内部ノードとして電圧発
生回路の負電圧出力ＮＯＵＴと正電圧出力ＰＯＵＴとを
接続している。

【００２８】ここで、外部電源１０１はユーザが半導体
集積回路を使用するために与える電源である。また、ダ
イオード５１〜５３、容量６１〜６４、ドライバ１０４
はチャージポンプ回路に必要な素子であり、オシレータ
１０５は、チャージポンプ回路を動作させるのに必要な
パルス状の入力信号を発生させる回路である。このオシ
レータ１０５から発生したパルス状の入力信号が、クロ
ック信号Φとしてドライバ１０４を構成するインバータ
４１に入力して反転されクロック信号／Φとなり、これ
がノードＮ１１で分岐し一方が容量６２に作用するとと
もに、他方が次のインバータ４２に入力して反転されク
ロック信号Φに戻り、これがノードＮ１２を経て容量６
１，６３に作用する。

【００２９】この実施の形態１の回路構成では、Ｖｄｄ
電位の供給側でダイオード１１７とＰＭＯＳトランジス
タ１１５が直列接続し第１の逆流防止回路を構成し、同
様に接地電位ＧＮＤの供給側でダイオード１１８とＮＭ
ＯＳトランジスタ１１６が直列接続し第２の逆流防止回
路を構成する点に特徴がある。なお、ＤＶｔｈはダイオ
ード１１７，１１８のしきい値を表す。

【００３０】次に動作について説明する。正電圧発生時
には、図２を参考に、ＰＭＯＳトランジスタ１１５のゲ
ートにＬレベルを入力し、ＮＭＯＳトランジスタ１１６
のゲートにＬレベルを入力することで、ＰＭＯＳトラン
ジスタ１１５はオン状態になる一方、ＮＭＯＳトランジ
スタ１１６はオフ状態になる。これにより、このチャー
ジポンプ回路は、図１６の正電圧発生用チャージポンプ
回路と同様になるので、ドライバ１０４を構成するイン
バータ４１，４２を介して相補のクロック信号Φ，／Φ
（Ｖｄｄレベル）が容量６１〜６４に入力されること
で、ノードＮ１〜Ｎ４の電位はパルス状のクロック信号
Φ，／Φと同期して上下しダイオード５１〜５３の特性
と相まって容量６１〜６４はポンプアップすることによ
り、所望の高電圧で正電圧出力ＰＯＵＴがノードＮ４を
介して与えられる。

【００３１】例えば、ノードＮ１，Ｎ３の電位が上昇し
たとき、隣接するノードＮ２，Ｎ４の電位は下がろうと
するが、ダイオード５１〜５３の働きにより、ノードＮ
１→ノードＮ２、ノードＮ３→ノードＮ４の部分に電流
が流れ、ノードＮ２，Ｎ４の電位は大きく下がらない。

【００３２】なお、従来は、正電圧出力ＰＯＵＴの出力
電圧がＶｄｄ電位以上の電位になった状態で接地１０２
に放電し電位が上がらなかったが、この実施の形態１で
は、第２の逆流防止回路に含まれるＮＭＯＳトランジス
タ１１６のドレインがノードＮ４と接続し、そのゲート
にＬレベルすなわちＧＮＤ電位が与えられオフ状態にお
かれるので放電を防止することができる。

【００３３】一方、負電圧発生時には、図３を参考に、
ＰＭＯＳトランジスタ１１５のゲートにＨレベルを入力
し、ＮＭＯＳトランジスタ１１６のゲートにＨレベルを
入力することで、ＰＭＯＳトランジスタ１１５はオフ状
態となる一方、ＮＭＯＳトランジスタ１１６はオン状態
となる。これにより、このチャージポンプ回路は、図１
７の負電圧発生用チャージポンプ回路と同様になるの
で、ノードＮ１〜Ｎ４の電位は相補のクロック信号Φ，
／Φと同期して上下し、ダイオード５１〜５３の特性と
相まって容量６１〜６４はポンプアップすることによ
り、所望の高電圧で負電圧出力ＮＯＵＴがノードＮ１を
介して与えられる。

【００３４】なお、従来は、負電圧出力ＮＯＵＴの出力
電圧がＧＮＤ電位以下の電位になった状態で外部電源１
０１に放電してしまい電位が下がらなかったが、この実
施の形態１では、第１の逆流防止回路に含まれるＰＭＯ
Ｓトランジスタ１１５のドレインがノードＮ１と接続
し、そのゲートにＨレベルすなわちＶｄｄ電位が与えら
れオフ状態におかれるので放電を防止することができ
る。

【００３５】以上のように、この実施の形態１によれ
ば、１つのチャージポンプ回路にて正電圧・負電圧の双
方を発生する回路構成において、外部電源１０１側に第
１の逆流防止回路を設けるとともに、接地１０２側に第
２の逆流防止回路を設けるように構成したので、外部電
源１０１から充電されたり、接地１０２に放電したりす
る電荷の逆流現象が防止でき、正電圧出力および負電圧
出力のいずれの方向に対しても所望の高電圧出力が実現
できるという効果が得られる。なお、上記では電圧発生
回路としてダイオード５１〜５３が直列接続した構成を
示したが、ダイオード５２，５３を省略したチャージポ
ンプ回路構成でも正・負両方向の高電圧出力は得ること
ができる。

【００３６】実施の形態２．図４はこの発明の実施の形
態２で考慮すべき点を説明するための回路図であり、図
１〜図３に示した上記実施の形態１によるチャージポン
プ回路を用いている。また、図５および図６はそれぞれ
外部電源１０１側の第１の逆流防止回路の概略断面図
と、接地１０２側の第２の逆流防止回路の概略断面図で
ある。

【００３７】図において、２１はＮウエル、３１はＰウ
エル、２３，３３はゲート、２２ａ，２２ｂはＰ＋拡散
層、３２ａ，３２ｂはＮ＋拡散層であり、その他の構成
は上記実施の形態１と同様なのでその重複説明を省略す
る。なお、説明のため、以下、ダイオード１１７，１１
８のしきい値はＤＶｔｈで表し、Ｐ＋拡散層とＮウエル
間およびＮ＋拡散層とＰウエル間のＰ−Ｎ接合のしきい
値をＶｔｈで表す。

【００３８】この実施の形態２では、動作時に第１、第
２の逆流防止回路を構成する各トランジスタの拡散−ウ
エル間の接合部に高い電圧が加わり破壊する可能性があ
るのでこれを考慮した。

【００３９】すなわち、負電圧発生時には、図５に示す
ように、負電圧出力につながるＰ＋拡散層２２ａとＮウ
エル２１間に「負電圧出力ＮＯＵＴ＋（Ｖｄｄ−（ＤＶ
ｔｈ＋Ｖｔｈ））」の電圧が加わり、一方、正電圧発生
時には、図６に示すように、正電圧出力につながるＮ＋
拡散３２ａとＰウエル３１間に「正電圧出力ＰＯＵＴ−
（ＤＶｔｈ＋Ｖｔｈ）」の電圧が加わる。したがって、
正・負いずれの電圧にせよ高電圧を発生する場合には接
合耐圧を越えてリーク電流が発生してしまい、期待する
電位が発生できなくなる可能性がある。

【００４０】この点に鑑み、この実施の形態２では、第
１、第２の逆流防止回路においてそれぞれに第１、第２
の切り替え回路を設けてリーク電流を制御しようとする
ものである。図７はこの発明の実施の形態２によるチャ
ージポンプ回路の構成を示す回路図であり、図におい
て、４３，４４はそれぞれ制御信号ＣＳ１，ＣＳ２が入
力するインバータ、２０１，２０２はそれぞれ第１、第
２の切り替え回路、ＱＰ１〜ＱＰ４はＰＭＯＳトランジ
スタ、ＱＮ１〜ＱＮ４はＮＭＯＳトランジスタ、ＮＡ，
ＮＢはノードであり、その他の構成は上記実施の形態１
と同様なのでその重複説明は省略する。

【００４１】次に図７を参考に動作について説明する。
負電圧発生時には第１の逆流防止回路が作動するが、こ
れに含まれるＰＭＯＳトランジスタ１１５のソース側
（ノードＮＡ）をＧＮＤすなわち接地電位にすることに
より、負電圧出力ＮＯＵＴにつながるＰ＋拡散層２２ａ
とＮウエル２１間を「負電圧出力ＮＯＵＴ−Ｖｔｈ」の
電圧とし接合部に加わる電圧を下げようとするものであ
る。すなわち、制御信号ＣＳ１がインバータ４３を介し
て第１の切り替え回路２０１に入力し、ＱＰ１とＱＮ１
のゲートにＨレベルが入力すると、ＱＰ１はオフ、ＱＮ
１はオンになりＧＮＤが接地１０２より供給され、ノー
ドＮＡは接地電位に保持される。この際、ＱＰ２とＱＮ
２のゲートにはＧＮＤすなわちＬレベルが入力するので
ＱＰ２はオン、ＱＮ２はオフとなり、ダイオード１１７
を介してＱＰ１とＱＮ１のゲートにＶｄｄ電位、すなわ
ち制御信号ＣＳ１と同じＨレベルが与えられる。

【００４２】一方、正電圧発生時には第２の逆流防止回
路が作動するが、これに含まれるＮＭＯＳトランジスタ
１１６のソース側（ノードＮＢ）をＶｄｄ電位にするこ
とにより、正電圧出力ＰＯＵＴにつながるＮ＋拡散層３
２ａとＰウエル３１間を「正電圧出力ＰＯＵＴ−（Ｖｄ
ｄ−Ｖｔｈ）」の電圧とし接合部に加わる電圧を下げよ
うとするものである。すなわち、制御信号ＣＳ２がイン
バータ４４を介して第２の切り替え回路２０２に入力
し、ＱＰ４とＱＮ４のゲートにＬレベルが入力すると、
ＱＰ４はオン、ＱＮ４はオフになりＶｄｄ電位が外部電
源１０１より供給され、ノードＮＢはＶｄｄ電位に保持
される。この際、ＱＰ３とＱＮ３のゲートにはＶｄｄす
なわちＨレベルが入力するのでＱＰ３はオフ、ＱＮ３は
オンとなり、ダイオード１１８を介してＱＰ４とＱＮ４
のゲートに接地電位、すなわち制御信号ＣＳ２と同じＬ
レベルが与えられる。

【００４３】以上のように、この実施の形態２によれ
ば、上記実施の形態１によるチャージポンプ回路の回路
構成において、第１、第２の切り替え回路をそれぞれ第
１、第２の逆流防止回路に設けて構成するので、正電圧
・負電圧の双方において耐圧を確保し、より高電圧を安
定して発生できる効果が得られる。

【００４４】実施の形態３．図８はこの発明の実施の形
態３で考慮すべき点を説明するための回路図であり、図
９は実施の形態３によるチャージポンプ回路の構成を示
す回路図である。図において、Ｑ０は１回当たりの供給
電荷量（数ｐＦ）、Ｑ１は負荷容量分の電荷量（数ｐ
Ｆ）、ΔＱは余剰分の電荷量、ＳＷ１，ＳＷ２，ＳＷ３
はスイッチ（第１〜第３のスイッチ手段）、Ｎ２１はノ
ード、１２５は最小単位であり、その他の構成は上記実
施の形態１と同様なので重複説明は省略する。

【００４５】一般に、チャージポンプ回路は容量とダイ
オードが最小単位１２５となり、これを直列に複数個接
続することにより高電位を発生する。この接続する個数
が多いほど高い電圧を発生することができ供給電流も大
きくなる。しかし、正電圧と負電圧とでは、必要な電圧
が異なる場合があり、また、必要な電圧が複数ある場合
もある。

【００４６】さらに、考慮すべき点として、ワード線、
ウエルなどによる負荷容量より１回当たりの供給電荷量
が多い場合、必要以上の電荷が供給され電位が期待より
高くなり、期待すべき出力特性が得られない可能性が生
じることがある。これを図８を参考に説明すると、１回
当たりの供給電荷量Ｑ０が負荷容量に供給され、負荷容
量分の電荷量Ｑ１に加えて余剰分ΔＱが生ずると、必要
以上の電荷が当該負荷容量に供給され電位が期待より高
くなってしまう。

【００４７】そこで、この実施の形態３では、負荷容量
に応じてチャージポンプ回路の段数を変えられるように
した。これを図９を参考に説明すると、ダイオード５１
〜５３が３個直列接続した３段のチャージポンプ回路を
示しているが、負荷容量が小さく２段の直列接続で十分
に所望の特性が得られると仮定する。例えば、スイッチ
ＳＷ１，ＳＷ２をオフ、スイッチＳＷ３をオンにする
と、初段の容量６１を充電するための経路（ノードＮ１
２からノードＮ１）と、容量６１をチャージアップする
経路（ノードＮ２１からノードＮ１）とを切り離すこと
で初段の容量を飛び越え、次段の容量６２に電荷を充電
することができ、これにより次段以降の容量６２，６３
でチャージアップを行うことにより期待する出力特性が
得られるものである。

【００４８】以上のように、この実施の形態３によれ
ば、正・負両電圧発生用のチャージポンプ回路におい
て、例えば、負電圧発生時は直列接続したダイオード５
１〜５３が３段必要であるが、正電圧発生時はダイオー
ド５２，５３の２段しか必要が無いような場合には、ス
イッチＳＷ１〜ＳＷ３の切り替え操作により、正の電荷
供給用のＰＭＯＳトランジスタ１１５の接続をオンした
スイッチＳＷ３を介して２段目のダイオード５２に移動
し、不必要なキャパシタすなわち容量のドライバ１０４
による昇圧を停止することで、負荷容量によりチャージ
ポンプの段数を変えることができ、これにより消費電力
を最小限にすることができる効果が得られる。

【００４９】実施の形態４．図１０はこの発明の実施の
形態４で考慮すべき点を説明するための回路図であり、
図１０（ａ）は直列接続したダイオード素子としてポリ
ダイオードを用い、ドライバにＶＤＣを接続して構成す
る回路図を示し、図１０（ｂ）はポリダイオードの概略
断面図を示す。図において、８１〜８３はポリダイオー
ド、１０６は降圧電源供給用のＶＤＣであり、他の構成
は上記実施の形態１と同様である。

【００５０】このようなポリダイオード８１〜６３を使
用した場合には、ＰＮ接合耐圧が４．８Ｖしかないた
め、チャージポンプ回路のドライバ１０４の電源をＶＤ
Ｃ１０６を用いて、外部電源を降圧し耐圧を持たせるよ
うにしている。よって、このＶＤＣ１０６を付加して使
用するため消費電力の増大が懸念される。

【００５１】この点に鑑み、この実施の形態４ではポリ
ダイオード８１〜８３の代わりにトリプルウエルのウエ
ルダイオードを同様に３段に直列接続して用いるように
した。図１１はこの発明の実施の形態５に用いられるウ
エルダイオードの一例を示す概略断面図であり、図にお
いて、１００１はＰ型の半導体基板、１００２はボトム
Ｎウエル、１００３はＰウエル、１００４はＮウエル、
１００５はＮＭＯＳトランジスタである。この図１１の
回路構成では、例えば、ポリダイオード８１の箇所に代
用するウエルダイオードを設け、次段の容量として容量
６１を接続し、前段の容量として容量６２を接続する。
なお、他のポリダイオード８２，８３にウエルダイオー
ドを設ける場合も同様である。

【００５２】このウエルダイオードの作成方法は、通常
のＰ型の半導体基板１００１にボロン（Ｂ）などのイオ
ン注入によりボトムＮウエル１００２を形成し、この領
域中にＰウエル１００２を砒素（Ａｓ）、燐（Ｐ）など
をイオン注入し、さらにこの領域内にボロン（Ｂ）など
のイオン注入によりＮウエル１００４を形成した上で、
ボトムＮウエル１００２にＮＭＯＳトランジスタ１００
５のドレインを接続し、接地１０２より接地電位を供給
できるようにしてある。

【００５３】次に動作について説明する。正電圧発生時
には、ＮＭＯＳトランジスタ１００５のゲートにＬレベ
ルを与えて、ボトムＮウエル１００２をオープンにし、
一方、負電圧発生時には、ＮＭＯＳトランジスタ１００
５のゲートにＨレベルを与えて、ボトムＮウエル１００
２を接地電位に固定する。

【００５４】以上のように、この実施の形態４によれ
ば、正・負両電圧発生用のチャージポンプ回路におい
て、直列接続されるポリダイオード８１〜８３をトリプ
ルウエルのウエルダイオードにて代用して構成すれば、
降圧電圧供給用のＶＤＣを使用せずに済み、その分消費
電力が節約できるという効果が得られる。

【００５５】実施の形態５．図１２はこの発明の実施の
形態５に用いられるフラッシュメモリを示す概略断面図
であり、図１３はこのフラッシュメモリの従来の動作方
法の説明図である。図において、３１はＰ型の半導体基
板、３２ａ，３２ｂはＮ＋ウエル、３４はフローティン
グゲート、３５はコントロールゲートである。

【００５６】動作については、通常、フローティングゲ
ート３４に電子が有る状態と、無い状態とで、それぞれ
データ「１」、「０」を記憶するものであり、以上の動
作をＦＮ（ファウラーノルドハイム）トンネル減少を利
用した効果に基づき、コントロールゲート３５と接続す
るワード線と、基板３１に接続するウエルに対して相反
する高電圧を印加し電子の注入、引き抜きを行うもので
ある。ここで、説明のため、ワード線に負の高電圧、ウ
エルに正の高電圧を印加し、フローティングゲート３４
内の電子をウエルに引き抜く場合について、図１３を参
考に考える。従来は、正電圧発生用と負電圧発生用のチ
ャージポンプ回路を専用に与えるため、正電圧発生期間
ＰＴとして正電圧ＶＰをウエルに供給すると同時に、負
電圧発生期間ＮＴとして負電圧ＶＮをコントロールゲー
ト３５に供給するようにしていた。

【００５７】しかしながら、この発明の実施の形態５に
よるフラッシュメモリの動作方法においては、正・負両
電圧を１つのチャージポンプ回路で発生するので、正電
圧ＶＰと負電圧ＶＮの供給タイミングを調整する必要が
ある。

【００５８】そこで、その動作について、図１４（ａ）
及び図１４（ｂ）を参考に説明すると、オフリークを考
慮しながら、ポンピングの初期には、例えば、負電圧発
生期間ＮＴとして一定時間ｔ１に先行して負電圧ＶＮを
ワード線に接続するコントロールゲート３５に供給して
おき、その経過後に、今度は正電圧発生期間ＰＴとして
一定時間ｔ２に正電ＶＰをウエルに供給するようにし
て、ウエルとコントロールゲート３５に交互に繰り返し
電圧を発生させ、フローティングゲート３５とウエル間
に電界を加え電子をウエルに引き抜くものである。

【００５９】なお、図１５に示されるように、立ち上げ
時には、上記実施の形態１〜４で述べた正・負両電圧発
生用の１つのチャージポンプ回路を用い交互に繰り返し
電圧を発生させ、フローティングゲート３５とウエル間
に電界を加え、立ち上げ後には、必要最小限のポンプで
電界を維持し電子をウエルに引き抜くようにすれば、回
路全体の消費電力の節約につながるものである。

【００６０】以上のように、この発明の実施の形態５に
よれば、ＦＮ効果に基づき消去・書き込み動作を行うフ
ラッシュメモリなどの不揮発性メモリにおいて、オフリ
ークを考慮して、ワード線とウエルに交互に電荷を供給
しながら、消去・書き込み動作を行うように構成したの
で、正・負両電圧発生可能な１つのチャージポンプ回路
にて不揮発性メモリを動作することができ、回路全体を
小面積にできる効果が得られる。さらに、昇降圧が安定
した後は、小さなチャージポンプで電位を維持すること
ができるので回路全体の消費電力を節約する効果が得ら
れる。

【００６１】

【発明の効果】以上のように、この発明によれば、第１
の電源電位を受ける第１の電源ノードと第１の内部ノー
ドとの間に接続される第１の逆流防止手段と、第１の電
源電位よりも低い第２の電源電位を受ける第２の電源ノ
ードと第２の内部ノードとの間に接続される第２の逆流
防止手段とを設けて、電圧発生手段は、第１の内部ノー
ドから第２の内部ノードへ向けて電流を流すように設け
られたダイオード素子と、第１、第２の内部ノードには
一方の電極が接続され、他方の電極にクロック信号が与
えられる容量とを含み構成するようにしたので、第１お
よび第２の逆流防止手段が、第１の電源電位や第２の電
源電位に電荷が逆流してしまう現象を防止してくれるの
で、正電圧出力、負電圧出力のいずれの方向に対しても
所望の高電圧出力が得られる効果がある。

【００６２】この発明によれば、直列接続して成る複数
個のダイオード素子同士を接続する接続ノードには一方
の電極が接続され、他方の電極にクロック信号が与えら
れる容量とを備えるように構成したので、ダイオード素
子を多段に設けて接続ノードに対応する容量を設けれ
ば、第１および第２の逆流防止手段が第１の電源電位や
第２の電源電位への電荷の逆流現象を防止し、正電圧出
力、負電圧出力のいずれの方向に対しても一層の高電圧
出力が得られる効果がある。

【００６３】この発明によれば、第１の逆流防止手段は
第１の電源電位側からダイオード素子およびＰチャネル
ＭＯＳトランジスタが直列接続し、かつ、第２の逆流防
止手段は第２の電源電位側からダイオード素子およびＮ
チャネルＭＯＳトランジスタが直列接続して成るように
構成したので、第１、第２の逆流防止手段を構成するト
ランジスタとダイオード素子の特性により、第１の電源
電位や第２の電源電位への逆流現象を防止する効果があ
る。

【００６４】この発明によれば、第１の逆流防止手段の
ダイオード素子およびＰチャネルＭＯＳトランジスタの
間には第１の切り替え回路が接続し、かつ、第２の逆流
防止手段のダイオード素子およびＮチャネルＭＯＳトラ
ンジスタの間には第２の切り替え回路が接続して成るよ
うに構成したので、負電圧発生時には、第１の切り替え
回路を作動させてＰチャネルＭＯＳトランジスタのソー
ス側を第１の電源電位に設定し、一方、正電圧発生時に
は、第２の切り替え回路を作動させてＮチャネルＭＯＳ
トランジスタのソース側を第２の電源電位に設定するこ
とができ、これにより、正電圧・負電圧の双方におい
て、耐圧を確保し高電圧を安定して発生できる効果が得
られる。

【００６５】この発明によれば、第１の逆流防止手段の
出力と第１の内部ノードとの間に第１のスイッチ手段を
設けるとともに、当該出力と接続ノードとの間にも第２
のスイッチ手段を設け、さらに第１の内部ノードに接続
する容量の他の電極には第３のスイッチ手段を設けて成
るように構成したので、第１〜第３のスイッチ手段の接
続操作により第１の逆流防止手段の接続ノードへの接続
を選択することができ、これにより正・負電圧出力の双
方においてチャージポンプの段数を変えることができ、
所望の出力が得られるように最適化できる効果がある。

【００６６】この発明によれば、ダイオード素子はポリ
ダイオードから成るように構成したので、降圧電源供給
回路を用いてポリダイオードの耐圧を持たせることによ
り、正電圧・負電圧の双方において高電圧を発生できる
効果が得られる。

【００６７】この発明によれば、ダイオード素子はトリ
プルウエルのウエルダイオードから成るように構成した
ので、降圧せずに直接第１および第２の電源電位を用い
て駆動することができ、降圧電源供給回路の付加による
消費電力の増大を招くことなく、正電圧・負電圧の双方
において高電圧を発生できる効果が得られる。

【００６８】この発明によれば、ウエルダイオードはＰ
型半導体基板に形成されたボトムＮウエルと、このボト
ムＮウエル内に形成されたＰウエルと、このＰウエル内
に形成されたＮウエルと、ソース側を接地に接続すると
ともに、ドレイン側をボトムＮウエルに接続するＮチャ
ネルＭＯＳトランジスタとを備えるように構成したの
で、このＮチャネルＭＯＳトランジスタのゲートをオ
ン、オフすることにより、ボトムＮウエルの電位をオー
プンにしたり、接地電位にすることができ、これにより
上記と同様に、降圧電源供給回路の付加による消費電力
の増大を招くことなく、正電圧・負電圧の双方において
高電圧を発生できる効果が得られる。

【００６９】この発明に係る不揮発性メモリの動作方法
は、上述のチャージアップ回路を用いて、基板内部に形
成されたウエル上に絶縁膜を介して記憶動作および消去
動作をするためのワード線と接続するコントロールゲー
トと、記憶素子としてのフローティングゲートとを有
し、チャージポンプ回路より供給される正電圧および負
電圧を一定期間交互に繰り返し発生させ、これを制御し
つつワード線およびウエルに対して印加し、例えば、ワ
ード線およびウエルに対しては、まずワード線に対して
所定時間にわたり負電圧を印加し、次にウエルに正電圧
を印加するように構成したので、オフリークを考慮しつ
つ１つのチャージポンプで不揮発性メモリの消去、書き
込みを行うことができる効果がある。

【００７０】この発明によれば、不揮発性メモリの動作
方法は、動作安定後はワード線とウエル間に所定の電位
を維持するための最小限の電荷を供給するように構成し
たので、昇降圧後は小ポンプで電位を維持でき消費電力
を節約する効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるチャージポン
プ回路の構成を示す回路図である。

【図２】 この発明の実施の形態１によるチャージポン
プ回路の正電圧発生状態を示す説明図である。

【図３】 この発明の実施の形態１によるチャージポン
プ回路の負電圧発生状態を示す説明図である。

【図４】 この発明の実施の形態２において考慮すべき
点を示す説明図である。

【図５】 図４の第１の逆流防止回路における負電圧発
生状態を説明する概略断面図である。

【図６】 図４の第２の逆流防止回路における正電圧発
生状態を説明する概略断面図である。

【図７】 この発明の実施の形態２によるチャージポン
プ回路の構成を示す回路図である。

【図８】 この発明の実施の形態３において考慮すべき
点を示す説明図である。

【図９】 この発明の実施の形態３によるチャージポン
プ回路の構成を示す回路図である。

【図１０】 この発明の実施の形態４において考慮すべ
き点を示す説明図である。

【図１１】 この発明の実施の形態４に用いられるウエ
ルダイオードの一例を示す断面概略図である。

【図１２】 通常のフラッシュメモリのメモリセルにお
ける動作説明するための断面概略図である。

【図１３】 従来のフラッシュメモリの動作方法の説明
図である。

【図１４】 この発明の実施の形態５によるフラッシュ
メモリの動作説明図である。

【図１５】 この発明の実施の形態５によるフラッシュ
メモリの立ち上げ後の動作説明図である。

【図１６】 従来の正電圧発生チャージポンプ回路の構
成を示す回路図である。

【図１７】 図１６の回路の初期状態を説明する図であ
る。

【図１８】 図１６の回路のチャージアップ状態を説明
する図である。

【図１９】 従来の負電圧発生チャージポンプ回路の構
成を示す回路図である。

【図２０】 従来の正・負両電圧発生用チャージポンプ
回路の正電圧出力状態を説明する図である。

【図２１】 従来の正・負両電圧発生用チャージポンプ
回路の負電圧出力状態を説明する図である。

【符号の説明】

２１ Ｎウエル、２２ａ，２２ｂ Ｐ＋拡散層、２３，
３３ ゲート、３１Ｐウエル、３２ａ，３２ｂ Ｎ＋拡
散層、４１，４２ インバータ、５１〜５３，８１〜８
３（電圧発生手段），１１８ ダイオード、６１〜６３
容量、１０１ 外部電源（第１の電源電位）、１０２
接地（第２の電源電位）、１０４ドライバ、１０５
オシレータ、１２０ 正電圧出力、１１５ ＰＭＯＳト
ランジスタ（第１の逆流防止手段）、１１６ ＮＭＯＳ
トランジスタ（第２の逆流防止手段）、１１７ ダイオ
ード（第１の逆流防止手段）、１１８ ダイオード（第
２の逆流防止手段）、１１９ 負電圧出力、１２５ 最
小単位、ＣＳ１，ＣＳ２ 制御信号、ＱＰ１〜ＱＰ４
ＰＭＯＳトランジスタ、ＱＮ１〜ＱＮ４ ＮＭＯＳトラ
ンジスタ、ＳＷ１〜ＳＷ３ スイッチ（第１〜第３のス
イッチ手段）、Ｎ１（第１の内部ノード），Ｎ２，Ｎ
３，Ｎ４（第２の内部ノード），Ｎ１１〜Ｎ１３，Ｎ２
１，ＮＡ，ＮＢ ノード。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B025 AA03 AB01 AC01 AD09 AD10 AE07 5F038 AC00 AV04 AV06 BG05 BG06 CD02 CD06 DF01 DF05 DF17 EZ20

Claims (10)

【特許請求の範囲】
1. 【請求項１】 第１の電源電位を受ける第１の電源ノー
   ドと、この第１の電源ノードと第１の内部ノードとの間
   に接続される第１の逆流防止手段と、上記第１の内部ノ
   ードに接続し第１の出力電位を出力する第１の出力ノー
   ドと、上記第１の電源電位よりも低い第２の電源電位を
   受ける第２の電源ノードと、この第２の電源ノードと第
   ２の内部ノードとの間に接続される第２の逆流防止手段
   と、上記第２の内部ノードに接続し第２の出力電位を出
   力する第２の出力ノードと、上記第１の内部ノードと上
   記第２の内部ノードとの間に接続され、上記第１の内部
   ノードの電位よりも上記第２の内部ノードの電位を高く
   する電圧発生手段とを備え、上記電圧発生手段は、上記
   第１の内部ノードから上記第２の内部ノードへ向けて電
   流を流すように設けられたダイオード素子と、上記第
   １、第２の内部ノードには一方の電極が接続され、他方
   の電極にクロック信号が与えられる容量とを含み、半導
   体基板上またはその内部に形成して成るチャージポンプ
   回路。
2. 【請求項２】 ダイオード素子は複数個が直列接続して
   成り、これらのダイオード素子同士を接続する接続ノー
   ドには一方の電極が接続され、他方の電極にクロック信
   号が与えられる容量とを備えた請求項１記載のチャージ
   ポンプ回路。
3. 【請求項３】 第１の逆流防止手段は第１の電源電位側
   からダイオード素子およびＰチャネルＭＯＳトランジス
   タが直列接続し、かつ、第２の逆流防止手段は第２の電
   源電位側からダイオード素子およびＮチャネルＭＯＳト
   ランジスタが直列接続して成ることを特徴とする請求項
   １記載のチャージポンプ回路。
4. 【請求項４】 第１の逆流防止手段のダイオード素子お
   よびＰチャネルＭＯＳトランジスタの間には第１の切り
   替え回路が接続し、かつ、第２の逆流防止手段のダイオ
   ード素子およびＮチャネルＭＯＳトランジスタの間には
   第２の切り替え回路が接続して成ることを特徴とする請
   求項３記載のチャージポンプ回路。
5. 【請求項５】 第１の逆流防止手段の出力と第１の内部
   ノードとの間に第１のスイッチ手段を設けるとともに、
   上記出力と接続ノードとの間にも第２のスイッチ手段を
   設け、さらに第１の内部ノードに接続する容量の他の電
   極には第３のスイッチ手段を設けて成ることを特徴とす
   る請求項２記載のチャージポンプ回路。
6. 【請求項６】 ダイオード素子はポリダイオードから成
   ることを特徴とする請求項１記載のチャージポンプ回
   路。
7. 【請求項７】 ダイオード素子はウエルダイオードから
   成ることを特徴とする請求項１記載のチャージポンプ回
   路。
8. 【請求項８】 ウエルダイオードはＰ型半導体基板に形
   成されたボトムＮウエルと、このボトムＮウエル内に形
   成されたＰウエルと、このＰウエル内に形成されたＮウ
   エルと、ソース側を接地に接続するとともにドレイン側
   を上記ボトムＮウエルに接続するＮチャネルＭＯＳトラ
   ンジスタとを備えることを特徴とする請求項７記載のチ
   ャージポンプ回路。
9. 【請求項９】 第１の電源電位を受ける第１の電源ノー
   ドと、この第１の電源ノードと第１の内部ノードとの間
   に接続される第１の逆流防止手段と、上記第１の内部ノ
   ードに接続し第１の出力電位を出力する第１の出力ノー
   ドと、上記第１の電源電位よりも低い第２の電源電位を
   受ける第２の電源ノードと、この第２の電源ノードと第
   ２の内部ノードとの間に接続される第２の逆流防止手段
   と、上記第２の内部ノードに接続し第２の出力電位を出
   力する第２の出力ノードと、上記第１の内部ノードと上
   記第２の内部ノードとの間に接続され、上記第１の内部
   ノードの電位よりも上記第２の内部ノードの電位を高く
   する電圧発生手段とを備え、上記電圧発生手段は、上記
   第１の内部ノードから上記第２の内部ノードへ向けて電
   流を流すように設けられたダイオード素子と、上記第
   １、第２の内部ノードには一方の電極が接続され、他方
   の電極にクロック信号が与えられる容量とを含み、半導
   体基板上またはその内部に形成して成るチャージアップ
   回路を用いた不揮発性メモリの動作方法において、この
   不揮発性メモリは上記基板内部に形成されたウエル上に
   絶縁膜を介して記憶動作および消去動作をするためのワ
   ード線と接続するコントロールゲートと、記憶素子とし
   てのフローティングゲートとを有し、上記ワード線およ
   びウエルに対して上記チャージポンプ回路より供給され
   る正電圧および負電圧を一定期間交互に印加することを
   特徴とする不揮発性メモリの動作方法。
10. 【請求項１０】 動作安定後はワード線とウエル間に所
    定の電位を維持するための最小限の電荷を供給すること
    を特徴とする請求項９記載の不揮発性メモリの動作方
    法。