CN103680621B - 具有电荷泵的nvm及其方法 - Google Patents

具有电荷泵的nvm及其方法 Download PDF

Info

Publication number
CN103680621B
CN103680621B CN201310416804.5A CN201310416804A CN103680621B CN 103680621 B CN103680621 B CN 103680621B CN 201310416804 A CN201310416804 A CN 201310416804A CN 103680621 B CN103680621 B CN 103680621B
Authority
CN
China
Prior art keywords
switch
voltage
charge pump
during
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310416804.5A
Other languages
English (en)
Other versions
CN103680621A (zh
Inventor
H·P·加斯奎艾特
J·C·坎宁安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN103680621A publication Critical patent/CN103680621A/zh
Application granted granted Critical
Publication of CN103680621B publication Critical patent/CN103680621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • H01L29/42332Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及具有电荷泵的非易失性存储器装置及其方法。非易失性存储器装置包括存储器单元的阵列(18)和耦接到所述存储器单元的电荷泵(24)。所述电荷泵是可动态重新配置的,来以在旁路模式操作以给所述存储器单元提供第一电压,以编程模式操作以给所述存储器单元提供所述第一电压,以及以擦除模式操作以提供极性与所述第一电压相反的第二电压。

Description

具有电荷泵的NVM及其方法
技术领域
本公开通常涉及非易失性存储器(NVM),更具体说,涉及在NVM内使用电荷泵。
背景技术
对于半导体,通常期望缩放,这使得能够给给定尺寸的半导体装置提供更多功能,而且能够降低给定功能的功率。缩放涉及给定特征(例如,栅极尺寸和层厚度)的降低尺寸。随着这些尺寸的降低,击穿电压越来越成问题,其造成例如降低电源电压。因此,击穿电压问题可以是对于尺寸降低的限制。在非易失性存储器(NVM)情况下,需要足够的电压以用于编程和擦除,并且这样的电压不可以以与降低尺寸相同的比率进行减少。因此,NVM的缩放通常比通用晶体管的缩放要慢。
因此,需要提供NVM内进一步的缩放。
概述
根据本公开一个实施例,提供了一种操作非易失性存储器装置的方法,包括:配置耦接到所述非易失性存储器装置的电荷泵,以在编程操作期间生成第一极性的第一电压,以及在擦除操作期间生成第二极性的第二电压,其中所述第二电压的幅值小于或等于所述第一电压的幅值。
根据本公开另一实施例,提供了一种非易失性存储器装置,包括多个存储器单元,其中每一所述存储器单元包括:底部电介质层;多个薄膜存储TFS电荷存储元件,其被设置在所述底部电介质层上;顶部电介质层,其形成在所述电荷存储元件上,其中所述顶部电介质层的厚度小于所述电荷存储元件的径长;以及电荷泵,其耦接到所述多个存储器单元,其中所述电荷泵在编程操作期间生成第一极性的第一电压并且在擦除操作期间生成第二极性的第二电压,并且所述第二电压的幅值小于或等于所述第一电压的幅值。
根据本公开另一实施例,提供了一种非易失性存储器装置,包括:存储器单元的阵列;以及电荷泵,耦接到所述存储器单元,其中所述电荷泵是动态可重新配置来以以下模式操作的:旁路模式,用以给所述存储器单元提供第一电压,编程模式,用以给所述存储器单元提供所述第一电压,以及擦除模式,用以提供具有所述第一电压相反的极性的第二电压。
附图说明
本发明通过举例的方式说明并不受附图的限制,在附图中,相同的参考符号表示类似的元素。附图中的元素出于简明清楚的目的而示出,并且并不必然按比例绘制。
图1是根据一个实施例的具有非易失性存储器(NVM)的系统的框图;
图2是用于图1的NVM的一些部分中的示例电荷泵的电路图;
图3是图1的系统的一种编程方法的流程图;
图4所示出的是在图3的方法的一部分期间的图2的示例电荷泵的一种模式;
图5是示出了编程方法期间的两个信号的图;
图6是图1的系统的一种擦除方法的流程图;
图7是在图6的方法的一部分期间图2的示例电荷泵的一种模式;
图8是示出了擦除方法期间的信号的图;以及
图9是可以用于图1的NVM中的NVM存储器单元的一部分的截面图。
具体实施方式
一种系统,其包括通过施加相对于地的负电压到NVM的控制栅极而被擦除的非易失性存储器(NVM)。这样做的效果是,将电子从控制栅极下的电荷存储层驱出。在编程期间,通过电荷泵提供比正电源电压大的电压。同一电荷泵也被用于生成在擦除期间施加到NVM的控制栅极的所述负电压。当NVM单元利用纳米晶体,其中控制栅极和纳米晶体之间的电介质层具有小于纳米晶体的最大径长的厚度时,这是特别有益的。参考附图和下面的说明将会更好的理解。
图1所示出的是一个系统,该系统包括:片上系统(SOC)电路,耦接到闪存存储器单元14,所述闪存存储器单元14提供逻辑控制和寄存器;闪存模拟模块16,耦接到闪存存储器单元14;以及闪存阵列核心18,耦接到闪存模拟模块16、闪存存储器单元14、以及SOC电路12。调节模块16包括调节器20、带隙和电流参考Iref22、以及电压泵24。电压泵24包括级26、28、30、32以及调节器34。级26、28、30、32被示出为串联连接,但也可以根据需要实现其它配置。调节器20提供读取电平、擦除验证电平、以及编程验证电平至闪存阵列核心。带隙和电流参考Iref22给闪存阵列核心18提供电流参考Iref。电压泵24给闪存阵列核心18提供高电压、中电压、和负电压中的一个或多个。闪存阵列核心18包括:具有多个存储器单元的存储阵列38,其包括示例的存储器单元40;以及读取路径36,其是耦接到SOC12的部分。每个存储器单元(例如,存储器单元40)都包括位于多个纳米晶体106上的控制栅极CG、源极SRC、漏极、以及选择栅极SG。闪存存储器单元14控制闪存阵列核心18,包括编程、擦除和读取。
图2所示出的是泵单元42,该泵单元大多数方面是在级26、28、30、32中的以串联、并联、和/或串联和并联的组合放置的泵单元的示例。泵单元42包括电容器44和开关46、48、50、52、54以及56。开关46具有被连接到电源输入43的第一端子,以及第二端子。开关48具有被连接到电源输入43的第一端子,以及第二端子。电容器44具有被连接到开关46的第二端子的第一端子和被连接到开关48的第二端子的第二端子。开关50具有被连接到电容器44的第二端子的第一端子。开关52具有被连接到电容器44的第一端子的第一端子和被连接到正输出端子53的第二端子。开关54具有被连接到电容器44的第二端子的第一端子和耦接到负输出端子55的第二端子。在级26、28、以及30的泵单元中,开关54和56以及负输出端子55可以不存在。如在此所描述的,最后的泵级32接收控制信号以使能极性反转和负输出55。泵单元42被用于提供具有比电源输入43处所提供的幅值高的幅值的电压。电容器44可能被引述作为稳定电容器,并且与电荷泵24的大部分电路相比面积较大。例如,级26、28、30、以及32的稳定电容器的面积之和可以超过电荷泵24的总面积的一半。
图3所示出的是一种编程方法60,该方法具有步骤61、62、63、64、65、66、67、以及68。步骤61是空闲步骤,它是一种稳定状态,其中没有编程、擦除或读取发生。在步骤62,电压泵24被配置以简单地传送电源电压(该电压可以存在在电源输入43处),作为所有泵单元在节点53处的正输出。在步骤63,通过在组成电荷泵级26、28、30、以及32的每个泵单元42中闭合(close)开关46、50和52以及打开(open)开关48和56,将电源电压(其可以被引用为VDD)传送到存储器阵列38。在步骤64,执行全地址解码以确定对哪些单元进行编程。在步骤65,激活级26、28、30以及32中需提供编程电压的级,其也可以称为被启动(turn on)。这导致了生成电压HV和MV,如图5中所示。对于每个待编程的单元,电压HV被施加到控制栅极处,而电压MV被施加到源极SRC处。在如图5中所示出的生成HV和MV的脉冲,并且将其施加到被选择用于编程的存储器单元之后,在步骤66,级26、28、30以及32被关断(turn off),并且如图所示,MV和HV的放电开始,如图5中所示出的,作为从MV和HV的峰值开始的第一降低。在步骤67,HV和MV放电完成,从而HV和MV返回到步骤61的空闲时的电平。在这一点上,在步骤68可以实现空闲。
图4示出了示例性的泵单元42在泵激活时步骤65的情况下的操作。开关56和54在步骤65期间被打开。开关46和48被交替地打开和闭合。当开关46闭合时,开关50闭合,并且当开关48闭合时开关50打开。当开关46闭合时,开关52打开,并且当开关48闭合时,开关52闭合。这对于作为电荷泵中的级的泵单元是共同的电荷泵操作。
图6示出了具有步骤71、72、73、74、75、76、77,78、79、80、81、82以及83的擦除方法70。图7示出了用于擦除的示例性的泵单元42。步骤71是如同步骤61和步骤68的空闲步骤,其中不发生编程、擦除或读取。步骤72通过在组成电荷泵级26、28、30的每个泵单元42中闭合开关46、50和52,并打开开关48和56,来在节点57处建立VDD。然而,在泵级32中开关52保持打开以避免将正电压传送到存储器阵列38。在步骤73,开关46、50以及52被打开,并且仅仅在最后级(即,级32)中,开关54和56被闭合。随着除了开关56和54之外的所有开关打开,在负输出端子55处的输出具有与从正输出端子53处提供的输出相反的极性,并且具有基本上相同的幅值,并且因此大约为-VDD。端子55处的该负电压然后耦接到阵列38,并且被通过地址解码到作为擦除对象的存储器单元40的扇区位置。这在图8中在“步骤74”处示出。在耦接到阵列38之后,该负电压将会有所上升。在将该负电压提供给阵列38之后,在步骤75,最后级32中的稳定电容器44在步骤75通过闭合开关50和46以及打开其余的开关而返回到其充电状态。在这种情况下,电容器44被充电到VDD。然后在步骤76,通过开启高电压泵浦,其使开关46和50打开而开关48闭合,将电容器44充电到比VDD高的电压。开关的打开和闭合情形可以交替,直到在最后泵级32中达到跨电容器44的期望的电压,直至在串联连接的每个电荷泵级的电源输入43处供应的电压的两倍。在步骤77,最后的电荷泵浦级32的泵单元中的稳定电容器44被通过将开关46和48配置为打开而断开连接,并且通过打开开关50以及闭合开关54和56而使电容器电压反转(invert)。于是,端子55具有作为负电压的目标擦除电压。在一个实施例中,在步骤77期间,泵级26、28、30可以操作作为维持泵级32中使用的泵单元的输入电压43,并且该电压可以被调节。然后在步骤78,处于目标擦除幅值的负电压输出耦接到用于擦除的阵列38。在图8中在“步骤78”处示出了处于目标幅值的负电压。在步骤79,最后泵级32中的开关54和56被打开,而开关46和50被闭合。在步骤80,如步骤72中那样,所有级中泵浦被关断。然后在步骤81,通过打开开关46和50以及闭合开关54和56重复步骤73和74,以在负输出端子55处提供-VDD。如图8中所示,这表明在步骤81,以–VDD提供擦除信号。这继续作为擦除脉冲的一部分,并且在步骤82,地址解码被去断言(de-assert),从而空闲电压被发送到阵列38和未被选择的所有单元,例如单元40。步骤83使电荷泵24返回到空闲配置。
图9示出了可以作为存储器单元40的示例性存储器单元的一部分100。其示出了控制栅极102、位于控制栅极102下面的电介质层104、位于电介质层104中且在底部介电质层110上的纳米晶体106。纳米晶体108是纳米晶体106中的一个示例纳米晶体。纳米体106的径长可能会具有所不同,但示出的是示例直径d,其距电介质104的顶表面的距离为t。对于在此所描述的擦除,负电压以图8中的负脉冲的形式施加到控制栅极,其将电子从纳米晶体106驱出从而擦除存储器单元。当直径d大于纳米晶体上方的电介质层104的厚度t时,这种类型的擦除比将正电压施加到控制栅极来擦除更有效率。因此,可以使用较低的电压来实现等效擦除速度,这导致低功率操作、较小的电荷泵24、以及对于涉及擦除的很多晶体管的较低的击穿要求。在热载流子注入可用于编程的常规NVM实施方式中,编程电压通常低于擦除所需的电压。因此,擦除电压的降低使得电荷泵能够重复使用来以最小面积损耗提供正电压和负电压。特别是,级32中的稳定电容器被重复使用,因为用于在最后泵级中生成高的正电压的相同电容器与在生成负电压时使用的是相同的电容器。
至此应理解,提供了一种操作非易失性存储器装置的方法,所述方法包括配置耦接到所述非易失性存储器装置的电荷泵以在编程操作期间生成第一极性的第一电压以及在擦除操作期间生成第二极性的第二电压,其中所述第二电压的幅值小于或等于所述第一电压的幅值。所述方法可以进一步特征在于,所述非易失性存储器装置包括多个存储器单元,并且每个所述存储器单元可以包括底部电介质层、设置在所述底部电介质层上的多个薄膜存储(TFS)电荷存储元件、以及形成于所述电荷存储元件上的顶部电介质层,其中所述顶部电介质层的厚度小于所述TFS电荷存储元件的径长。所述方法可以还包括:配置所述电荷泵以在稳定电容器充电状态期间以旁路模式输出所述第一电压,其中稳定电容器是所述电荷泵的一部分,并且所述电荷泵在所述电容器充电状态期间被连接到所述存储器单元。所述方法可以还包括:当所述电荷泵内的稳定电容器被充电到所述第一电压时,配置所述电荷泵以将所述第一电压的所述第一极性反转为所述第二电压的所述第二极性。所述方法可以还包括:配置所述电荷泵以将所述第二电压路由到所述存储器单元的子集。所述方法可以还包括:在擦除操作期间,配置所述电荷泵以在稳定电容器充电状态期间输出所述第二电压,其中稳定电容器是所述电荷泵的一部分,并且所述电荷泵在所述电容器充电状态期间不连接到所述存储器单元。所述方法可以还包括:以用于所述编程操作的第一配置以及用于所述擦除操作的第二配置操作所述电荷泵内的所述多个开关。所述方法可以还包括:以用于旁路模式的第三配置操作所述电荷泵内的所述多个开关,其中所述第一电压被提供给所述非易失性存储器装置内的至少一些所述存储器单元。所述方法可以进一步特征在于:在所述编程操作期间,所述电荷泵内的多个泵级被操作以给所述存储器单元的源电极提供中电压以及给所述存储器单元的控制栅极提供所述第一电压。
还公开了包括一种非易失性存储器装置,包括:多个存储器单元,其中每一所述存储器单元包括:底部电介质层;多个薄膜存储TFS电荷存储元件,其被设置在所述底部电介质层上;顶部电介质层,其形成在所述电荷存储元件上,其中所述顶部电介质层的厚度小于所述电荷存储元件的径长。所述非易失性存储器装置还包括:电荷泵,其耦接到所述多个存储器单元,其中所述电荷泵在编程操作期间生成第一极性的第一电压并且在擦除操作期间生成第二极性的第二电压,并且所述第二电压的幅值小于或等于所述第一电压的幅值。所述非易失性存储器装置进一步特征在于,所述电荷泵包括多个电荷泵单元,每个电荷泵单元包括:稳定电容器;以及第一开关和第二开关,所述第一开关并联耦接到所述稳定电容器的一侧,所述第二开关并联耦接到所述稳定电容器的另一侧,所述第一和第二开关在所述编程操作期间被闭合以将所述第一电压传送到所述存储器单元。所述非易失性存储器装置进一步特征在于,每个所述电荷泵单元还包括:第三开关,串联耦接在地和所述稳定电容器之间;第四开关,串联耦接到地和所述稳定电容器之间,其中在所述编程操作期间,所述第三开关被打开,第五开关基于钟控的信号,其中所述第五开关耦接在电源电压和所述稳定电容器的负端子之间,以及在所述擦除操作的一部分期间,所述第一和第三开关基于控制信号操作,并且所述第四开关被打开。所述非易失性存储器装置进一步特征在于,在所述擦除操作期间,所述第三开关与所述第一开关相反操作。所述非易失性存储器装置进一步特征在于,每个所述电荷泵单元还包括:第六开关,并联耦接到所述稳定电容器,在所述擦除操作期间,所述第二开关被打开,并且所述第六开关被闭合以将所述第二电压传送到所述多个存储器单元。所述非易失性存储器装置进一步特征在于,在所述编程操作期间,所述第四开关和第五开关基于钟控的信号操作。所述非易失性存储器装置进一步特征在于,所述第六开关在所述编程操作期间与所述第四开关相反操作。
还公开了一种非易失性存储器装置,包括:存储器单元的阵列;以及电荷泵,耦接到所述存储器单元,其中所述电荷泵是动态可重新配置来以以下模式操作的:旁路模式,用以给所述存储器单元提供第一电压;编程模式,用以给所述存储器单元提供所述第一电压;以及,擦除模式,用以提供具有所述第一电压相反的极性的第二电压。所述非易失性存储器装置可以进一步特征在于,所述电荷泵包括多个电荷泵级,其相继地将电源电压增加到中电压和所述第一电压。所述非易失性存储器装置可以进一步特征在于,所述第一电压的幅值小于或等于所述第二电压的幅值。所述非易失性存储器装置可以进一步特征在于,所述存储器单元是薄膜存储存储器单元,并且在所述编程模式期间,所述中电压被提供给至少一些所述存储器单元的源电极,并且所述第一电压被提供给所述至少一些所述存储器单元的控制栅极。
由于实施本发明的装置大部分是由本领域所属技术人员所熟知的电子元件以及电路组成,因此电路的细节不会超出如上面所说明的被认为必要的程度进行解释,以便于理解和掌握本发明主要概念,以及不混淆或分散本发明之教导。
虽然在此参照具体实施例描述了本发明,但是,可以进行各种修改和改变而不脱离如所附权利要求限定的本发明的范围。例如,对于每个泵单元都示出了单一电容器,但是用于稳定电容器的电容例如可以是源自组合以实现所期望电容的多个电容器。因此,说明书以及附图被认为是说明性而不是限制性的,并且意图将所有这些修改包含在本发明的范围内。在此就具体实施例所描述的任何益处、优点或解决方案都不应被解释为任何或所有权利要求的关键性的、必需的、或本质的特征或要素。
如在此所用的术语“耦接”不限于直接耦接或机械耦接。
此外,在此所用的“一”(“a”或“an”)被定义为一个或多个。并且,在权利要求中所用引语(诸如,“至少一个”以及“一个或多个”)不应该被解释为暗示了通过“一”(不定冠词“a”或“an”)对其它权利要求元素的引入将任何包括这样引入权利元素的特定权利要求限制到仅仅包含一个这样的元素的发明,即使当同一权利要求中包括引语“一个或多个”或“至少一个”以及“一”(不定冠词,例如,“a”或“an”)也是如此。对于“所述”等(定冠词)的使用也是如此。
除非另外说明,否则诸如“第一”以及“第二”的术语用于任意区分这些术语描述的元素。因此,这些术语并不必然表示这些元素在时间上的或其它的优先次序。

Claims (15)

1.一种操作包括多个存储器单元的非易失性存储器装置的方法,包括:
配置耦接到所述非易失性存储器装置的电荷泵,以在编程操作期间生成第一极性的第一电压,以及在擦除操作期间生成第二极性的第二电压,其中所述第二电压的幅值小于或等于所述第一电压的幅值;
配置所述电荷泵以在稳定电容器充电状态期间以旁路模式输出所述第一电压,其中稳定电容器是所述电荷泵的一部分并具有第一端和第二端,并且所述电荷泵在所述稳定电容器充电状态期间被连接到所述存储器单元;以及
在编程操作期间闭合第一开关和第二开关以将第一电压传送到存储器单元以提供旁路模式;其中
第一开关具有第一端和第二端,第一开关的第一端连接到电源输入,第一开关的第二端连接到稳定电容器的第一端;
第二开关具有第一端和第二端,第二开关的第一端连接到稳定电容器的第一端,第二开关的第二端连接到正输出端。
2.根据权利要求1所述的方法,其中每个所述存储器单元包括:
底部电介质层;
多个薄膜存储TFS电荷存储元件,其被设置在所述底部电介质层上;以及
顶部电介质层,其形成在所述电荷存储元件上,其中所述顶部电介质层的厚度小于所述TFS电荷存储元件的径长。
3.根据权利要求1所述的方法,还包括:
当所述电荷泵内的稳定电容器被充电到所述第一电压时,配置所述电荷泵以将所述第一电压的所述第一极性反转为所述第二电压的所述第二极性。
4.根据权利要求3所述的方法,还包括:
配置所述电荷泵以将所述第二电压路由到所述存储器单元的子集。
5.根据权利要求1所述的方法,还包括:
在擦除操作期间,配置所述电荷泵以在稳定电容器充电状态期间输出所述第二电压,其中稳定电容器是所述电荷泵的一部分,并且所述电荷泵在所述稳定电容器充电状态期间未被连接到所述存储器单元。
6.根据权利要求1所述的方法,还包括:
以用于所述编程操作的第一配置以及用于所述擦除操作的第二配置操作所述电荷泵内的多个开关。
7.根据权利要求1所述的方法,还包括:
以用于旁路模式的第三配置操作所述电荷泵内的多个开关,其中所述第一电压被提供给所述非易失性存储器装置内的至少一些所述存储器单元。
8.一种非易失性存储器装置,包括:
多个存储器单元,其中每一所述存储器单元包括:
底部电介质层;
多个薄膜存储TFS电荷存储元件,其被设置在所述底部电介质层上;
顶部电介质层,其形成在所述电荷存储元件上,其中所述顶部电介质层的厚度小于所述电荷存储元件的径长;
电荷泵,其耦接到所述多个存储器单元,其中所述电荷泵在编程操作期间生成第一极性的第一电压并且在擦除操作期间生成第二极性的第二电压,并且所述第二电压的幅值小于或等于所述第一电压的幅值;所述电荷泵包括多个电荷泵单元,每个电荷泵单元包括:
稳定电容器,具有第一端和第二端;以及
第一开关和第二开关,所述第一开关具有第一端和第二端,第一开关的第一端连接到电源输入,第一开关的第二端连接到稳定电容器的第一端;所述第二开关具有第一端和第二端,第二开关的第一端连接到稳定电容器的第一端,第二开关的第二端连接到正输出端;所述第一和第二开关在所述编程操作期间被闭合以将所述第一电压传送到所述存储器单元。
9.根据权利要求8所述的非易失性存储器装置,其中每个所述电荷泵单元还包括:
第三开关,串联耦接在地和所述稳定电容器的第一端之间;
第四开关,串联耦接到地和所述稳定电容器的第二端之间,其中
在所述编程操作期间,所述第三开关被打开,第五开关基于钟控的信号而操作,其中所述第五开关耦接在电源电压和所述稳定电容器的第二端之间,以及
在所述擦除操作的一部分期间,所述第一和第三开关基于控制信号操作,并且所述第四开关被打开。
10.根据权利要求9所述的非易失性存储器装置,其中在所述擦除操作期间,所述第三开关与所述第一开关相反操作。
11.根据权利要求9所述的非易失性存储器装置,其中每个所述电荷泵单元还包括:
第六开关,并联耦接到所述稳定电容器,在所述擦除操作期间,所述第二开关被打开,并且所述第六开关被闭合以将所述第二电压传送到所述存储器单元。
12.根据权利要求11所述的非易失性存储器装置,其中在所述编程操作期间,所述第四开关和第五开关基于钟控的信号操作。
13.根据权利要求12所述的非易失性存储器装置,其中所述第六开关在所述编程操作期间与所述第四开关相反操作。
14.一种非易失性存储器装置,包括:
存储器单元的阵列;以及
电荷泵,耦接到所述存储器单元,所述电荷泵包括多个电荷泵单元,每个电荷泵单元包括:
稳定电容器,具有第一端和第二端;以及
第一开关和第二开关,所述第一开关具有第一端和第二端,第一开关的第一端连接到电源输入,第一开关的第二端连接到稳定电容器的第一端;所述第二开关具有第一端和第二端,第二开关的第一端连接到稳定电容器的第一端,第二开关的第二端连接到正输出端;所述第一和第二开关在编程操作期间被闭合以将第一电压传送到所述存储器单元;
其中所述电荷泵是动态可重新配置来以以下模式操作的:
旁路模式,用以给所述存储器单元提供第一电压,
编程模式,用以给所述存储器单元提供所述第一电压,以及
擦除模式,用以提供具有与所述第一电压相反的极性的第二电压。
15.根据权利要求14所述的非易失性存储器装置,其中所述第一电压的幅值小于或等于所述第二电压的幅值。
CN201310416804.5A 2012-09-14 2013-09-13 具有电荷泵的nvm及其方法 Active CN103680621B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/616,206 US8897073B2 (en) 2012-09-14 2012-09-14 NVM with charge pump and method therefor
US13/616,206 2012-09-14

Publications (2)

Publication Number Publication Date
CN103680621A CN103680621A (zh) 2014-03-26
CN103680621B true CN103680621B (zh) 2019-08-23

Family

ID=49170560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310416804.5A Active CN103680621B (zh) 2012-09-14 2013-09-13 具有电荷泵的nvm及其方法

Country Status (6)

Country Link
US (1) US8897073B2 (zh)
EP (1) EP2709108B1 (zh)
JP (1) JP6355225B2 (zh)
KR (1) KR102330656B1 (zh)
CN (1) CN103680621B (zh)
TW (1) TWI594249B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143520B1 (ko) 2014-09-17 2020-08-11 삼성전자 주식회사 펌핑 캐패시터
KR20160106990A (ko) 2015-03-03 2016-09-13 에스케이하이닉스 주식회사 전원 공급 회로 및 이를 포함하는 반도체 메모리 장치
JP6359479B2 (ja) * 2015-04-01 2018-07-18 東芝メモリ株式会社 チャージポンプおよび電圧発生回路
US10090759B1 (en) * 2017-08-31 2018-10-02 Micron Technology, Inc. Electronic device with a reconfigurable charging mechanism

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1100823A (zh) * 1993-07-13 1995-03-29 株式会社日立制作所 闪电存储器及微计算机
JP2002208290A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp チャージポンプ回路およびこれを用いた不揮発性メモリの動作方法
CN1836289A (zh) * 2003-08-13 2006-09-20 皇家飞利浦电子股份有限公司 改进的电荷俘获非易失性存储器的擦除和读取方案

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219496A (ja) * 1990-01-25 1991-09-26 Hitachi Ltd 不揮発性半導体記憶装置
JPH04117164A (ja) * 1990-09-06 1992-04-17 Seiko Instr Inc チャージポンプ電圧コンバータ
US5364801A (en) 1990-12-17 1994-11-15 Texas Instruments Incorporated Method of forming a charge pump circuit
JPH05244766A (ja) 1992-02-27 1993-09-21 Texas Instr Japan Ltd チャージポンプ回路
US5306954A (en) * 1992-06-04 1994-04-26 Sipex Corporation Charge pump with symmetrical +V and -V outputs
JP3285443B2 (ja) * 1993-12-22 2002-05-27 三菱電機株式会社 チャージポンプ
KR970003808A (ko) * 1995-06-28 1997-01-29 김주용 소자 분리막 제조방법
DE69515669T2 (de) 1995-10-31 2000-07-27 St Microelectronics Srl Negative Ladungspumpenschaltung für elektrisch löschbare Halbleiterspeichervorrichtung
US5781477A (en) * 1996-02-23 1998-07-14 Micron Quantum Devices, Inc. Flash memory system having fast erase operation
TW362277B (en) 1996-07-29 1999-06-21 Hynix Semiconductor Inc Charge pump for a semiconductor substrate
DE69627142T2 (de) 1996-08-02 2003-10-16 St Microelectronics Srl Bidirektionale Ladungspumpe
KR100227620B1 (ko) 1996-10-17 1999-11-01 김영환 네가티브 챠지펌프 회로
IT1290168B1 (it) 1996-12-23 1998-10-19 Consorzio Eagle Pompa di carica a tensione negativa per memorie flash eeprom
US5914632A (en) 1997-02-28 1999-06-22 Exar Corporation Negative charge pump circuit
US6005810A (en) * 1998-08-10 1999-12-21 Integrated Silicon Solution, Inc. Byte-programmable flash memory having counters and secondary storage for disturb control during program and erase operations
IT1301936B1 (it) 1998-08-27 2000-07-07 St Microelectronics Srl Circuito a pompa di carica per dispositivi integrati di memoria
JP4899241B2 (ja) 1999-12-06 2012-03-21 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
JP4057756B2 (ja) * 2000-03-01 2008-03-05 松下電器産業株式会社 半導体集積回路
EP2988331B1 (en) 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
KR20020089587A (ko) * 2001-05-23 2002-11-30 삼성전자 주식회사 공유벌크로 형성된 섹터구조를 갖는 불휘발성 반도체메모리 장치
DE50113564D1 (de) 2001-05-28 2008-03-20 Infineon Technologies Ag Ladungspumpenschaltung und Verwendung einer Ladungspumpenschaltung
KR100399598B1 (ko) * 2001-07-26 2003-09-26 삼성전자주식회사 전압 발생회로 및 방법
US6445623B1 (en) 2001-08-22 2002-09-03 Texas Instruments Incorporated Charge pumps with current sources for regulation
JP4393182B2 (ja) * 2003-05-19 2010-01-06 三菱電機株式会社 電圧発生回路
KR100748553B1 (ko) * 2004-12-20 2007-08-10 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치
US20070020840A1 (en) * 2005-07-25 2007-01-25 Freescale Semiconductor, Inc. Programmable structure including nanocrystal storage elements in a trench
JP2007244078A (ja) * 2006-03-07 2007-09-20 Rohm Co Ltd スイッチング電源装置およびその駆動回路、ならびにそれらを用いた電子機器
US7592224B2 (en) * 2006-03-30 2009-09-22 Freescale Semiconductor, Inc Method of fabricating a storage device including decontinuous storage elements within and between trenches
US7427889B2 (en) * 2006-04-28 2008-09-23 Ememory Technology Inc. Voltage regulator outputting positive and negative voltages with the same offsets
US20080054990A1 (en) * 2006-08-30 2008-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Charge pump method and architecture
GB2444984B (en) * 2006-12-22 2011-07-13 Wolfson Microelectronics Plc Charge pump circuit and methods of operation thereof
JP5273681B2 (ja) * 2006-12-31 2013-08-28 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニー 複極性可逆型チャージポンプ回路および関連する方法
US7477093B2 (en) 2006-12-31 2009-01-13 Sandisk 3D Llc Multiple polarity reversible charge pump circuit
US7495500B2 (en) 2006-12-31 2009-02-24 Sandisk 3D Llc Method for using a multiple polarity reversible charge pump circuit
CN101309048A (zh) 2007-05-17 2008-11-19 比亚迪股份有限公司 一种电荷泵装置及电源电路
US8310877B2 (en) * 2011-01-06 2012-11-13 Freescale Semiconductor, Inc. Read conditions for a non-volatile memory (NVM)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1100823A (zh) * 1993-07-13 1995-03-29 株式会社日立制作所 闪电存储器及微计算机
JP2002208290A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp チャージポンプ回路およびこれを用いた不揮発性メモリの動作方法
CN1836289A (zh) * 2003-08-13 2006-09-20 皇家飞利浦电子股份有限公司 改进的电荷俘获非易失性存储器的擦除和读取方案

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Jong Jin Lee 等.《Theoretical and Experimental Investigation of Si Nanocrystal Memory Device With HfO2 High-k Tunneling Dielectric》.《IEEE TRANSACTIONS ON ELECTRON DEVICES》.2003,第50卷(第10期),
Tuo-Hung Hou 等.《Design Optimization of Metal Nanocrystal Memory—Part II Gate-Stack Engineering》.《IEEE TRANSACTIONS ON ELECTRON DEVICES》.2006,第53卷(第12期),
段志刚.《嵌入式低压低功耗新型快闪存储器电路研究》.《中国优秀博硕士学位论文全文数据库 (硕士) 信息科技辑》.2005,(第03期),
苟鸿雁 等.《基于钌纳米晶和Al2O3介质的MOS存储效应 》.《第十六届全国半导体集成电路硅材料学术会议论文集》.2010,第1-2、4-5页.

Also Published As

Publication number Publication date
JP6355225B2 (ja) 2018-07-11
KR20140035840A (ko) 2014-03-24
CN103680621A (zh) 2014-03-26
KR102330656B1 (ko) 2021-11-23
US20140078828A1 (en) 2014-03-20
JP2014059944A (ja) 2014-04-03
EP2709108B1 (en) 2017-06-21
TWI594249B (zh) 2017-08-01
TW201415473A (zh) 2014-04-16
US8897073B2 (en) 2014-11-25
EP2709108A1 (en) 2014-03-19

Similar Documents

Publication Publication Date Title
CN104966532B (zh) 一次性可编程存储单元及电路
US10192594B2 (en) Semiconductor device
CN105280230B (zh) 电压切换电路
CN103680621B (zh) 具有电荷泵的nvm及其方法
TW202004757A (zh) 電壓控制裝置及記憶體系統
TW200428743A (en) High voltage ripple reduction and substrate protection
US7489566B2 (en) High voltage generator and related flash memory device
CN105006247B (zh) 高压开关电路和包括高压开关电路的非易失性存储器
US9866206B2 (en) Driver circuit for memory devices
JP4726033B2 (ja) 不揮発性メモリ、不揮発性メモリの制御方法、及びicカード
JP4763793B2 (ja) プログラムされるべきビットを予め定めるためのプログラミングウインドウおよびdc−dc変換器を使用する高性能のフラッシュメモリデバイス
CN109804326A (zh) 快速斜坡低电源电荷泵电路
CN103312158B (zh) 升压电路
JP2004055111A (ja) クランプ回路及びこれを用いたブースト回路
US11056155B1 (en) Nonvolatile memory devices, systems and methods with switching charge pump architectures
CN106384605B (zh) 一种低功耗非易失性电子可编程存储器
CN104883052B (zh) 提升电容电路以及电荷泵
US20110182125A1 (en) Semiconductor memory device, semiconductor device, and method of data erase in the semiconductor memory device
CN105336371B (zh) 非易失性存储器的电压控制电路及其控制方法
CN104091613B (zh) 电荷泵系统及存储器
US9952615B2 (en) Charge pump and voltage generation circuit
CN105895154B (zh) 用于存储操作的系统、器件以及方法
KR100885788B1 (ko) 펌프 회로
CN104835528B (zh) 快闪存储器装置及其数据读取方法
KR100560769B1 (ko) 고전압 펌핑 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant