KR100227620B1 - 네가티브 챠지펌프 회로 - Google Patents

네가티브 챠지펌프 회로 Download PDF

Info

Publication number
KR100227620B1
KR100227620B1 KR1019960046453A KR19960046453A KR100227620B1 KR 100227620 B1 KR100227620 B1 KR 100227620B1 KR 1019960046453 A KR1019960046453 A KR 1019960046453A KR 19960046453 A KR19960046453 A KR 19960046453A KR 100227620 B1 KR100227620 B1 KR 100227620B1
Authority
KR
South Korea
Prior art keywords
voltage
charge pump
negative charge
negative
output terminal
Prior art date
Application number
KR1019960046453A
Other languages
English (en)
Other versions
KR19980027619A (ko
Inventor
진경천
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960046453A priority Critical patent/KR100227620B1/ko
Priority to TW086115014A priority patent/TW360871B/zh
Priority to US08/953,045 priority patent/US6118329A/en
Publication of KR19980027619A publication Critical patent/KR19980027619A/ko
Application granted granted Critical
Publication of KR100227620B1 publication Critical patent/KR100227620B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Abstract

본 발명은 네가티브 챠지펌프 회로를 제공하는 것으로, 제 1 및 제 2 클럭신호에 따라 출력단자를 통해 고전압을 생성하기 위한 포지티브 챠지펌프 수단과, 제 3 클럭신호에 따라 상기 포지티브 챠지펌프 수단으로부터 입력된 고전압을 출력하기 위한 전압 전달 수단과, 제 4 클럭신호에 따라 상기 전압 전달 수단으로부터 전달되는 고전압 레벨을 상승시켜 주거나, OV 레벨을 네가티브 전압으로 내려주는 네가티브 챠지펌프 수단과, 상기 전압 전달 수단의 출력단 및 상기 네가티브 챠지펌프 수단의 입력단 간에 접속되며, 상기 네가티브 챠지펌프 수단의 입력단 전압을 상기 전압 전달 수단의 출력단 최저 전압보다 낮은 전압으로 유지시켜주기 위한 전압 제어 수단과, 상기 네가티브 챠지펌프 수단에 의해 발생된 전압차 만큼 네가티브 챠지전압을 출력하기 위한 네가티브 챠지전압 전달 수단을 포함하여 구성된 것을 특징으로 하며, 상기 전압 제어수단은 게이트 전극은 접지단자에 접속되고, 벌크 및 소오스 전극이 공통으로 접속된 노드가 상기 전압 전달 수단의 출력단에 접속되며, 드레인 전극이 상기 네가티브 챠지펌프 수단의 입력단에 접속되는 PMOS 트랜지스터를 포함하여 구성된 것을 특징으로 한다.

Description

네가티브 챠지펌프 회로
본 발명은 네가티브 챠지펌프(Negative charge pump) 회로에 관한 것으로, 특히 포지티브 챠지펌프로부터 펌핑된 전압을 이용한 네가티브 챠지펌프 회로에 관한 것이다.
일반적으로 챠지펌프 회로는 양(+) 또는 음(-) 레벨의 전압을 펌핑시키기 위해 사용되는 회로이며, 예를들어 디램(DRAM)과 같은 반도체 소자의 백-바이어스(Back-bias) 전압 또는 이피롬(EPROM), 이이피롬(EEPROM) 및 플래쉬 메모리셀(Flash Memory Cell) 등에 프로그램 또는 소거(Write 또는 Erase) 전압을 공급하기 위해 사용된다.
일반적으로 사용된 네가티브 챠지펌프 회로는 OV에서 5V 까지의 콘트롤 전압을 사용하므로써 전압강하 폭이 적다. 그러므로 이를 극복하기 위해 여러단의 네가티브 챠지 캐패시터를 사용하게 되어 사이즈(Size)가 커지게 되는 문제점이 있고, 또한 다수의 다이오드를 직렬로 연결하여 사용하므로써 다이오드 각각의 문턱 전압(Threshold Voltage)으로 인해 원하는 네가티브 챠지펌핑 전압을 얻는데 어려운 단점이 있다.
본 발명은 포지티브 챠지펌프(Positive Charge Pump) 회로에서 발생되는 고전압(High Voltage)을 콘트롤하여 네가티브 챠지펌프의 캐패시터에 걸리는 전압차를 높여 줌으로써, 상기한 단점을 해소할 수 있는 네가티브 챠지펌프 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 네가티브 챠지펌프 회로는 제 1 및 제 2 클럭신호에 따라 출력단자를 통해 고전압을 생성하기 위한 포지티브 챠지펌프 수단과, 제 3 클럭신호에 따라 상기 포지티브 챠지펌프 수단으로부터 입력된 고전압을 출력하기 위한 전압 전달 수단과, 제 4 클럭신호에 따라 상기 전압 전달 수단으로부터 전달되는 고전압 레벨을 상승시켜 주거나, OV 레벨을 네가티브 전압으로 내려주는 네가티브 챠지펌프 수단과, 상기 전압 전달 수단의 출력단 및 상기 네가티브 챠지펌프 수단의 입력단 간에 접속되며, 상기 네가티브 챠지펌프 수단의 입력단 전압을 상기 전압 전달 수단의 출력단 최저 전압보다 낮은 전압으로 유지시켜주기 위한 전압 제어 수단과, 상기 네가티브 챠지펌프 수단에 의해 발생된 전압차 만큼 네가티브 챠지전압을 출력하기 위한 네가티브 챠지전압 전달 수단을 포함하여 구성된 것을 특징으로 하며, 상기 전압 제어 수단은 게이트 전극은 접지단자에 접속되고, 벌크 및 소오스 전극이 공통으로 접속된 노드가 상기 전압 전달 수단의 출력단에 접속되며, 드레인 전극이 상기 네가티브 챠지펌프 수단의 입력단에 접속되는 PMOS 트랜지스터를 포함하여 구성된 것을 특징으로 한다.
제1도는 본 발명에 따른 네가티브 챠지펌프 회로도.
제2도는 본 발명에 따른 네가티브 챠지펌프 회로의 특성 그래프도.
* 도면의 주요부분에 대한 부호의 설명
1 : 포지티브 챠지펌프 수단 2 : 전압 전달 수단
3 : 네가티브 챠지펌프 수단 4 : 네가티브 챠지전압 전달 수단
5 : 전압 제어 수단
DN1, DN2, DP1 내지 DP4 : 다이오드용 트랜지스터
CP1 내지 CP4 : 캐패시터용 트랜지스터
N1 내지 N3 : NMOS 트랜지스터 P1 내지 P3 : PMOS 트랜지스터
I1 및 I2 : 인버터 C : 캐패시터
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명에 따른 네가티브 챠지펌프의 회로도로서, 제1 및 제 2 클럭신호(CK1 및 CK2)를 입력으로 하며 입력되는 제 1 및 제 2 클럭신호(CK1 및 CK2)에 따라 고전압을 생성하는 포지티브 챠지펌프 수단(1)과, 제 3 클럭신호(CK3)를 입력으로 하며 제 3 클럭(CK3)에 따라 포지티브 챠지펌프 수단(1)으로부터 생성된 고전압을 다음 수단으로 전달하거나 또는 OV까지 디스챠지(Discharge) 시키는 전압 전달 수단(2)과, 제 4 클럭신호(CK4)를 입력으로하며 제 4 클럭신호(CK4)에 따라 전압 전달 수단(2)으로부터 전달된 전압을 높여주거나 또는 네가티브 전압으로 변환하는 네가티브 챠지펌프 수단(3)과, 게이트 전극(G)은 접지단자(Vss)에 접속되고, 벌크(B) 및 소오스 전극(S)이 공통으로 접속된 노드가 상기 전압 전달 수단(2)의 출력단에 접속되며, 드레인 전극(D)이 상기 네가티브 챠지펌프 수단(3)의 입력단에 접속되며, 상기 전압 전달 수단(2)에서 전달된 전압을 제어하는 전압 제어 수단(5)인 PMOS 트랜지스터(P3)와, 네가티브 챠지펌프 수단(3)에 의해 발생된 전압차만큼 네가티브 챠지전압을 공급하는 네가티브 챠지전압 전달 수단(4)으로 이루어진다.
상기와 같이 구성된 본 발명의 동작원리를 설명하면 다음과 같다.
포지티브 챠지펌프 수단(1)에서 전원전압(Vcc)은 다이오드용 트랜지스터(DN1)를 통하여 제 1 클럭신호(CK1)가 하이상태로 될 때 Vcc+제 2 클럭신호 전압 - Vth 전압만큼 높아지고, 다음 다이오드용 트랜지스터(DP1)를 통하여 제 2 클럭신호(CK2)가 하이상태로 될 때 Vcc+제 1 클럭신호 전압+제 2 클럭신호 전압-2Vth 전압으로 상승된 후 다이오드용 트랜지스터(DP2)를 통하여 노드(K1)로 출력된다.
다음으로 전압 전달 수단(2)에서 제 3 클럭신호(CK3)가 하이상태로 될 때 인버터(I1)를 거쳐 노드(K2)에서 로우상태로 되고, 이 신호는 인버터(12)의 PMOS 트랜지스터(P2)를 턴온(Turn On)시켜 노드(K1)의 하이상태 전압이 노드(K3)에 전달되는 동시에 이 하이상태 전압은 PMOS 트랜지스터(P1)를 턴오프시켜 노드(K2)가 로우 상태의 전압으로 유지되도록 한다. 그리고 노드(K3)의 하이상태 전압은 전압 제어 수단(5)인 PMOS 트랜지스터(P3)를 거쳐 노드(K4)로 전달된다.
한편, 제 3 클럭신호(CK3)가 로우상태로 될 때 인버터(I1)를 거쳐 노드(K2)의 전위를 하이상태가 되고 이 신호는 인버터(12)의 NMOS 트랜지스터(N3)를 턴온(Turn On)시켜 노드(K3)의 전위를 OV가 되고 PMOS 트랜지스터(P3)를 통과하여 노드(K4)로 출력된다.
여기서, 상기 전압 제어 수단(5)인 PMOS 트랜지스터(P3)는 입력단인 노드(K3)에 PMOS 트랜지스터(P3)의 벌크(B) 및 소스(S)를 접속하고, 출력단인 노드(K4)에 드레인(D)을 접속하며, 게이트(G)는 접지시키는 구성으로 PMOS 트랜지스터(P3)는 다이오드 역할을 하게되나 P형이기 때문에 입력단 노드(K3)에 입력된 전압은 이 트랜지스터(P3)를 거치면서 문턱전압값 만큼의 전압강하가 일어나지 않고 출력단 노드(K4)로 출력된다.
다음으로 노드(K4)에 입력되는 하이전압은 네가티브 챠지펌프 수단(3)에서 제 3 클럭신호(CK3)가 하이상태로 될 때 캐패시터용 트랜지스터(CP3)에 의해 하이전압+제 4 클럭신호 전압 만큼 상승된 전압이 캐패시터용 트랜지스터(CP4)에 인가되어 노드(K5)에 출력된다.
한편 노드(K4)에 입력되는 전압이 OV 일 때 제 4 클럭신호(CK4)가 로우상태로 될 때 캐패시터용 트랜지스터(CP3)에 의해 제 4 클럭신호 전압만큼 하강된 전압이 캐패시터용 트랜지스터(CP4)에 인가되어 노드(K5)로 출력된다. 즉, 노드(K5)에 걸리는 전압차는 하이전압 +2제 4 클럭신호 전압으로 커지게 된다.
다음으로 네가티브 챠지전압 전달 수단(4)에서는 노드(K5)에 걸리는 전압차인 하이전압 + 2제 4 클럭신호 전압이 다이오드용 트랜지스터(DP4)에 의해 접지로 빠져나갈 때 상기 전압차 만큼 캐패시터(C)로부터 포지티브 챠지가 다이오드용 트랜지스터(DP3)를 통하여 접지로 빠져 나감으로써 네가티브 전압은 출력단자(VNQP)를 통해 출력된다.
본 실시예에 사용되는 포지티브 챠지펌프 수단(1)은 플래쉬 메모리 소자(Flash Memory Device)의 로컬 펌프(Local Pump)로 활용하므로써 레이아웃(Layout) 면적을 더욱 줄일 수 있다.
제2도는 본 발명에 따른 네가티브 챠지펌프 회로의 특성 그래프를 도시한 것으로, 제1도의 포지티브 챠지펌프 수단(1)에서 높아진 하이전압을 이용하므로써 높은 전압차에 의해 빠르게 펌핑되는 것을 알 수 있다.
제1도에서 설명되지 않은 NMOS 트랜지스터(N1 및 N2)는 하이전압이 반대로 흐르는 것을 방지하기 위한 역할을 한다.
상술한 바와 같이 본 발명에 의하면 포지티브 챠지펌프로부터 생성된 하이전압을 이용하므로써 네가티브 챠지펌프의 전압레벨을 기준의 네가티브 챠지펌프의 전압레벨보다 현격히 낮출 수 있으며 여러단의 다이오드를 줄이므로써 문턱전압을 낮출 수 있음은 물론 높은 전압폭으로 펌핑하므로써 펌핑시간을 줄일 수 있는 탁월한 효과가 있다.

Claims (2)

  1. 제 1 및 제 2 클럭신호에 따라 출력단자를 통해 고전압을 생성하기 위한 포지티브 챠지펌프 수단과, 제 3 클럭신호에 따라 상기 포지티브 챠지펌프 수단으로부터 입력된 고전압을 출력하기 위한 전압 전달 수단과, 제 4 클럭신호에 따라 상기 전압 전달 수단으로부터 전달되는 고전압 레벨을 상승시켜 주거나, OV 레벨을 네가티브 전압으로 내려주는 네가티브 챠지펌프 수단과, 상기 전압 전달 수단의 출력단 및 상기 네가티브 챠지펌프 수단의 입력단 간에 접속되며, 상기 네가티브 챠지펌프 수단의 입력단 전압을 상기 전압 전달 수단의 출력단 최저 전압보다 낮은 전압으로 유지시켜주기 위한 전압 제어 수단과, 상기 네가티브 챠지펌프 수단에 의해 발생된 전압차 만큼 네가티브 챠지전압을 출력하기 위한 네가티브 챠지전압 전달 수단을 포함하여 구성된 것을 특징으로 하는 네가티브 챠지펌프 회로.
  2. 제1항에 있어서, 상기 전압 제어 수단은 게이트 전극은 접지단자에 접속되고, 벌크 및 소오스 전극이 공통으로 접속된 노드가 상기 전압 전달 수단의 출력단에 접속되며, 드레인 전극이 상기 네가티브 챠지펌프 수단의 입력 단에 접속되는 PMOS 트랜지스터를 포함하여 구성된 것을 특징으로 하는 네가티브 챠지펌프 회로.
KR1019960046453A 1996-10-17 1996-10-17 네가티브 챠지펌프 회로 KR100227620B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960046453A KR100227620B1 (ko) 1996-10-17 1996-10-17 네가티브 챠지펌프 회로
TW086115014A TW360871B (en) 1996-10-17 1997-10-14 A negative high voltage power device
US08/953,045 US6118329A (en) 1996-10-17 1997-10-17 Negative charge pump using positive high voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046453A KR100227620B1 (ko) 1996-10-17 1996-10-17 네가티브 챠지펌프 회로

Publications (2)

Publication Number Publication Date
KR19980027619A KR19980027619A (ko) 1998-07-15
KR100227620B1 true KR100227620B1 (ko) 1999-11-01

Family

ID=19477792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046453A KR100227620B1 (ko) 1996-10-17 1996-10-17 네가티브 챠지펌프 회로

Country Status (3)

Country Link
US (1) US6118329A (ko)
KR (1) KR100227620B1 (ko)
TW (1) TW360871B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320797B1 (en) 1999-02-24 2001-11-20 Micron Technology, Inc. Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
US6160723A (en) * 1999-03-01 2000-12-12 Micron Technology, Inc. Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same
TWI328925B (en) * 2007-04-11 2010-08-11 Au Optronics Corp Negative voltage converter
CN100592153C (zh) * 2007-06-08 2010-02-24 群康科技(深圳)有限公司 负电压产生电路
US8897073B2 (en) 2012-09-14 2014-11-25 Freescale Semiconductor, Inc. NVM with charge pump and method therefor
US11424676B2 (en) 2020-01-24 2022-08-23 Stmicroelectronics International N.V. Positive and negative charge pump control
CN111681698B (zh) * 2020-05-25 2022-05-20 上海华虹宏力半导体制造有限公司 正负电压生成电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777577A (en) * 1985-10-01 1988-10-11 Maxim Integrated Products, Inc. Integrated dual charge pump power supply and RS-232 transmitter/receiver
US4636930A (en) * 1985-10-01 1987-01-13 Maxim Integrated Products, Inc. Integrated dual charge pump power supply and RS-232 transmitter/receiver
US4797899A (en) * 1986-12-15 1989-01-10 Maxim Integrated Products, Inc. Integrated dual charge pump power supply including power down feature and rs-232 transmitter/receiver
US4807104A (en) * 1988-04-15 1989-02-21 Motorola, Inc. Voltage multiplying and inverting charge pump
JP2780365B2 (ja) * 1989-08-14 1998-07-30 日本電気株式会社 基板電位発生回路
US5237209A (en) * 1992-03-02 1993-08-17 Analog Devices, Inc. Bipolar voltage doubler circuit
JPH0828965B2 (ja) * 1992-09-02 1996-03-21 日本電気株式会社 電圧変換回路
US5399928A (en) * 1993-05-28 1995-03-21 Macronix International Co., Ltd. Negative voltage generator for flash EPROM design
JP2560983B2 (ja) * 1993-06-30 1996-12-04 日本電気株式会社 半導体装置
US5493543A (en) * 1994-11-07 1996-02-20 Timex Corporation Capacitive charge pump driver circuit for piezoelectric alarm

Also Published As

Publication number Publication date
KR19980027619A (ko) 1998-07-15
TW360871B (en) 1999-06-11
US6118329A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
KR100555352B1 (ko) 레벨 시프트 회로
US20160006349A1 (en) Four-phase charge pump circuit
US6198340B1 (en) High efficiency CMOS pump circuit
US6137344A (en) High speed charge pump circuit having field effect transistors possessing an improved charge transfer efficiency
US20080143401A1 (en) Charge pump circuit
US7576593B2 (en) Two-phase charge pump circuit without body effect
KR100381489B1 (ko) 차지 펌프 회로
US3937983A (en) Mos buffer circuit
US20020067201A1 (en) Driver timing and circuit technique for a low noise charge pump circuit
US5914632A (en) Negative charge pump circuit
JPH06217527A (ja) 高効率ｎチャネルチャージポンプ
US6573780B2 (en) Four-phase charge pump with lower peak current
US7157957B2 (en) High voltage switch circuit for semiconductor device
KR100227620B1 (ko) 네가티브 챠지펌프 회로
US7282956B2 (en) High voltage switching circuit of nonvolatile memory device
KR100714034B1 (ko) 반도체 소자의 고전압 스위치 회로
US20050088220A1 (en) Charge pump circuit having high charge transfer efficiency
JPH0666117B2 (ja) 電気接続回路
US6201412B1 (en) Semiconductor integrated circuit with driver stabilization using parasitic capacitance
US10505521B2 (en) High voltage driver capable of preventing high voltage stress on transistors
US7276959B2 (en) Pumping circuit of semiconductor device
KR100564414B1 (ko) 반도체장치의 차지펌프
KR100256247B1 (ko) 포지티브 챠지 펌핑 장치
WO2000046648A1 (en) Four-phase charge pump with lower peak current
KR940008719B1 (ko) 전압승압회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee