KR100564414B1 - 반도체장치의 차지펌프 - Google Patents

반도체장치의 차지펌프 Download PDF

Info

Publication number
KR100564414B1
KR100564414B1 KR1019980045858A KR19980045858A KR100564414B1 KR 100564414 B1 KR100564414 B1 KR 100564414B1 KR 1019980045858 A KR1019980045858 A KR 1019980045858A KR 19980045858 A KR19980045858 A KR 19980045858A KR 100564414 B1 KR100564414 B1 KR 100564414B1
Authority
KR
South Korea
Prior art keywords
charge
unit
clock signal
power
power supply
Prior art date
Application number
KR1019980045858A
Other languages
English (en)
Other versions
KR20000027824A (ko
Inventor
진경천
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980045858A priority Critical patent/KR100564414B1/ko
Publication of KR20000027824A publication Critical patent/KR20000027824A/ko
Application granted granted Critical
Publication of KR100564414B1 publication Critical patent/KR100564414B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 PMOS다이오드를 이용하여 차지의 전달을 원할하게 하며 차지의 전달시 게이트의 전위를 강하게 턴온시켜 문턱전압을 제거하여 효율적인 펌핑이 이루어지도록 한 반도체장치의 차지펌프에 관한 것으로, 전원전압(Vdd)을 공급하는 전원공급부(10)와, 전원공급부(10)의 전하를 입력받아 제1클럭신호(CLK1)의 상승시 차지 펌핑하는 제1차지펌핑부(20)와, 제2클럭신호(CLK2)의 상승시 제1차지펌핑부(20)의 전하를 공급받아 차지 펌핑하는 제2차지펌핑부(30)와, 제1클럭신호(CLK1)의 상승시 제2차지펌핑부(30)의 전하를 공급받아 차지 펌핑하는 제3차지펌핑부(40)와, 전원공급부(10)의 전원공급을 제2클럭신호(CLK2)에 따라 단속하는 제1단속제어부(12)와, 제1차지펌핑부(20)에서 펌핑된 전원을 제1클럭신호(CLK1)에 따라 단속하는 제2단속제어부(22)와, 제2차지펌핑부(30)에서 펌핑된 전원을 단속하는 제3단속제어부(32)와, 제3차지펌핑부(40)에서 펌핑된 전원을 단속하는 제4단속제어부(42)와, 제3차지펌핑부(40)에서 펌핑된 전원을 공급받아 제2클럭신호(CLK2)의 상승시 펌핑하여 출력하는 출력부(50)로 이루어져 전하의 전달이 원할하게 이루어지며 문턱전압이 제거되어 효율적인 펌핑이 이루어질 수 있다는 이점이 있다.

Description

반도체장치의 차지펌프
본 발명은 반도체장치의 차지펌프에 관한 것으로서, 보다 상세하게는 PMOS다이오드를 이용하여 차지의 전달을 원할하게 하며 차지의 전달시 게이트의 전위를 강하게 턴온시켜 문턱전압을 제거하여 효율적인 펌핑이 이루어지도록 한 반도체장치의 차지펌프에 관한 것이다.
차지펌프는 반도체장치에서 외부의 전원전압을 공급받아 내부에서 사용되는 고전압의 양성전압이나 부성전압을 발생시키기 위해 사용된다.
부성전압은 일반적인 DRAM의 경우 기판전압으로 사용하여 DRAM칩내의 PN접합이 부분적으로 순방향 바이어스되는 것을 방지하여 메모리셀의 데이터손실이나 래치업등을 막고, 게이트의 바디효과에 따른 MOS의 문턱전압의 변화를 줄여주어 회로 동작의 안정을 꾀하며, 기생 MOS트랜지스터의 문턱전압을 높이게 된다.
또한, 플레쉬 메모리의 메모리셀에 기록된 데이터를 소거하기 위해서도 부성전압이 사용된다.
그리고, 고전압의 양성전압은 워드라인 드라이브와 비트라인 드라이버회로에서 문턱전압 손실을 줄여 메모리셀에 기록된 데이터를 손실없이 전송할 수 있도록 하며, 데이터출력 버퍼에서 전원전압의 저전압화로 인해 저전압에서 고전압을 구동할 때 사용된다.
또한, 플레쉬 메모리의 메모리셀에 데이터를 기록하기 위해 플로팅게이트에 전하를 충전시키기 위해서도 사용된다.
도1은 NMOS다이오드를 이용한 딕슨 차지펌프를 나타낸 회로도이다.
여기에 도시된 바와 같이 전원전압(Vdd)을 공급하는 전원공급부(10)와, 전원공급부(10)의 전하를 입력받아 제1클럭신호(CLK1)의 상승시 차지 펌핑하는 제1차지펌핑부(20)와, 제2클럭신호(CLK2)의 상승시 제1차지펌핑부(20)의 전하를 공급받아 차지 펌핑하는 제2차지펌핑부(30)와, 제1클럭신호(CLK1)의 상승시 제2차지펌핑부(30)의 전하를 공급받아 차지 펌핑하는 제3차지펌핑부(40)로 이루어진다.
위의 제1클럭신호(CLK1)와 제2클럭신호(CLK2)는 서로 배타적으로 작동된다.
위와 같이 이루어진 차지펌프의 작동을 설명하면 다음과 같다.
제1클럭신호(CLK1)가 저전위일 때 전원공급부(10)에서 공급되는 전하는 제1차지펌핑부(20)의 제1커패시터(C1)에 충전된다. 이때 제2클럭신호(CLK2)는 고전위가 되어 제2차지펌핑부(30)의 제2커패시터(C2)에 전하가 충전된다. 이후 클럭신호가 바뀌어서 제1클럭신호(CLK1)가 고전위가 되고 제2클럭신호(CLK2)가 저전위로 되면 제1클럭신호(CLK1)에 의해 제1차지펌핑부(20)의 제1커패시터(C1)에 충전된 전원전압(Vdd)에 전원전압(Vdd)이 더해진 값이 충전된다. 그리고 이값은 제1차지펌핑부(20)의 다이오드 결선된 제2NMOS(N2)를 통해 제2차지펌핑부(30)로 전달되어 제2커패시터(C2)에 충전된다. 이와 같이 제3차지펌핑부(40)로 전달되어 승압된 전압이 출력된다.
그런데 위와 같이 NMOS트랜지스터를 다이오드 결선하여 사용할 경우 게이트의 문턱전압에 의해 디커플링된 커패시터에 전위가 전부 전달되지 못한다는 문제점이 있다.
또한 원하는 전압레벨까지 펌핑하기 위해서는 다이오드를 직렬로 연결하여 사용하여야 한다. 그러면 기판 바이어스 효과도 단수가 늘어갈수록 전위가 뒷단까지 전달되는 것을 저해하는 역할을 하여 효율적인 펌핑이 이루어지지 않는다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 원하는 전압레벨의 전압을 얻기위해 다이오드로 사용되는 NMOS를 이용한 다이오드를 PMOS를 이용하여 구성하고 전하의 전달시 게이트에 강한 전압을 인가하여 강한 턴온이 이루어지도록 함으로서 문턱전압을 줄이고 기판 바이어스 효과돌 줄여 효율적인 펌핑이 이루어지도록 한 반도체장치의 차지펌프를 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 전원전압을 공급하는 전원공급부와, 전원공급부의 전하를 입력받아 제1클럭신호의 상승시 차지 펌핑하는 제1차지펌핑부와, 제2클럭신호의 상승시 제1차지펌핑부의 전하를 공급받아 차지 펌핑하는 제2차지펌핑부와, 제1클럭신호의 상승시 제2차지펌핑부의 전하를 공급받아 차지 펌핑하는 제3차지펌핑부와, 전원공급부의 전원공급을 제2클럭신호에 따라 단속하는 제1단속제어부와, 제1차지펌핑부에서 펌핑된 전원을 제1클럭신호에 따라 단속하는 제2단속제어부와, 제2차지펌핑부에서 펌핑된 전원을 단속하는 제3단속제어부와, 제3차지펌핑부에서 펌핑된 전원을 단속하는 제4단속제어부와, 제3차지펌핑부에서 펌핑된 전원을 공급받아 제2클럭신호의 상승시 펌핑하여 출력하는 출력부로 이루어진 것을 특징으로 한다.
위의 전원공급부 및 제1,2,3,4차지펌핑부와 출력부에서 펌핑된 전하가 역류되는 것을 차단하기 위해 사용되는 단속수단은 PMOS트랜지스터로 이루어진 것을 특징으로 한다.
위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.
제2클럭신호가 고전위가 되면서 제1단속제어부에서 전원공급부를 통해 전원공급이 이루어지도록 하여 제1차지펌핑부에서 펌핑이 일어나고 이펌핑이 일어난 전원은 계속하여 클럭이 변함에 따라 제2차지펌핑부와 제3차지펌핑부로 전달되면서 원하는 전원레벨까지 펌핑되어 출력부를 통해 출력된다.
이때 각 1,2,3차지펌핑부에서 펌핑된 전원을 전달하여 역으로 흐르는 것을 방지하기 위해 단속수단을 PMOS로 구성하여 각 제2,3,4단속제어부에서 강하게 턴온시킴으로서 문턱전압을 줄여 펌핑된 전원의 흐름을 원할하게 하여 효율적인 펌핑이 이루어지도록 작동된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도2는 본 발명에 의한 실시예로서 반도체장치의 차지펌프를 나타낸 회로도이다.
여기에서 보는 바와 같이 제1PMOS(P1)에 의해 전원전압(Vdd)을 공급을 단속하는 전원공급부(10)와, 전원공급부(10)의 전하를 입력받아 제1클럭신호(CLK1)의 상승시 차지 펌핑하는 제1커패시터(C1)와 제1커패시터(C1)에 충전된 전하를 전달하기 위한 제2PMOS(P2)로 구성된 제1차지펌핑부(20)와, 제2클럭신호(CLK2)의 상승시 제1차지펌핑부(20)의 전하를 공급받아 차지 펌핑하는 제2커패시터(C2)와 제2커패시터(C2)에 충전된 전하를 전달하는 제3PMOS(P3)로 구성된 제2차지펌핑부(30)와, 제1클럭신호(CLK1)의 상승시 제2차지펌핑부(30)의 전하를 공급받아 차지 펌핑하는 제3커패시터(C3)와 제3커패시터(C3)에 충전된 전하를 전달하는 제4PMOS(P4)로 구성된 제3차지펌핑부(40)와, 전원공급부(10)의 제1PMOS(P1)의 작동을 제2클럭신호(CLK2)에 따라 제어하는 제1단속제어부(12)와, 제1차지펌핑부(20)의 제2PMOS(P2)의 작동을 제1클럭신호(CLK1)에 따라 제어하는 제2단속제어부(22)와, 제2차지펌핑부(30)의 제3PMOS(P3)의 작동을 제2커패시터(C2)에 충전된 전압에 따라 제어하는 제3단속제어부(32)와, 제3차지펌핑부(40)의 제4PMOS(P4)의 작동을 제3커패시터(C3)에 충전된 전압에 따라 제어하는 제4단속제어부(42)와, 제3차지펌핑부(40)에서 펌핑된 전원을 공급받아 제2클럭신호(CLK2)의 상승시 펌핑하는 제4커패시터(C4)와 제4커패시터(C4)에 충전된 값을 전달하는 제4PMOS(P4)로 구성된 출력부(50)로 이루어진 것을 특징으로 한다.
위의 제1,2,3,4,5PMOS(P1)(P2)(P3)(P4)(P5)는 전단의 차지펌핑부에서 차지펌핑된 전압을 뒷단의 차지펌핑부로 전달하기도 하며 뒷단의 차지펌핑부에 걸리는 전압이 전단의 차지펌핑부로 흐르는 것을 차단하게 된다.
또한 제1,2,3,4단속제어부(12)(22)(32)(42)는 전원공급부(10), 제1,2,3차지펌핑부(20)(30)(40)의 단속수단인 제1,2,3,4PMOS(P1)(P2)(P3)(P4)의 턴온시 강하게 턴온되도록 하여 문턱전압을 줄이게 된다.
위와 같이 이루어진 본 실시예의 작동을 설명하면 다음과 같다.
먼저 제1클럭신호(CLK1)가 저전위이고 제2클럭신호(CLK2)가 고전위이면 제1단속제어부(12)의 노드 T0는 접지전위가 되어 이 값에 의해 전원공급부(10)의 제1PMOS(P1)를 턴온시켜 전원전압(Vdd)이 노드 Q0로 공급되어 제1차지펌핑부(20)의 제1커패시터(C1)에 충전된다. 이때 제2클럭신호(CLK2)에 의해 제2차지펌핑부(30)의 제2커패시터(C2)에 전하가 충전되어 노드 Q1의 전위가 상승하면서 제2PMOS(P2)는 오프되어 제2커패시터(C2)에 충전된 전하가 역류되는 것을 막아준다.
다시 제1클럭신호(CLK1)가 고전위이고 제2클럭신호(CLK2)가 저전위가 되면 위의 동작이 역으로 일어나게 된다. 즉, 제1클럭신호(CLK1)가 저전위일 때 전원전압(Vdd)이 충전되었던 노드 Q0는 제1클럭신호(CLK1)가 고전위로 상승되면서 2배의 전원전압(Vdd)까지 전위가 상승하면서 전원공급부(10)의 제1PMOS(P1)를 오프시키는 동시에 제2단속제어부(22)의 노드 T1을 접지로 만들게 되어 제2PMOS(P2)를 턴온시켜 제1커패시터(C1)에 충전된 노드 Q0의 전하가 노드 Q1으로 문턱전압의 강하없이 모두 전달된다.
위와 같이 제1클럭신호(CLK1)와 제2클럭신호(CLK2)의 변화에 따라 차지펌핑이 반복되면서 충전된 전하의 전달이 이루어지는데 BJT에 의한 전하의 흐름과 FET에 의한 전하의 흐름이 동시에 이루어질 수 있으며 대부분의 전하는 PN접합다이오드에 의해 전달된다.
그러나 PN접합다이오드에도 문턱전압이 존재하므로 클럭신호에 의해 연결된 전위가 문턱전압 만큼 강하되어 전달된다. 이때 제2,3,4단속제어부(22)(32)(42)에 의해 제1,2,3,4PMOS(P1)(P2)(P3)(P4)를 강하게 턴온시켜 전하의 흐름이 전달되도록 함으로써 PN접합다이오드에 의한 전압강하를 극복할 수 있게 된다.
상기한 바와 같이 본 발명은 승압차지펌프에서 전하를 전달하는 다이오드를 NMOS를 사용함으로서 기판 바이어스 효과에 의해 원하는 전압레벨까지 차지펌핑할 때 전위가 뒷단의 차지펌핑부로 전달되는 것이 저해되고 문턱전압에 의해 전압이 강하되는 문제점을 PMOS를 사용하여 기판 바이어스 효과를 제거하여 다단으로 연결될 경우의 전압의 전달을 원할하게 하며 강하게 PMOS를 턴온시켜 전달하도록 함으로서 문턱전압을 제거하여 효율적인 펌핑이 구현될 수 있다는 이점이 있다.
도1은 NMOS다이오드를 이용한 일반적인 딕슨 차지펌프를 나타낸 회로도이다.
도2은 본 발명에 의한 반도체장치의 차지펌프를 나타낸 회로도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 전원공급부
20,30,40 : 제1,2,3차지펌핑부
12,22,32,42 : 제1,2,3,4단속제어부
50 : 출력부

Claims (1)

  1. 반도체장치의 승압차지펌프에 있어서,
    전원전압을 공급하는 전원공급부와,
    상기 전원공급부의 전하를 입력받아 제1클럭신호의 상승시 차지 펌핑하는 제1차지펌핑부와,
    제2클럭신호의 상승시 상기 제1차지펌핑부의 전하를 공급받아 차지 펌핑하는 제2차지펌핑부와,
    상기 제1클럭신호의 상승시 상기 제2차지펌핑부의 전하를 공급받아 차지 펌핑하는 제3차지펌핑부와,
    상기 전원공급부의 전원공급을 상기 제2클럭신호에 따라 단속하는 제1단속제어부와,
    상기 제1차지펌핑부에서 펌핑된 전원을 상기 제1클럭신호에 따라 단속하는 제2단속제어부와,
    상기 제2차지펌핑부에서 펌핑된 전원을 단속하는 제3단속제어부와,
    상기 제3차지펌핑부에서 펌핑된 전원을 단속하는 제4단속제어부와,
    상기 제3차지펌핑부에서 펌핑된 전원을 공급받아 상기 제2클럭신호의 상승시 펌핑하여 출력하는 출력부를 포함하여 구성되고,
    상기 전원공급부와 상기 제1,2,3,4차지펌핑부 및 출력부에서 펌핑된 전하가 역류되는 것을 차단하기 위해 사용되는 단속수단은 PMOS트랜지스터로 구성된 것을 특징으로 하는 반도체장치의 차지펌프.
KR1019980045858A 1998-10-29 1998-10-29 반도체장치의 차지펌프 KR100564414B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045858A KR100564414B1 (ko) 1998-10-29 1998-10-29 반도체장치의 차지펌프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045858A KR100564414B1 (ko) 1998-10-29 1998-10-29 반도체장치의 차지펌프

Publications (2)

Publication Number Publication Date
KR20000027824A KR20000027824A (ko) 2000-05-15
KR100564414B1 true KR100564414B1 (ko) 2006-09-20

Family

ID=19556167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045858A KR100564414B1 (ko) 1998-10-29 1998-10-29 반도체장치의 차지펌프

Country Status (1)

Country Link
KR (1) KR100564414B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3846328A4 (en) * 2018-08-28 2022-05-25 Tohoku University INDIVIDUAL BOOST CIRCUIT, BOOST CIRCUIT AND ELECTRONIC DEVICE

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208290A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp チャージポンプ回路およびこれを用いた不揮発性メモリの動作方法
KR100407989B1 (ko) * 2001-03-27 2003-12-01 주식회사 하이닉스반도체 고전압 발생 회로
KR100806519B1 (ko) * 2007-02-16 2008-02-21 한양대학교 산학협력단 전하 펌프 회로
KR100910863B1 (ko) * 2007-12-27 2009-08-06 주식회사 하이닉스반도체 차지 펌핑 회로와 이를 이용한 클럭 동기화 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960025705A (ko) * 1994-12-27 1996-07-20 김주용 챠지 펌프회로
US5625544A (en) * 1996-04-25 1997-04-29 Programmable Microelectronics Corp. Charge pump
US5734290A (en) * 1996-03-15 1998-03-31 National Science Council Of R.O.C. Charge pumping circuit having cascaded stages receiving two clock signals
KR19980046878U (ko) * 1996-12-28 1998-09-25 김영환 네거티브 차지 펌프 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960025705A (ko) * 1994-12-27 1996-07-20 김주용 챠지 펌프회로
US5734290A (en) * 1996-03-15 1998-03-31 National Science Council Of R.O.C. Charge pumping circuit having cascaded stages receiving two clock signals
US5625544A (en) * 1996-04-25 1997-04-29 Programmable Microelectronics Corp. Charge pump
KR19980046878U (ko) * 1996-12-28 1998-09-25 김영환 네거티브 차지 펌프 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3846328A4 (en) * 2018-08-28 2022-05-25 Tohoku University INDIVIDUAL BOOST CIRCUIT, BOOST CIRCUIT AND ELECTRONIC DEVICE

Also Published As

Publication number Publication date
KR20000027824A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US6914791B1 (en) High efficiency triple well charge pump circuit
KR100483298B1 (ko) 차지 펌프 회로 및 이것을 이용한 비휘발성 메모리의 동작방법
USRE41217E1 (en) Method and apparatus for reducing stress across capacitors used in integrated circuits
US5841703A (en) Method and apparatus for removal of VT drop in the output diode of charge pumps
US6198340B1 (en) High efficiency CMOS pump circuit
JP3422838B2 (ja) 高電圧チャ−ジ・ポンプ
JP2815292B2 (ja) 半導体集積回路装置の負電荷チャージポンプ回路
US20080143401A1 (en) Charge pump circuit
US6747897B2 (en) Semiconductor charge pump circuit and nonvolatile semiconductor memory device
US7652522B2 (en) High efficiency low cost bi-directional charge pump circuit for very low voltage applications
US6686793B2 (en) Gate enhanced tri-channel positive charge pump
KR19990030115A (ko) 3상태 논리 게이트 회로를 갖는 반도체 집적회로
US6642773B2 (en) Charge pump circuit without body effects
JP2815293B2 (ja) 高効率ｎチャネルチャージポンプ
US6888400B2 (en) Charge pump circuit without body effects
US20030006824A1 (en) Four-phase charge pump with lower peak current
JPH09167958A (ja) 混合電圧システムのための出力ドライバ
KR100564414B1 (ko) 반도체장치의 차지펌프
US20050088220A1 (en) Charge pump circuit having high charge transfer efficiency
US6437637B2 (en) Charge-pump circuit and control method thereof
US7808303B2 (en) Booster circuit
US20070146054A1 (en) Booster circuit
KR100227620B1 (ko) 네가티브 챠지펌프 회로
JP4746380B2 (ja) チャージポンプ回路
KR100256247B1 (ko) 포지티브 챠지 펌핑 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981029

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030805

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19981029

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050531

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051230

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060320

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060321

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090223

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100224

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee