KR100256247B1 - 포지티브 챠지 펌핑 장치 - Google Patents

포지티브 챠지 펌핑 장치 Download PDF

Info

Publication number
KR100256247B1
KR100256247B1 KR1019970029670A KR19970029670A KR100256247B1 KR 100256247 B1 KR100256247 B1 KR 100256247B1 KR 1019970029670 A KR1019970029670 A KR 1019970029670A KR 19970029670 A KR19970029670 A KR 19970029670A KR 100256247 B1 KR100256247 B1 KR 100256247B1
Authority
KR
South Korea
Prior art keywords
potential
mos transistor
driving
pumping
terminal
Prior art date
Application number
KR1019970029670A
Other languages
English (en)
Other versions
KR19990005472A (ko
Inventor
이종오
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970029670A priority Critical patent/KR100256247B1/ko
Priority to US09/107,289 priority patent/US5977816A/en
Publication of KR19990005472A publication Critical patent/KR19990005472A/ko
Application granted granted Critical
Publication of KR100256247B1 publication Critical patent/KR100256247B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치의 포지티브 챠지 펌핑 회로.
2. 발명이 해결하고자 하는 기술적 과제
본 발명은 구동 캐패시터 모스트랜지스터의 구동전압을 크게하여 펌핑 단수를 최소화하므로써 각 단에서 펌핑 효율을 저해하는 요소인 면저항 및 문턱전압 강하(Vt drop)를 줄이는 포지티브 챠지 펌핑 장치를 제공하고자 함.
3. 발명의 해결 방법의 요지
펌핑 구동수단; 상기 펌핑 구동부의 상기 구동전위단에 공급전원전위 또는 접지전원전위를 제공하는 공급하는 전위제어수단; 상기 전위제어수단으로부터 공급전위 또는 접지전위를 전달받은 상기 구동전위단을 캐패시턴스 챠지 쉐어링에 의해 증폭하는 구동전위증폭수단; 및 상기 구동전위단이 음 전위로 내려갈 때, 상기 구동전위단과 상기 전위제어부간의 전류흐름을 차단하는 전달제어수단을 구비하여, 상기 펌핑 구동부가 최대로 2Vcc에서 최소로 -Vcc까지의 최대 3Vcc의 폭을 갖는 구동전위로 구동되도록 한다.
4. 발명의 중요한 용도
반도체 장치의 포지티브 챠지 펌핑 장치

Description

포지티브 챠지 펌핑 장치
본 발명은 반도체 메모리 장치, 특히 플래쉬 이이피롬(Flash EEPROM)과 같은 비휘발성 메모리 장치에서, 3V 또는 5V인 공급전원을 이용하여 13V 정도의 하이 전압을 생성하는 포지티브 챠지 펌핑 회로(positive charge pumping circuit)에 관한 것이다.
통상적으로, 반도체 메모리 장치에서 칩(Chip)에 공급되는 공급전원전압(Vcc) 이상으로 전압이 필요로 하는 경우 칩 내부에서 이를 자체적으로 생성하여야 하는데, 이때 사용되는 회로가 포지티브 챠지 펌핑 회로이다.
도 1은 종래기술에 따른 포지티브 챠지 펌핑 회로도로서, 이를 통해 종래기술과 그 문제점을 살펴본다. 도 1을 참조하면, 종래에는 공급전원(Vcc)에서 펌핑전위(Vpp)로의 펌핑 라인(11)에 다수의 모스트랜지스터(12, 13)가 직렬로 다이오드 접속되고, 이 모스트랜지스터들 간의 각 펌핑라인 노드에는 외부로부터 입력되는 클럭(CLK1, CLK2)과의 사이에서 다수의 모스트랜지스터(14, 15)가 병렬로 캐패시터 접속되어, 공급전원(Vcc)을 필요한 전위(+12V)인 Vpp까지 포지티브 펌핑하였다.
그러나, 이러한 종래의 포지티브챠지펌핑장치는 구동 캐패시터(모스트랜지스터 14, 15)에 공급전원전압(Vcc)과 접지전압 간을 스윙(swing)하는 클럭(CLK1, CLK2)에 의해 Vcc 폭 만큼의 구동전압을 가하기 때문에, 필요한 전위(Vpp)를 얻기 위하여 많은 단수의 다이오드 모스트랜지스터 및 캐패시터 모스트랜지스터가 필요하게 되었고, 이로 인하여, 각단에서 발생하는 면저항(sheet resistance)저항 및 문턱전압(Vt)손실이 단수와 비례하여 증가했고, 이 때문에 효율이 감소하였다.
즉, Vcc가 5V이고 모스트랜지스터의 문턱전압 Vt가 2V 라면, 각 펌핑라인 노드에는 구동 캐패시터 모스트랜지스터(14,15)에 의해 5V까지 펌핑되었다가, 다음단 펌핑노드에는 다이오드 모스트랜지스터(12,13)의 Vt만큼 강하(Drop)된 3V 만이 펌핑되므로, 12V의 필요한 전위 Vpp를 얻기 위해서는 4단의 펌핑이 이루어져야 한다.
본 발명은 구동 캐패시터 모스트랜지스터의 구동전압을 크게하여 펌핑 단수를 최소화하므로써 각 단에서 펌핑 효율을 저해하는 요소인 면저항 및 문턱전압 강하(Vt drop)를 줄이는 포지티브 챠지 펌핑 장치를 제공함을 그 목적으로 한다.
도 1은 종래의 포지티브 챠지 펌핑 회로도,
도 2는 본 발명의 일실시예에 따른 포지티브 챠지 펌핑 회로도,
도 3은 도 2의 각 외부입력클럭 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
100: 전위제어부 200: 전달제어부
300: 구동전위증폭부 400: 펌핑 구동부
상기 목적을 달성하기 위한 본 발명의 포지티브 챠지 펌핑 장치는 펌핑 라인에 다이오드 접속된 모스트랜지스터 및 펌핑 노드와 구동전위단간에 캐패시터 접속된 모스트랜지스터를 구비하는 펌핑 구동수단; 상기 펌핑 구동부의 상기 구동전위단에 공급전원전위 또는 접지전원전위를 제공하는 공급하는 전위제어수단; 상기 전위제어수단으로부터 공급전위 또는 접지전위를 전달받은 상기 구동전위단을 캐패시턴스 챠지 쉐어링에 의해 증폭하는 구동전위증폭수단; 및 상기 구동전위단이 음 전위로 내려갈 때, 상기 구동전위단과 상기 전위제어부간의 전류흐름을 차단하는 전달제어수단을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 포지티브 챠지 펌핑 장치로서, 본 발명은 펌핑 라인(21)에 다이오드 접속된 모스트랜지스터(22) 및 펌핑 노드와 구동전위단(노드 N1)간에 캐패시터 접속된 모스트랜지스터(24)를 구비하는 펌핑 구동부(400)와, 공급전원전압 및 접지전압을 공급하며, 구동 전위가 공급전원전압 Vcc보다 높을 때 전하가 Vcc로 빠져나가지 못하게 하는 전위제어부(100)와, 전위제어부(100)로부터 공급되는 공급전원전압 및 접지전원전압을 구동 캐패시터(22)에 원활하게 전달하며 구동전위(노드 N1)가 음 전위로 내려갈 때, 이 전위가 전위제어부(100)로 전달되는 것을 차단하는 전달제어부(200), 및 전위제어부(200)로부터 받은 전위를 이용하여 구동전위(노드 N1)를 증폭시키는 구동전위증폭부(300)로 구성된다.
구체적으로, 전위제어부(100)는 외부입력클럭 CLK1의 제어에 의해 자신의 출력 노드 N2를 공급전원전압으로 풀업 구동하는 풀업회로부(110)와, 외부입력클럭 CLK2의 제어에 의해 상기 출력 노드 N2를 접지전원전압으로 풀다운 구동하는 풀다엔모스트랜지스터 MN10과, 상기 CLK2의 제어에 의하여 노드 N2가 접지전위로 풀다운될 때 상기 풀업회로부(110)로부터의 전원 공급을 차단하는 스위칭 트랜지스터 MP10으로 구성된다. 즉, 구동 전위 측, 노드 N1에 Vcc전위 및 접지전위를 공급하는 장치로서, 공급전원전압단이 엔모스트랜지스터 MN11과 피모스트랜지스터 MP10을 통해 자신의 출력단 노드 N2에 연결되며, 접지전위는 엔모스트랜지스터 MN10을 통해 자신의 출력단 노드 N2에 연결된다. 그리고, MN11의 게이트단은 MN11에 의한 Vt 손실 없이 Vcc전위를 출력단 노드 N2로 전달하기 위하여, 공급전원전압단으로부터 MN11의 게이트단에 다이오드 접속된 엔모스트랜지스터 MN12와, 역시 MN11에 의한 Vt 손실 없이 Vcc전위를 출력단 노드 N2로 전달하기 위하여 외부 입력 클럭 CLK1과 MN11의 게이트단에 캐패시터 접속된 에모스트랜지스터 MN13이 접속 구성되며, MN10은 게이트로 외부 입력 클럭 CLK2를 인가 받으며, MP10은 게이트로 외부 입력 클럭 CLK2를 인가받으며 기판(또는 웰)이 MN11의 일측 노드 N4와 접속 구성되어, 출력단 노드 N2의 전위를 접지전위로 만들 때, MN11에 의하여 Vcc전위가 역류하여 공급되는 것을 막아준다.
전위증폭구동부(300)는 전위제어부(100)로부터 전달받은 노드 N1의 Vcc 또는 접지전위를 외부입력 클럭 CLK4에 의한 캐패시턴스 챠지 쉐어링(charge sharing)에 의해 2Vcc 또는 -Vcc 전위로 증폭하는 모스트랜지스터 MP31로 구성된다.
전달제어부(200)는 전위제어부(100)와 전위증폭구동부간에 접속되며 게이트로 제어부(MP21, MP20)의 제어를 받는 피모스트랜지스터 MP30을 구비하고, 제어부는 외부입력클럭 CLK3과 MP30의 게이트단(노드 N3)간에 캐패시터 접속된 MP20과 MP30의 게이트단(노드 N3)과 접지전위간에 다이오드 접속된 피모스트랜지스터 MP21로 구성된다. MP30 및 MP21의 기판(또는 웰)은 Vt 손실없은 전위전달을 위해 각기 전위제어부 출력 노드 N2 및 Vcc단에 접속된다.
도 3은 각 외부입력클럭의 타이밍도로서, 한 사이클(T)이 4주기(t1, t2, t3, t4)로 이루어지며, 외부입력클럭은 공급전압 Vcc와 접지전압 사이에서 공급전압Vcc 폭으로 스윙한다. 먼저, 초기상태를 살펴보면, 입력 주기신호의 초기 값은 CLK1, CLK2, CLK4가 접지전위이고, CLK3은 Vcc 전위이다. 따라서, 노드 N5는 엔모스트랜지스터 MN12에 의하여 Vcc-Vt의 전위를 가지며, 노드 N4는 엔모스트랜지스터 MN11에서 의하여 전위를 공급받는데 게이트 전위(노드 N5)가 Vcc-Vt이므로 노드N4의 전위는 Vcc-2Vt이다. 노드 N2는 CLK2가 접지전위 임으로 피모스트랜지스터 MP10에 의해 노드 N4와 전위가 같다. 그러므로 노드 N2의 전위는 Vcc-2Vt이다. 노드 N3은 피모스트랜지스터 MP21에 의하여 전위를 공급받으므로 노드 N3의 전위는 Vt이다. 따라서, 피모스트랜지스터 MP30은 턴-온되고 노드 N1은 노드 N2와 전위가 같은 Vcc-2Vt이다.
다음, 주기 t1에서의 동작을 살펴보면, CLK1이 Vcc가되어 캐패시터 MN13에 의해 노드 N5의 전위는 Vcc 보다 상승하게되고, 이 전위를 게이트로 인가받는 MN11은 Vt손실 없이 Vcc전위를 노드 N4에 전달할 수 있다. CLK2는 접지전위이므로 MP10에 의해 노드 N2 전위는 손실 없이 노드 N4에 전달되어 결국, 노드 N4는 Vcc의 전위를 가진다. 이때, CLK3이 접지전위이므로 노드 N3의 전위는 음전위(MP20과 MP30의 비율 조절에 의해 이 값은 결정된다)가 되어, 노드 N1은 MP30에 의한 손실없이 노드 N2의 전위를 전달받아 Vcc인 전위를 갖는다.
계속해서, 주기 t2에서의 동작을 살펴보면, CLK 4가 Vcc전위이므로 노드 N1의 전위는 Vcc에서 더 챠징되어 약 2Vcc까지 상승하고, CLK3이 Vcc전위를 가지므로 노드 N3의 전위는 Vt전위로 상승하여 노드 N2의 전위는 노드 N1과 같은 전위를 갖게된다. 한편 CLK 2가 접지전위이므로 MP10에 의하여 노드 N4는 노드 N2의 전위인 약 2Vcc이고, CLK1이 접지전위이므로 노드 N5의 전위는 Vcc-Vt의 전위를 가진다. 그러므로, 약 2Vcc로 전이된 전위는 MN11에 의하여 Vcc 공급단과 단절되고, MN10에 의하여 접지전위 공급단과 단절된다.
주기 t3에서의 동작을 살펴보면, CLK 2가 Vcc전위이므로 MN10이 턴-온되어 노드 N2의 전위는 접지전위가 되고, MP10이 턴-오프되어 노드 N4와 노드 N2의 전위는 상호 단절되며, 노드 N4의 전위는 MN11과 노드 N5의 전위에 의하여 Vcc-2Vt의 전위를 가진다. 한편 CLK 3이 접지전위이기 때문에 MP20과 MP30의 캐패시턴스 비율에 의하여 노드 N3의 전위는 음 전위로 떨어져 노드 N1은 MP30에 의한 손실없이 노드 N2와 같은 전위인 접지전위를 가진다.
끝으로, 주기 t4에서의 동작을 살펴보면, CLK 3이 Vcc전위여서 노드 N3의 전위는 다시 Vt전위로 올라가며, CLK 4가 접지전위이기 때문에 노드 N1의 전위는 약 -Vcc까지 떨어지고, MP30은 턴-오프되어 노드 N2의 전위와 노드 N1의 전위는 상호 단절된다. 그리고 MP30의 기판(또는 웰)은 노드 N2와 전위가 같고 t3이후 노드 N2의 전위에는 변화가 없다. 그러므로, 노드 N2의 전위는 접지 전위이다. 한편, CLK 1과 CLK 2가 접지전위를 가지므로, MP10에 의해 노드 N4와 노드 N2의 전위는 상호 단절된 상태를 t3주기 이후 계속 유지한다. 그러므로 노드 N2의 전위는 접지전위 이고, 노드 N4의 전위는 Vcc-2Vt의 전위를 가진다.
이상에서 설명한 바와같은 동작을 종합해 보면, 구동측 노드 N1은 주기 t1에서 전위제어부(100)에 의해 Vcc 레벨을 가지고 있다가 주기 t2에서 모스트랜지스터 MP31에 의한 캐패시턴스 챠지 쉐어링에 의해 약 2Vcc 전위로 상승하고, 주기 t3에서 전위제어부(100)에 의해 접지전위를 가지고 있다가 주기 t4에서 역시 모스트랜지스터 MP31에 의한 캐패시턴스 챠지 쉐어링에 의해 약 -Vcc의 전위를 갖게된다. 결국 전위증폭구동부(300)의 구동전위, 즉 노드 N1의 전위는 최대로 2Vcc에서 최소로 -Vcc까지 스윙함으로 최대 3Vcc의 폭을 가지고 펌핑라인 노드를 펌핑하게되고, 이에따라 12V의 필요한 전위 Vpp를 얻기 위해서는 1단의 펌핑만으로도 가능하게된다. 다시 말해서, Vcc가 5V이고 모스트랜지스터의 문턱전압 Vt가 2V 라면, 각 펌핑라인 노드에는 다이오드 모스트랜지스터(21) 및 캐패시터 모스트랜지스터(22)로 이루어진 구동단수를 1단만 구성하여도 12V의 필요한 전위 Vpp를 얻게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 구동 캐패시터 모스트랜지스터의 구동전압을 크게하여 펌핑 단수를 최소화할 수 있어, 각 단에서 펌핑 효율을 저해하는 요소인 면저항 및 문턱전압 강하(Vt drop)를 줄일 수 있다. 즉, Vcc 전원이 5 V일 때 종래의 방법에 비하여 약 1/3의 펌핑단수로써 동일한 펌핑 전압을 얻을 수 있고, Vcc 전원이 3V일 때 종래의 방법과 같은 펌핑단수에서 같은 펌핑 효과를 기대할 수 있다.

Claims (8)

  1. 펌핑 라인에 다이오드 접속된 모스트랜지스터 및 펌핑 노드와 구동전위단간에 캐패시터 접속된 모스트랜지스터를 구비하는 펌핑 구동수단;
    상기 펌핑 구동부의 상기 구동전위단에 공급전원전위 또는 접지전원전위를 제공하는 공급하는 전위제어수단;
    상기 전위제어수단으로부터 공급전위 또는 접지전위를 전달받은 상기 구동전위단을 캐패시턴스 챠지 쉐어링에 의해 증폭하는 구동전위증폭수단; 및
    상기 구동전위단이 음 전위로 내려갈 때, 상기 구동전위단과 상기 전위제어부간의 전류흐름을 차단하는 전달제어수단
    을 포함하여 이루어진 반도체 장치의 포지티브 챠지 펌핑 회로.
  2. 제1항에 있어서,
    상기 전위제어수단은
    제1외부입력클럭의 제어에 의해 자신의 출력단을 공급전원전압으로 풀업 구동하는 풀업회로수단;
    제2외부입력 클럭의 제어에 의해 상기 출력단을 접지전원전압으로 풀다운 구동하는 풀다운회로수단; 및
    상기 제2외부입력 클럭의 제어에 의하여, 상기 출력단이 접지전위로 풀다운될 때 상기 풀업회로부로부터의 전원 공급을 차단하는 스위칭수단
    을 포함하여 이루어진 반도체 장치의 포지티브 챠지 펌핑 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 구동전위증폭수단은
    제3외부입력클럭단과 상기 구동전위단간에 캐패시터 접속된 피모스트랜지스터를 포함하여 이루어진 반도체 장치의 포지티브 챠지 펌핑 회로.
  4. 제1항 또는 제2항에 있어서,
    상기 전달제어수단은
    상기 전위제어부의 출력을 자신의 문턱전압 손실없이 상기 구동 전위단에 전달하는 스위칭 모스트랜지스터; 및
    제4외부입력클럭의 제어에 의해 상기 구동전위단이 음 전위로 내려갈 때 상기 스위칭 모스트랜지스터를 턴-오프시키는 제어부를 포함하여 이루어진 반도체 장치의 포지티브 챠지 펌핑 회로.
  5. 제2항에 있어서,
    상기 풀업회로수단은
    상기 공급전원전압단과 상기 스위칭 수단간에 접속된 제1모스트랜지스터;
    상기 제1모스트랜지스터의 게이트단과 상기 공급전원전압단간에 다이오드 접속된 제2모스트랜지스터; 및
    상기 제1모스트랜지스터의 게이트단과 상기 제1외부입력클럭단간에 캐패시터 접속된 제3모스트랜지스터
    를 포함하여 이루어진 반도체 장치의 포지티브 챠지 펌핑 회로.
  6. 제5항에 있어서,
    상기 스위칭수단은 상기 전위제어부의 출력단과 상기 제1모스트랜지스터간에 접속되고 기판이 상기 제1모스트랜지스터 측에 접속되며 게이트단으로 상기 제2외부입력클럭을 인가받는 제4모스트랜지스터를 포함하여 이루어진 반도체 장치의 포지티브 챠지 펌핑 회로.
  7. 제4항에 있어서, 상기 제어부는
    상기 제3외부입력클럭단과 상기 스위칭 모스트랜지스터의 게이트단간에 캐패시터 접속된 제1모스트랜지스터; 및
    상기 스위칭 모스트랜지스터의 게이트단과 접지전원단간에 다이오드 접속되고 기판에 공급전원전압을 인가받는 제2모스트랜지스터
    를 포함하여 이루어진 반도체 장치의 포지티브 챠지 펌핑 회로.
  8. 제4항에 있어서,
    상기 제1 내지 제4외부입력클럭은 공급전압 Vcc와 접지전압 사이에서 스윙하는 펄스임을 특징으로 하는 반도체 장치의 포지티브 챠지 펌핑 회로.
KR1019970029670A 1997-06-30 1997-06-30 포지티브 챠지 펌핑 장치 KR100256247B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970029670A KR100256247B1 (ko) 1997-06-30 1997-06-30 포지티브 챠지 펌핑 장치
US09/107,289 US5977816A (en) 1997-06-30 1998-06-30 Positive charge pumping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029670A KR100256247B1 (ko) 1997-06-30 1997-06-30 포지티브 챠지 펌핑 장치

Publications (2)

Publication Number Publication Date
KR19990005472A KR19990005472A (ko) 1999-01-25
KR100256247B1 true KR100256247B1 (ko) 2000-05-15

Family

ID=19512627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029670A KR100256247B1 (ko) 1997-06-30 1997-06-30 포지티브 챠지 펌핑 장치

Country Status (2)

Country Link
US (1) US5977816A (ko)
KR (1) KR100256247B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022099B2 (en) * 2003-03-17 2006-04-04 Cardiovention, Inc. Extracorporeal blood handling system with automatic flow control and methods of use
US8051651B2 (en) * 2007-08-30 2011-11-08 Coneqtec Corp. Hydraulic flow control system
US20150129967A1 (en) 2013-11-12 2015-05-14 Stmicroelectronics International N.V. Dual gate fd-soi transistor
US9800204B2 (en) * 2014-03-19 2017-10-24 Stmicroelectronics International N.V. Integrated circuit capacitor including dual gate silicon-on-insulator transistor
US10707750B1 (en) * 2019-07-05 2020-07-07 Delta Electronics Int'l (Singapore) Pte Ltd Charge-based charge pump with wide output voltage range

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4621315A (en) * 1985-09-03 1986-11-04 Motorola, Inc. Recirculating MOS charge pump
JPH07501679A (ja) * 1991-10-30 1995-02-16 ザイリンクス，インコーポレイテッド ポンプ電圧発生器用レギュレータ
NL9200057A (nl) * 1992-01-14 1993-08-02 Sierra Semiconductor Bv Terugkoppelnetwerk voor cmos hoogspanningsgenerator om (e)eprom-geheugen cellen te programmeren.
JP2806717B2 (ja) * 1992-10-28 1998-09-30 日本電気アイシーマイコンシステム株式会社 チャージポンプ回路
US5399928A (en) * 1993-05-28 1995-03-21 Macronix International Co., Ltd. Negative voltage generator for flash EPROM design
JP3431774B2 (ja) * 1995-10-31 2003-07-28 ヒュンダイ エレクトロニクス アメリカ 混合電圧システムのための出力ドライバ
US5841703A (en) * 1996-12-31 1998-11-24 Intel Corporation Method and apparatus for removal of VT drop in the output diode of charge pumps

Also Published As

Publication number Publication date
US5977816A (en) 1999-11-02
KR19990005472A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US7208996B2 (en) Charge pump circuit
US6198340B1 (en) High efficiency CMOS pump circuit
EP1338081B1 (en) Charge pump power supply
US7567118B2 (en) Booster circuit
JP3323936B2 (ja) 上昇率を制御するチャージ・ポンプ
US20040095806A1 (en) Boosting circuit and non-volatile semiconductor storage device containing the same
US6366482B1 (en) Voltage conversion circuit
JP3846741B2 (ja) 半導体集積回路の電圧昇圧回路
US5914632A (en) Negative charge pump circuit
US6573780B2 (en) Four-phase charge pump with lower peak current
US7292089B2 (en) Charge pump circuit with no output voltage loss
KR100714034B1 (ko) 반도체 소자의 고전압 스위치 회로
KR100256247B1 (ko) 포지티브 챠지 펌핑 장치
US6191642B1 (en) Charge pump circuit
EP0144636B1 (en) A programmable oscillator with power down feature and frequency adjustment
KR100227620B1 (ko) 네가티브 챠지펌프 회로
US6736474B1 (en) Charge pump circuit
KR100564414B1 (ko) 반도체장치의 차지펌프
KR101447917B1 (ko) 차지 펌핑 동작을 수행하는 반도체 장치
KR0144488B1 (ko) 전하 펌프 회로
EP1159659B1 (en) Four-phase charge pump with lower peak current
KR100349349B1 (ko) 승압 전압 발생기
KR100576504B1 (ko) 챠지펌프 회로
KR100452636B1 (ko) 반도체 메모리 장치용 클럭 발생기
KR0144054B1 (ko) 반도체 소자의 내부고전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee