KR100714034B1 - 반도체 소자의 고전압 스위치 회로 - Google Patents

반도체 소자의 고전압 스위치 회로 Download PDF

Info

Publication number
KR100714034B1
KR100714034B1 KR1020030070557A KR20030070557A KR100714034B1 KR 100714034 B1 KR100714034 B1 KR 100714034B1 KR 1020030070557 A KR1020030070557 A KR 1020030070557A KR 20030070557 A KR20030070557 A KR 20030070557A KR 100714034 B1 KR100714034 B1 KR 100714034B1
Authority
KR
South Korea
Prior art keywords
pumping
high voltage
transistor
voltage
clock signal
Prior art date
Application number
KR1020030070557A
Other languages
English (en)
Other versions
KR20050034847A (ko
Inventor
김도국
Original Assignee
에스티마이크로일렉트로닉스 엔.브이.
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티마이크로일렉트로닉스 엔.브이., 주식회사 하이닉스반도체 filed Critical 에스티마이크로일렉트로닉스 엔.브이.
Priority to KR1020030070557A priority Critical patent/KR100714034B1/ko
Priority to US10/876,144 priority patent/US7030684B2/en
Priority to JP2004188565A priority patent/JP4429096B2/ja
Priority to TW093119269A priority patent/TWI277295B/zh
Publication of KR20050034847A publication Critical patent/KR20050034847A/ko
Application granted granted Critical
Publication of KR100714034B1 publication Critical patent/KR100714034B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 고전압 스위치 회로에 관한 것으로, 본 발명은 백 바이어스로 인한 문턱 전압 상승를 줄여 약1.4V이하의 저전압에서도 플래시메모리에서 필요로 하는 약 20V이상의 고전압을 효과적으로 스위칭 할 수 있으며, 본 발명의 스위치 회로를 통해 저전압의 메모리 소자를 개발할 수 있고, 펌핑 커패시터의 면적도 줄일 수 있는 반도체 소자의 고전압 스위치 회로를 제공한다.
펌핑부, 네이티브 트랜지스터, 포지티브 피드백

Description

반도체 소자의 고전압 스위치 회로{High voltage switch circuit of semiconductor device}
도 1은 종래 기술에 따른 고전압 스위치 회로도이다.
도 2는 본 발명에 따른 반도체 소자의 고전압 스위치 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 100 : 펌핑부 20, 300 : 프리차지부
30, 200 : 스위치부
본 발명은 반도체 소자의 고전압 스위치 회로에 관한 것으로, 특히, 저전압에서 고전압을 효과적으로 전달시켜줄 수 있는 고전압 스위치 회로에 관한 것이다.
반도체 소자에는 입력 전원전압보다 높은 펌핑된 전압이 필요하고, 이러한 전압을 통과시키기 위해서는 고전압 전달 스위치가 필요하다.
도 1은 종래 기술에 따른 고전압 스위치 회로도이다.
도 1을 참조하면, 종래의 고전압 스위치 회로는 외부의 인에이블 신호(EN)와 클럭 신호(CLK)에 따라 펌핑 클럭 신호(P_CLK)를 출력하는 낸드 게이트(NG1)와, 외부 제 1 고전압(Vpp)과 펌핑 클럭 신호(P_CLK)에 따라 펌핑전압(Vpump)을 출력하는 펌핑부(10)와, 인에이블 신호(EN)에 따라 펌핑부(10)의 출력을 프리차지하는 프리차지부(20)와, 펌핑부(10)의 펌핑전압(Vpump)에 따라 제 2 고전압(Vin)을 전송하는 스위치부(30)를 포함한다.
펌핑부(10)는 펌핑 클럭 신호 입력단과 펌핑부(10)의 출력단 사이에 접속된 제 1 커패시터(C1)와, 펌핑 클럭 신호 입력단과 제 1 노드(Q1) 사이에 직렬로 접속된 인버터(I1)와 제 2 커패시터(C2)와, 제 1 노드(Q1)와 펌핑부(10)의 출력단 사이에 접속되어 상기 제 1 노드(Q1)에 따라 구동하는 네이티브 제 1 트랜지스터(T1)와, 제 1 노드(Q1)와 외부 고전압 입력단 사이에 접속되어 상기 펌핑부(10)의 출력단에 따라 구동하는 제 2 트랜지스터(T2)를 포함한다.
프리차지부(20)는 인에이블 신호 입력단과 펌핑부(10)의 출력단 사이에 접속되어 전원전압(Vcc)에 따라 구동하는 제 3 트랜지스터(T3)를 포함한다. 스위치부(30)는 제 2 고전압 입력단(Vin)과 제 2 고전압 출력단(Vout) 사이에 접속되어 펌핑부(10)의 출력에 따라 구동하는 제 4 트랜지스터(T4)를 포함한다.
이하, 상술한 바와 같은 구성을 갖는 종래의 고전압 스위치 회로의 동작에 관해 설명한다.
인에이블 신호(EN)가 로직 하이가 되면 제 3 트랜지스터(T3)에 의해 펌핑부(10)의 출력단을 프리차지한다. 이때 클럭 신호(CLK)에 따라서 낸드 게이트(NG1)의 출력값이 변화하게 되고, 인버터(I1)에 의해 그 값이 반전된다. 제 1 및 제 2 커패시터(C1 및 C2)와, 제 1 및 제 2 트랜지스터(T1 및 T2)로 구성된 포지티브 피드백 루프(Positive Feedback Loop)를 통해 펌핑전압(Vpump)을 생성하게 된다. 하지만, 종래의 회로에 있어서는, 제 1 및 제 2 트랜지스터(T1 및 T2)의 백 바이어스(Back Bias)로 인해 문턱 전압이 상승하게 되고, 이로인해 포지티브 피드백 루프의 손실이 증대하게 된다. 이로써, 전원전압이 2.5V 이하의 저전압에서는 고전압 스위치가 제대로 동작하지 않게 되는 문제점이 발생하였다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 펌프부 내의 트랜지스터를 네이티브 트랜지스터와 트리플 웰을 갖는 트랜지스터로 구성하고, 외부의 제어 트랜지스터를 두어 백 바이어스로 인한 포지티브 피드백 루프의 손실을 감소시킴으로써 고전압을 효과적으로 전달할 수 있도록 한다.
본 발명에 따른 클럭 신호와 인에이블 신호의 로직 조합에 따라 펌핑 클럭 신호를 출력하는 낸드 게이트와, 네이티브 트랜지스터와 트리플 웰을 갖는 트랜지스터를 포함하고 제 1 고전압과 상기 펌핑 클럭 신호에 따라 펌핑전압을 출력하는 펌핑부 및 상기 펌핑전압에 따라 제 2 고전압을 전송하는 스위치부를 포함하고, ㅍ상기 트리플 웰을 갖는 트랜지스터는 상기 펌핑부의 출력에 따른 제 1 고전압을 벌크에 제공받는 반도체 소자의 고전압 스위치 회로를 제공한다.
바람직하게 상기 펌핑부는 상기 펌핑 클럭 신호의 전압을 상기 펌핑부의 출력으로 펌핑하는 제 1 커패시터와, 상기 펌핑 클럭 신호를 반전하는 인버터와, 상기 반전된 펌핑 클럭 신호의 전압을 제 1 노드에 펌핑하는 제 2 커패시터와, 상기 제 1 노드에 따라 상기 제 1 노드의 전압을 상기 펌핑부의 출력단에 인가하는 트리플 웰을 갖는 제 1 트랜지스터와, 상기 펌핑부의 출력단에 따라 상기 제 1 고전압을 상기 제 1 노드에 전송하는 네이티브 제 2 트랜지스터 및 상기 펌핑부의 출력단에 따라 상기 제 1 고전압을 상기 제 1 트랜지스터의 벌크에 전송하는 네이티브 제 3 트랜지스터를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명에 따른 반도체 소자의 고전압 스위치 회로도이다.
도 2를 참조하면, 본 발명의 고전압 스위치 회로는 외부의 클럭 신호(CLK)와 인에이블 신호(EN)의 로직 조합에 따라 펌핑 클럭 신호(P_CLK)를 출력하는 낸드게이트(NG100)와, 백바이어스 효과를 줄일 수 있는 네이티브 트랜지스터와 트리플 웰을 갖는 트랜지스터를 포함하고 외부 제 1 고전압(Vpp)과 펌핑 클럭 신호(P_CLK)에 따라 펌핑전압(Vpump)을 출력하는 펌핑부(100)와, 펌핑전압(Vpump)에 따라 제 2 고전압(Vin)을 전송하는 스위치부(200)와, 인에이블 신호(EN)에 따라 펌핑부(100)의 출력을 프리차지 하는 프리차지부(300)를 포함한다.
펌핑부(100)는 펌핑 클럭 신호(P_CLK)의 전압을 펌핑부(100)의 출력으로 펌핑하는 제 1 커패시터(C100)와, 펌핑 클럭 신호(P_CLK)를 반전하는 인버터(I100)와, 반전된 펌핑 클럭 신호의 전압을 제 1 노드(Q100)에 펌핑하는 제 2 커패시터(C200)와, 제 1 노드(Q100)에 따라 제 1 노드(Q100)의 전압을 펌핑부(100)의 출력단에 인가하는 트리플 웰을 갖는 제 1 트랜지스터(T100)와, 펌핑부(100)의 출력단에 따라 제 1 고전압(Vpp)을 제 1 노드(Q100)에 전송하는 네이티브 제 2 트랜지스터(T200)와, 펌핑부(100)의 출력단에 따라 제 1 고전압(Vpp)을 제 1 트랜지스터(T100)의 벌크에 전송하는 네이티브 제 3 트랜지스터(T300)를 포함한다.
스위치부(200)는 펌핑 전압(Vpump)에 따라 제 2 고전압(Vin)을 전송하는 제 4 트랜지스터(T400)를 포함한다. 프리차지부(300)는 전원전압(Vcc)에 따라 인에이블 신호(EN)의 전압으로 펌핑부(100)의 출력단을 프리차지 하는 제 5 트랜지스터(T500)를 포함한다.
본 실시예에서는 백 바이어스로 인한 트랜지스터의 문턱 전압 상승을 방지하기 위하여 제 2 트랜지스터(T200)를 네이티브 트랜지스터로 하였으며, 제 1 트랜지 스터(T100)를 트리플 웰을 갖는 LVN 트랜지스터를 사용하고, 제 1 트랜지스터(T100)의 벌크 바이어스를 상승시키기 위해 네이티브 트랜지스터를 사용하였다. 이로써, 저전압(약 2.5V이하)에서도 고전압을 효과적으로 전달할 수 있도록 하였다. 이때, 제 1 및 제 2 트랜지스터(T100 및 T200)는 포지티브 피드백 루프를 구성하고 있다. 본 실시예에서는 약 1.4V이하의 저전압에서도 고전압을 전송할 수 있다.
이하, 상술한 바와 같은 구성을 갖는 본 발명의 일 실시예에 따른 고전압 스위치 회로의 동작에 관해 설명한다.
먼저 인에이블 신호(EN)가 로직 하이가 되면, 펌핑부(100)의 출력이 제 5 트랜지스터(T500)에 의해 프리차지 되고, 클럭 신호(CLK)에 의해 펌핑 클럭 신호(P_CLK)의 상태가 변화하게 된다. 변화된 펌핑 클럭 신호(P_CLK) 만큼 펌핑부(100)의 출력이 상승하게 되고, 펌핑부(100) 출력이 상승한 만큼 제 1 노드(Q100)가 상승하게된다. 다시한번 펌핑 클럭 신호(P_CLK)가 변화하게 되면, 제 1 트랜지스터(T100)의 문턱 전압 손실을 거쳐 펌핑부(100)의 출력이 재 상승하게 된다.
이와 같은 포지티브 피드백 동작을 통해 펌핑부(100)의 출력(펌핑전압)이 제 2 고전압(Vin)과 동일한 레벨의 전압이 되도록 한다. 펌핑전압(Vpump)을 제 4 트랜지스터(T400)의 게이트 전압으로 사용하여 제 2 고전압(Vin)을 효과적으로 전달하게 된다. 즉 펌핑 전압(Vpump)이 Vin + Vt(T400)이상이면 제 2 고전압(Vin)은 아무런 손실 없이 Vout으로 전달된다. 제 2 고전압(Vin)은 약 20V 이상의 전압을 지칭 한다.
또한, 제 3 트랜지스터(T300)에 의해 제 1 트랜지스터(T100)의 문턱 전압 손실을 최소화하여 펌핑전압(Vpump)이 감소되는 현상을 방지할 수 있게 된다. 이는 게이트 전압과 벌크전압간의 차가 클수록 문턱 전압이 높아지는 현상을 제 3 트랜지스터(T300)를 통해 제 1 트랜지스터(T100)의 게이트 전압과 동일한 레벨의 전압을 제 1 트랜지스터(T100)의 벌크에 인가함으로써 해결할 수 있다.
상술한 바와 같이, 본 발명은 백 바이어스로 인한 문턱 전압 상승를 줄여 약1.4V이하의 저전압에서도 플래시메모리에서 필요로 하는 약 20V이상의 고전압을 효과적으로 스위칭 할 수 있다.
또한, 본 발명의 스위치 회로를 통해 저전압의 메모리 소자를 개발할 수 있고, 펌핑 커패시터의 면적도 줄일 수 있다.

Claims (3)

  1. 클럭 신호와 인에이블 신호의 로직 조합에 따라 펌핑 클럭 신호를 출력하는 낸드 게이트;
    네이티브 트랜지스터와 트리플 웰을 갖는 트랜지스터를 포함하고 제 1 고전압과 상기 펌핑 클럭 신호에 따라 펌핑전압을 출력하는 펌핑부; 및
    상기 펌핑전압에 따라 제 2 고전압을 전송하는 스위치부를 포함하고,
    상기 트리플 웰을 갖는 트랜지스터는 상기 펌핑부의 출력에 따른 제 1 고전압을 벌크에 제공받는 것을 특징으로 하는 반도체 소자의 고전압 스위치 회로.
  2. 제 1 항에 있어서, 상기 펌핑부는,
    상기 펌핑 클럭 신호의 전압을 상기 펌핑부의 출력으로 펌핑하는 제 1 커패시터;
    상기 펌핑 클럭 신호를 반전하는 인버터;
    상기 반전된 펌핑 클럭 신호의 전압을 제 1 노드에 펌핑하는 제 2 커패시터;
    상기 제 1 노드에 따라 상기 제 1 노드의 전압을 상기 펌핑부의 출력단에 인가하는 트리플 웰을 갖는 제 1 트랜지스터;
    상기 펌핑부의 출력단에 따라 상기 제 1 고전압을 상기 제 1 노드에 전송하는 네이티브 제 2 트랜지스터; 및
    상기 펌핑부의 출력단에 따라 상기 제 1 고전압을 상기 제 1 트랜지스터의 벌크에 전송하는 네이티브 제 3 트랜지스터를 포함하는 반도체 소자의 고전압 스위치 회로.
  3. 제 1 항에 있어서,
    상기 인에이블 신호에 따라 상기 펌핑부의 출력을 프리차지 하는 제 5 트랜지스터를 더 포함하는 반도체 소자의 고전압 스위치 회로.
KR1020030070557A 2003-10-10 2003-10-10 반도체 소자의 고전압 스위치 회로 KR100714034B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030070557A KR100714034B1 (ko) 2003-10-10 2003-10-10 반도체 소자의 고전압 스위치 회로
US10/876,144 US7030684B2 (en) 2003-10-10 2004-06-24 High voltage switch circuit of semiconductor device
JP2004188565A JP4429096B2 (ja) 2003-10-10 2004-06-25 半導体素子の高電圧スイッチ回路
TW093119269A TWI277295B (en) 2003-10-10 2004-06-30 High voltage switch circuit of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030070557A KR100714034B1 (ko) 2003-10-10 2003-10-10 반도체 소자의 고전압 스위치 회로

Publications (2)

Publication Number Publication Date
KR20050034847A KR20050034847A (ko) 2005-04-15
KR100714034B1 true KR100714034B1 (ko) 2007-05-04

Family

ID=34420595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030070557A KR100714034B1 (ko) 2003-10-10 2003-10-10 반도체 소자의 고전압 스위치 회로

Country Status (4)

Country Link
US (1) US7030684B2 (ko)
JP (1) JP4429096B2 (ko)
KR (1) KR100714034B1 (ko)
TW (1) TWI277295B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569963B1 (ko) 2012-06-19 2015-11-17 인피니언 테크놀로지스 아게 승압 스위치에 대한 시스템 및 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520682B1 (ko) * 2004-02-25 2005-10-11 주식회사 하이닉스반도체 반도체 소자의 고전압 스위치 회로
JP4199765B2 (ja) * 2005-12-02 2008-12-17 マイクロン テクノロジー，インコーポレイテッド 高電圧スイッチング回路
US7599231B2 (en) * 2006-10-11 2009-10-06 Atmel Corporation Adaptive regulator for idle state in a charge pump circuit of a memory device
US7471135B2 (en) * 2006-12-05 2008-12-30 Cypress Semiconductor Corp. Multiplexer circuit
US7821866B1 (en) 2007-11-14 2010-10-26 Cypress Semiconductor Corporation Low impedance column multiplexer circuit and method
EP2245191A1 (en) * 2008-01-17 2010-11-03 Sequenom, Inc. Single molecule nucleic acid sequence analysis processes and compositions
KR101610829B1 (ko) * 2009-12-15 2016-04-11 삼성전자주식회사 트리플 웰 구조를 가지는 플래시 메모리 소자
US8493255B2 (en) * 2011-02-24 2013-07-23 Texas Instruments Incorporated High speed, high voltage multiplexer
KR101516306B1 (ko) * 2014-06-16 2015-05-04 (주)피델릭스 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃
KR101516316B1 (ko) * 2014-06-24 2015-05-04 (주)피델릭스 플래시 메모리 장치의 고전압 스위칭 회로 및 이에 포함되는 펌핑 모스 트랜지스터의 레이아웃
CN104753511B (zh) * 2015-04-20 2017-11-07 中国电子科技集团公司第二十四研究所 一种低压低功耗线型模拟开关

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009557A (ko) * 1999-07-12 2001-02-05 김영환 고속 컬럼 동작용 고전압 발생 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69519090T2 (de) * 1995-07-28 2001-06-13 Stmicroelectronics S.R.L., Agrate Brianza Verbesserte Ladungspumpenschaltung
US5767729A (en) * 1996-10-31 1998-06-16 Integrated Silicon Solution Inc. Distribution charge pump for nonvolatile memory device
US5784326A (en) * 1997-06-04 1998-07-21 Holtek Microelectronics Inc. Voltage raising device
JP3910765B2 (ja) * 1999-09-08 2007-04-25 株式会社東芝 電圧発生回路及びこれを用いた電圧転送回路
KR100535650B1 (ko) * 2002-07-15 2005-12-08 주식회사 하이닉스반도체 플래쉬 메모리 장치의 블럭 선택 회로
US6930536B2 (en) * 2003-11-04 2005-08-16 Micron Technology, Inc. Voltage booster

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009557A (ko) * 1999-07-12 2001-02-05 김영환 고속 컬럼 동작용 고전압 발생 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569963B1 (ko) 2012-06-19 2015-11-17 인피니언 테크놀로지스 아게 승압 스위치에 대한 시스템 및 방법

Also Published As

Publication number Publication date
US7030684B2 (en) 2006-04-18
KR20050034847A (ko) 2005-04-15
TWI277295B (en) 2007-03-21
US20050077951A1 (en) 2005-04-14
JP4429096B2 (ja) 2010-03-10
JP2005117619A (ja) 2005-04-28
TW200524276A (en) 2005-07-16

Similar Documents

Publication Publication Date Title
JP4044800B2 (ja) 電荷ポンプ回路
US20060044042A1 (en) High voltage switching circuit of a NAND type flash memory device
KR100714034B1 (ko) 반도체 소자의 고전압 스위치 회로
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
KR20090126551A (ko) 레벨 시프터 회로
KR20070030092A (ko) 반도체 집적회로 및 그 내부전압 제어방법
KR100520682B1 (ko) 반도체 소자의 고전압 스위치 회로
US8421522B2 (en) High voltage generator and method of generating high voltage
US7053689B2 (en) High voltage switch circuit
US7276959B2 (en) Pumping circuit of semiconductor device
KR100610013B1 (ko) 반도체 메모리에 채용하기 적합한 차아지 펌프회로
KR100256247B1 (ko) 포지티브 챠지 펌핑 장치
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
US7221573B2 (en) Voltage up converter
KR100567526B1 (ko) 메모리 칩의 파워업 리세트 회로
KR100349349B1 (ko) 승압 전압 발생기
KR20080114216A (ko) 고전압 스위치 회로
KR0152352B1 (ko) 논리 레벨 천이기
KR100560769B1 (ko) 고전압 펌핑 회로
KR200284963Y1 (ko) 안정된 고전압을 발생하는 고전압발생기
KR101043381B1 (ko) 플로우팅을 방지하는 입력 버퍼
KR101188981B1 (ko) 반도체 소자의 고전압 제어 회로
JP2005184671A (ja) 電圧レベルシフタ回路
KR100219493B1 (ko) 반도체장치의 초기전원전압 공급회로 및 이를이용한 승압전압 발생기
KR100576476B1 (ko) 온-칩 전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee