CN104753511B - 一种低压低功耗线型模拟开关 - Google Patents

Abstract

本发明提供一种低压低功耗线型模拟开关，包括主开关晶体管、源极跟随器电路、功率晶体管、第一偏置电路、第二偏置电路、第一控制电路、第二控制电路、直流高压产生电路和内部开关信号产生电路。本发明提供的低压低功耗线型模拟开关，其工作状态分为导通态和断开态：在导通态输入信号无扭曲或者低扭曲地传输到输出信号，在断开态，断开输入信号与输出信号间的连接；并可通过外部输入开关信号，控制线型模拟开关处于导通态还是断开态。该线型模拟开关可由半导体深亚微米CMOS工艺制造，单一直流电源电压供电，可工作在极低的供电电压下，消耗极低的功耗。相比现有的自举开关，该线型模拟开关可长期工作在导通态，并且输入范围可达整个电源电压范围。

Description

一种低压低功耗线型模拟开关

技术领域

本发明属于模拟/混合信号集成电路技术领域，具体涉及一种深亚微米低压低功耗线型模拟开关。

背景技术

线型模拟开关广泛应用于模拟/混合信号集成电路前端，特别地应用于多通道模数转换器前端，实现通道的选择和配置。在这种情况下，线型模拟开关的性能直接影响整个模数转换器的性能。单个MOS晶体管是良好的开关器件，广泛应用于数字集成电路，但是当其用于模拟/混合信号集成电路连通和关断模拟信号时，会使模拟信号产生扭曲。以NMOS晶体管为例，单个NMOS晶体管的导通电阻可写作：

Ron＝1/(Un×Cox×(W/L)×(Vg-Vin-Vth)) (1)

上式中，Un是一物理参数表示电子迁移率，Cox是一工艺参数表示单位栅氧化层电容，W和L是器件几何参数，分别表示器件的栅宽和栅长，Vth是一器件参数表示NMOS晶体管的阈值电压，Vg表示加在NMOS晶体管栅极上的电压，Vin为输入信号电压。由(1)式可见，NMOS晶体管作开关器件时，其导通电阻会随输入信号变化，因而会使通过它的信号发生扭曲。PMOS晶体管作开关器件时，也存在同样的问题。为了解决MOS晶体管导通电阻随输入信号变化的问题，现在广泛采用自举开关的方法。

图1为自举开关的原理图，其包括一NMOS晶体管M、一采样电容Cs和若干开关组成，供电电源为直流电源Vcc。图1中，开关S1、S2、S3、S4、和S5由时钟信号CLK控制，当时钟信号CLK为低电平时，开关S1、S2和S3闭合，S4和S5断开，NMOS晶体管M的栅极被连接到地电位，NMOS晶体管M截止，断开输入信号Vin与输出信号Vout间的连接；同时供电电源Vcc对采样电容Cs充电，直至Cs两端压差达到Vcc。经过半个时钟周期后，时钟信号CLK发生翻转，从低电平跳变为高电平，图1中开关S1、S2和S3断开，S4和S5闭合，电容Cs被接到NMOS晶体管M的栅极与源极之间，由于电容的电荷保持功能，NMOS晶体管M的栅极与源极之间压差将保持在Vcc，也就是说：

Vg-Vin＝Vcc (2)

由于Vcc大于NMOS晶体管的阈值电压，NMOS晶体管M将开启，连接输入信号和输出信号。把(2)式代入(1)得到NMOS晶体管M的导通电阻为：

Ron＝1/(Un×Cox×(W/L)×(Vcc-Vth)) (3)

由(3)式可见，导通电阻与输入信号无关，即输入信号Vin可以无扭曲或者低扭曲地传输到输出信号Vout。

但是，本发明的发明人研究发现，图1中所示的自举开关存在如下缺点：必须反复给采样电容Cs充电，以补充漏电造成的电荷损失。这样，将导致自举开关不能长期工作在导通状态，必须交替地工作在导通和断开状态。然而在某些应用下，特别是作为模拟/混合信号模拟前端使用时，要求模拟开关长期处于导通状态，因而这种情况下图1中所示的自举开关是不能胜任的。

发明内容

针对现有技术中自举开关必须反复给采样电容Cs充电，以补充漏电造成的电荷损失，由此将导致自举开关不能长期工作在导通状态的技术问题，本发明提供一种新型的深亚微米低压低功耗线型模拟开关，解决了现有自举开关不能长期工作在导通状态的缺点。

为了实现上述目的，本发明采用如下技术方案：

一种低压低功耗线型模拟开关，包括主开关晶体管、源极跟随器电路、功率晶体管、第一偏置电路、第二偏置电路、第一控制电路、第二控制电路、直流高压产生电路和内部开关信号产生电路；其中，

所述主开关晶体管为一NMOS管，其源极同时连接输入信号和源极跟随器电路的输入端，漏极连接输出信号，栅极同时连接源极跟随器电路的输出端和第一控制电路的输出端，且在线型模拟开关的断开态，第一控制电路将主开关晶体管的栅极拉到地电位；

所述直流高压产生电路的输入端连接外部直流供电电压Vcc，输出端将产生的直流高压作为电源分别供给第二偏置电路、第二控制电路和功率晶体管，且在线型模拟开关的导通态，第二控制电路发送一个信号开启功率晶体管，直流高压产生电路产生的直流高压被功率晶体管驱动后作为电源分别供给第一偏置电路、源极跟随器电路和第一控制电路；

所述第一偏置电路给源极跟随器电路提供偏置信号，第二偏置电路给第二控制电路提供偏置信号；

所述内部开关信号产生电路根据外部输入开关信号产生第一内部开关信号和第二内部开关信号，所述第一内部开关信号用于设置第二控制电路的工作方式，所述第二内部开关信号用于设置第一控制电路的工作方式。

本发明提供的低压低功耗线型模拟开关，其工作状态分为导通态和断开态：在导通态输入信号无扭曲或者低扭曲地传输到输出信号，在断开态，断开输入信号与输出信号间的连接；并可通过外部输入开关信号，控制线型模拟开关处于导通态还是断开态。该线型模拟开关可由半导体深亚微米CMOS(互补金属场效应晶体管)工艺制造，单一直流电源电压供电，可工作在极低的供电电压下(低至1.2V)，消耗极低的功耗。相比现有的自举开关，该线型模拟开关可长期工作在导通态，并且输入范围可达整个电源电压范围，这是现有技术不能实现的，可应用于模拟/混合信号集成电路前端，特别地可应用于多通道模数转换器前端，实现通道的选择和配置。

进一步，所述源极跟随器电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第三PMOS晶体管，所述第一PMOS晶体管的栅极作为输入端同时连接输入信号和主开关晶体管的源极，漏极连接第二PMOS晶体管的源极，源极连接第一NMOS晶体管的源极，第一NMOS晶体管的栅极和漏极连接在一起后作为源极跟随器电路的输出端连接主开关晶体管的栅极，第三PMOS晶体管的漏极连接第一NMOS晶体管的栅极和漏极，源极连接功率晶体管的漏极，栅极由第一偏置电路提供一高于外部直流供电电压Vcc的偏置电压，第二PMOS晶体管的栅极和漏极连接在一起后接地。

进一步，所述第一偏置电路包括第四PMOS晶体管和第二NMOS晶体管，所述第四PMOS晶体管的源极连接功率晶体管的漏极，栅极和漏极连接在一起后连接第二NMOS晶体管的栅极和漏极，第二NMOS晶体管的源极连接外部直流供电电压Vcc。

进一步，所述内部开关信号产生电路包括第一反相器电路和第二反相器电路，所述第一反相器电路的输入端连接外部输入开关信号，输出端连接第二反相器电路的输入端，第一反相器电路的输出端产生第一内部开关信号，第二反相器电路的输出端产生第二内部开关信号。

进一步，所述第二控制电路包括第五PMOS晶体管、第六PMOS晶体管、第三NMOS晶体管和第四NMOS晶体管，所述第五PMOS晶体管的源极连接直流高压产生电路产生的高压直流电压信号，漏极连接功率晶体管的栅极和第六PMOS晶体管的源极，栅极由第二偏置电路提供一高于外部直流供电电压Vcc的偏置电压，第六PMOS晶体管的栅极由第二偏置电路提供一低于外部直流供电电压Vcc的偏置电压，漏极连接第三NMOS晶体管的漏极，第三NMOS晶体管的源极连接第一内部开关信号和第四NMOS晶体管的源极和漏极，栅极接外部直流供电电压Vcc，第四NMOS晶体管的栅极连接功率晶体管的栅极。

进一步，所述第二偏置电路包括第七PMOS晶体管、第五NMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十一PMOS晶体管，所述第七PMOS晶体管的源极连接直流高压产生电路产生的高压直流电压信号，栅极和漏极连接在一起后连接第五NMOS晶体管的漏极和栅极，第五NMOS晶体管的源极连接外部直流供电电压Vcc，第八PMOS晶体管的源极和漏极连接在一起后连接第七PMOS晶体管的栅极和漏极，栅极连接外部直流供电电压Vcc，第九PMOS晶体管的源极连接直流高压产生电路产生的高压直流电压信号，栅极连接第七PMOS晶体管的栅极和漏极，漏极连接第十PMOS晶体管的源极，第十PMOS晶体管的漏极连接第六NMOS晶体管的漏极和栅极，栅极连接外部直流供电电压Vcc，第六NMOS晶体管的源极连接第七NMOS晶体管的栅极和漏极，第七NMOS晶体管的源极连接第八NMOS晶体管的栅极和漏极，第八NMOS晶体管的源极接地，第九NMOS晶体管的栅极连接第八NMOS晶体管的栅极和漏极，源极接地，漏极连接第十一PMOS晶体管的栅极和漏极，第十一PMOS晶体管的源极连接外部直流供电电压Vcc，第七PMOS晶体管的漏极输出第二偏置电压并供给第二控制电路中第五PMOS晶体管的栅极，第十一PMOS晶体管的漏极输出第三偏置电压并供给第二控制电路中第六PMOS晶体管的栅极。

进一步，所述第一控制电路包括第十NMOS晶体管、第十一NMOS晶体管、第十二NMOS晶体管、第十三NMOS晶体管和第十二PMOS晶体管，所述第十NMOS晶体管的源极连接第二内部开关信号，漏极连接十一NMOS晶体管的源极，栅极连接外部直流供电电压Vcc，第十一NMOS晶体管的漏极连接主开关晶体管的栅极，栅极连接外部直流供电电压Vcc，第十二PMOS晶体管的源极连接功率晶体管的漏极，漏极连接第十NMOS晶体管的漏极，栅极连接外部直流供电电压Vcc，第十三NMOS晶体管的源极连接第十二PMOS晶体管的源极，栅极和漏极连接在一起后连接外部直流供电电压Vcc，第十二NMOS晶体管的栅极连接第十二PMOS晶体管的源极，漏极和源极连接在一起后连接第二内部开关信号。

进一步，所述直流高压产生电路包括高压脉冲电压产生电路和脉冲转直流电路，所述高压脉冲电压产生电路在外部时钟信号的驱动下产生高压电平等于2倍Vcc，低压电平等于Vcc的高压脉冲信号，所述脉冲转直流电路把高压脉冲信号转换成直流高压信号。

进一步，所述高压脉冲电压产生电路包括第三反相器、第四反相器、第五反相器、第一数字缓冲器、第一电容器、第二电容器、第十四NMOS晶体管和第十五NMOS晶体管，所述脉冲转直流电路包括第十三PMOS晶体管、第十四PMOS晶体管和大容量电容器；所述第三反相器的输入端和第一数字缓冲器的输入端连接在一起后连接外部时钟信号，第三反相器的输出端连接第五反相器的输入端，第一数字缓冲器的输出端连接第四反相器的输入端，第四反相器的输出端产生第一内部时钟信号，第五反相器的输出端产生第二内部时钟信号，第一内部时钟信号连接到第一电容器的下极板，第二内部时钟信号连接到第二电容器的下极板，第三反相器、第四反相器、第五反相器和第一数字缓冲器均为CMOS逻辑电路并且供电电压都为Vcc，第一电容器的上极板连接第十四NMOS晶体管的源极，第二电容器的上极板连接第十五NMOS晶体管的源极，第十四NMOS晶体管的源极连接第十五NMOS晶体管的栅极，第十五NMOS晶体管的源极连接第十四NMOS晶体管的栅极，第十四NMOS晶体管和第十五NMOS晶体管的漏极连接在一起后接外部直流供电电压Vcc，在第一电容器的上极板产生第一高压脉冲信号连接到第十三PMOS晶体管的漏极，在第二电容器的上极板产生第二高压脉冲信号连接到第十四PMOS晶体管的漏极，第十三PMOS晶体管的栅极连接第十四PMOS晶体管的漏极，第十四PMOS晶体管的栅极连接第十三PMOS晶体管的漏极，第十三PMOS晶体管和第十四PMOS晶体管的源极连接在一起后连接大容量电容器的下极板并输出直流高压信号，大容量电容器的上极板接外部直流供电电压Vcc。

进一步，所述高压脉冲电压产生电路包括第三反相器、第四反相器、第五反相器、第一数字缓冲器、第十六NMOS晶体管、第十七NMOS晶体管、第十四NMOS晶体管和第十五NMOS晶体管，所述脉冲转直流电路包括第十三PMOS晶体管、第十四PMOS晶体管和第十八NMOS晶体管；所述第三反相器的输入端和第一数字缓冲器的输入端连接在一起后连接外部时钟信号，第三反相器的输出端连接第五反相器的输入端，第一数字缓冲器的输出端连接第四反相器的输入端，第四反相器的输出端产生第一内部时钟信号，第五反相器的输出端产生第二内部时钟信号，第一内部时钟信号连接到第十六NMOS晶体管的源极和漏极，第二内部时钟信号连接到第十七NMOS晶体管的源极和漏极，第三反相器、第四反相器、第五反相器和第一数字缓冲器均为CMOS逻辑电路并且供电电压都为Vcc，第十六NMOS晶体管的栅极连接第十四NMOS晶体管的源极，第十七NMOS晶体管的栅极连接第十五NMOS晶体管的源极，第十四NMOS晶体管的源极连接第十五NMOS晶体管的栅极，第十五NMOS晶体管的源极连接第十四NMOS晶体管的栅极，第十四NMOS晶体管和第十五NMOS晶体管的漏极连接在一起后接外部直流供电电压Vcc，在第十六NMOS晶体管的栅极产生第一高压脉冲信号连接到第十三PMOS晶体管的漏极，在第十七NMOS晶体管的栅极产生第二高压脉冲信号连接到第十四PMOS晶体管的漏极，第十三PMOS晶体管的栅极连接第十四PMOS晶体管的漏极，第十四PMOS晶体管的栅极连接第十三PMOS晶体管的漏极，第十三PMOS晶体管和第十四PMOS晶体管的源极连接在一起后连接第十八NMOS晶体管的栅极并输出直流高压信号，第十八NMOS晶体管的源极和漏极连接在一起后接外部直流供电电压Vcc。

附图说明

图1是现有技术提供的自举开关的原理示意图。

图2是本发明提供的低压低功耗线型模拟开关的原理结构框图。

图3是本发明提供的低压低功耗线型模拟开关的一实施线路图。

图4是图2中第二偏置电路的一实施线路图。

图5是图2中直流高压产生电路的第一实施线路图。

图6是图5所示直流高压产生电路的工作时序示意图。

图7是图2中直流高压产生电路的第二实施线路图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

请参考图2所示，本发明提供一种低压低功耗线型模拟开关，包括主开关晶体管T1、源极跟随器电路F、功率晶体管T2、第一偏置电路B1、第二偏置电路B2、第一控制电路L1、第二控制电路L2、直流高压产生电路H和内部开关信号产生电路K；其中，

所述主开关晶体管T1为本发明的主要开关器件，具体为一NMOS管(N型场效应晶体管)，其源极同时连接输入信号VIN和源极跟随器电路F的输入端，漏极连接输出信号VOUT，栅极同时连接源极跟随器电路F的输出端和第一控制电路L1的输出端，且在线型模拟开关的导通态，源极跟随器电路F在主开关晶体管T1的栅极和源极间维持一恒定接近于外部直流供电电压Vcc的电压差，该电压差远远超过NMOS晶体管的阈值电压，根据式(1)输入信号VIN将无扭曲或者低扭曲地通过主开关晶体管T1到达输出信号VOUT，同时，第一控制电路L1的输出端呈现高阻态，不影响主开关晶体管T1的工作；在线型模拟开关的断开态，源极跟随器电路F停止工作，输出呈现高阻态，同时，第一控制电路L1把主开关晶体管T1的栅极拉到地电位，这样主开关晶体管T1将处于截止态，断开输入信号VIN与输出信号VOUT间的连接；

所述直流高压产生电路H的输入端连接外部直流供电电压Vcc，在外部直流供电电压Vcc供电的情况下，输出端将产生约2倍于该供电电压Vcc的高压直流电压信号HV作为供电电源分别供给第二偏置电路B2、第二控制电路L2和功率晶体管T2，且在线型模拟开关的导通态，第二控制电路L2发送一个信号开启功率晶体管T2，直流高压产生电路H产生的高压直流电压信号HV被功率晶体管T2驱动后作为供电电源分别供给第一偏置电路B1、源极跟随器电路F和第一控制电路L1；在线型模拟开关的断开态，第二控制电路L2发送一个信号关闭功率晶体管T2，第一偏置电路B1、源极跟随器电路F和第一控制电路L1失去供电电源。附图2中的电路模块除了直流高压产生电路H和内部开关信号产生电路K由外部直流供电电压Vcc供电外，其余模块都直接或者间接地由直流高压产生电路H产生的高压直流电压信号HV供电；

所述第一偏置电路B1给源极跟随器电路F提供偏置信号，第二偏置电路B2给第二控制电路L2提供偏置信号；第一控制电路L1用于在线型模拟开关的断开态，把主开关晶体管T1的栅极拉到地电位，而在线型模拟开关的导通态，把栅极电位的控制权交还给源极跟随器电路F；第二控制电路L2在线型模拟开关的导通态发送一个信号开启功率晶体管T2，在线型模拟开关的断开态，发送一个信号关闭功率晶体管T2；

所述内部开关信号产生电路K根据外部输入开关信号SW产生第一内部开关信号SW-和第二内部开关信号SW+，所述第一内部开关信号SW-用于设置第二控制电路L2的工作方式，所述第二内部开关信号SW+用于设置第一控制电路L1的工作方式，以进一步设置线型模拟开关的工作状态。

本发明提供的低压低功耗线型模拟开关，其工作状态分为导通态和断开态：在导通态输入信号无扭曲或者低扭曲地传输到输出信号，在断开态，断开输入信号与输出信号间的连接；并可通过外部输入开关信号，控制线型模拟开关处于导通态还是断开态。该线型模拟开关可由半导体深亚微米CMOS(互补金属场效应晶体管)工艺制造，单一直流电源电压供电，可工作在极低的供电电压下(低至1.2V)，消耗极低的功耗。相比现有的自举开关，该线型模拟开关可长期工作在导通态，并且输入范围可达整个电源电压范围，这是现有技术不能实现的，可应用于模拟/混合信号集成电路前端，特别地可应用于多通道模数转换器前端，实现通道的选择和配置。

下面给出线型模拟开关实施线路，在下面的介绍中如无特殊说明，NMOS晶体管衬底接最低电位，PMOS晶体管衬底接最高电位。

作为具体实施例，请参考图3所示，所述源极跟随器F电路包括第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1和第三PMOS晶体管P3，所述第一PMOS晶体管P1的栅极作为输入端同时连接输入信号VIN和主开关晶体管T1的源极，漏极连接第二PMOS晶体管P2的源极，源极连接第一NMOS晶体管N1的源极，第一NMOS晶体管N1的栅极和漏极连接在一起后作为源极跟随器电路F的输出端连接主开关晶体管T1的栅极，第三PMOS晶体管P3的漏极连接第一NMOS晶体管N1的栅极和漏极，源极连接功率晶体管T2的漏极，栅极由第一偏置电路B1提供一高于外部直流供电电压Vcc的偏置电压，第二PMOS晶体管P2的栅极和漏极连接在一起后接地。

作为具体实施例，请参考图3所示，所述第一偏置电路B1包括第四PMOS晶体管P4和第二NMOS晶体管N2，所述第四PMOS晶体管P4的源极连接功率晶体管T2的漏极，栅极和漏极连接在一起后连接第二NMOS晶体管N2的栅极和漏极，第二NMOS晶体管N2的源极连接外部直流供电电压Vcc，这里外部直流供电电压Vcc不作为电源使用，而作为一恒定的偏置电压使用。在线型模拟开关的导通态，功率晶体管T2开启，直流高压产生电路H产生的高压直流电压信号HV通过功率晶体管T2给第一偏置电路B1供电，第四PMOS晶体管P4和第二NMOS晶体管N2都为二极管连接方式，相当于串接在功率晶体管T2的漏极与外部直流供电电压Vcc间的两个分压电阻；第四PMOS晶体管P4漏极产生第一偏置电压VB1并提供给源极跟随器电路F中第三PMOS晶体管P3的栅极。由此连接关系可知，在线型模拟开关的导通态，第一偏置电压VB1等于：

VB1＝HV-|VGSP4| (4)

式(4)中，VGSP4为第四PMOS晶体管P4的栅源电压；在线型模拟开关的断开态，功率晶体管T2关闭，第一偏置电路B1失去供电电源。

作为具体实施例，请参考图3所示，所述内部开关信号产生电路K包括第一反相器电路INV1和第二反相器电路INV2，所述第一反相器电路INV1的输入端连接外部输入开关信号SW，输出端连接第二反相器电路INV2的输入端，第一反相器电路INV1的输出端产生第一内部开关信号SW-，第二反相器电路INV2的输出端产生第二内部开关信号SW+，分别用于设置第二控制电路L2和第一控制电路L1的工作方式。外部输入开关信号SW的高电平为Vcc，低电平为地电位；同时，第一反相器电路INV1和第二反相器电路INV2为CMOS反相器电路，它们的供电电压为外部直流供电电压Vcc，因此第一内部开关信号SW-和第二内部开关信号SW+的高低电平分别为Vcc和地。

作为具体实施例，请参考图3所示，所述第二控制电路L2包括第五PMOS晶体管P5、第六PMOS晶体管P6、第三NMOS晶体管N3和第四NMOS晶体管N4，所述第五PMOS晶体管P5的源极连接直流高压产生电路H产生的高压直流电压信号HV，漏极连接功率晶体管T2的栅极和第六PMOS晶体管P6的源极，栅极由第二偏置电路B2提供一高于外部直流供电电压Vcc的偏置电压，第六PMOS晶体管P6的栅极由第二偏置电路B2提供一低于外部直流供电电压Vcc的偏置电压，漏极连接第三NMOS晶体管N3的漏极，第三NMOS晶体管N3的源极连接第一内部开关信号SW-和第四NMOS晶体管N4的源极和漏极，栅极接外部直流供电电压Vcc，第四NMOS晶体管N4的栅极连接功率晶体管T2的栅极。

作为具体实施例，请参考图4所示，所述第二偏置电路B2包括第七PMOS晶体管P7、第五NMOS晶体管N5、第八PMOS晶体管P8、第九PMOS晶体管P9、第十PMOS晶体管P10、第六NMOS晶体管N6、第七NMOS晶体管N7、第八NMOS晶体管N8、第九NMOS晶体管N9和第十一PMOS晶体管P11，所述第七PMOS晶体管P7的源极连接直流高压产生电路H产生的高压直流电压信号HV，栅极和漏极连接在一起后连接第五NMOS晶体管N5的漏极和栅极，第五NMOS晶体管的源极连接外部直流供电电压Vcc，这里外部直流供电电压Vcc作偏置电压使用，第八PMOS晶体管P8的源极和漏极连接在一起后连接第七PMOS晶体管P7的栅极和漏极，栅极连接外部直流供电电压Vcc，同样这里外部直流供电电压Vcc作偏置电压使用，第九PMOS晶体管P9的源极连接直流高压产生电路H产生的高压直流电压信号HV，栅极连接第七PMOS晶体管P7的栅极和漏极，漏极连接第十PMOS晶体管P10的源极，第十PMOS晶体管P10的漏极连接第六NMOS晶体管N6的漏极和栅极，栅极连接外部直流供电电压Vcc，同样这里外部直流供电电压Vcc作偏置电压使用，第六NMOS晶体管N6的源极连接第七NMOS晶体管N7的栅极和漏极，第七NMOS晶体管N7的源极连接第八NMOS晶体管N8的栅极和漏极，第八NMOS晶体管N8的源极接地，第九NMOS晶体管N9的栅极连接第八NMOS晶体管N8的栅极和漏极，源极接地，漏极连接第十一PMOS晶体管P11的栅极和漏极，第十一PMOS晶体管P11的源极连接外部直流供电电压Vcc，第七PMOS晶体管P7的漏极输出第二偏置电压VB2并供给第二控制电路L2中第五PMOS晶体管P5的栅极，第十一PMOS晶体管P11的漏极输出第三偏置电压VB3并供给第二控制电路L2中第六PMOS晶体管P6的栅极。

由前述的连接关系可知，第二偏置电压VB2为：

VB2＝HV-|VGS7| (5)

式(5)中，VGS7为第七PMOS晶体管P7的栅源电压。

由前述的连接关系可知，第三偏置电压VB3为：

VB3＝Vcc-|VGS11| (6)

式(6)中，VGS11为第十一PMOS晶体管P11的栅源电压。

作为具体实施例，请参考图3所示，所述第一控制电路L1包括第十NMOS晶体管N10、第十一NMOS晶体管N11、第十二NMOS晶体管N12、第十三NMOS晶体管N13和第十二PMOS晶体管P12，所述第十NMOS晶体管N10的源极连接第二内部开关信号SW+，漏极连接十一NMOS晶体管N11的源极，栅极连接外部直流供电电压Vcc，这里外部直流供电电压Vcc作偏置电压使用，第十一NMOS晶体管N11的漏极连接主开关晶体管T1的栅极，栅极连接外部直流供电电压Vcc，同样这里外部直流供电电压Vcc作偏置电压使用，第十二PMOS晶体管P12的源极连接功率晶体管T2的漏极，漏极连接第十NMOS晶体管N10的漏极，栅极连接外部直流供电电压Vcc，同样这里外部直流供电电压Vcc作偏置电压使用，第十三NMOS晶体管N13的源极连接第十二PMOS晶体管P12的源极，栅极和漏极连接在一起后连接外部直流供电电压Vcc，第十二NMOS晶体管N12的栅极连接第十二PMOS晶体管P12的源极，漏极和源极连接在一起后连接第二内部开关信号SW+。

下面将给出线型模拟开关的工作原理：

线型模拟开关的工作过程分为导通态和断开态，由外部输入开关信号SW决定。当开关信号SW为高电平时，线型模拟开关进入导通态，这时第一内部开关信号SW-为低电平，图3中第三NMOS晶体管N3的源极被拉到地电位，第三NMOS晶体管N3开启，拉低第五PMOS晶体管P5漏极电位，第六PMOS晶体管P6的出现防止了第五PMOS晶体管P5漏极电位被近一步拉低，起到了保护第五PMOS晶体管P5的作用。由于第五PMOS晶体管P5漏极电位被拉低，功率晶体管T2开启，进而给源极跟随器电路F和第一偏置电路B1供电；第四NMOS晶体管N4作电容使用，用于防止功率晶体管T2的栅极电位受高频波动信号影响。源极跟随器电路F中的第三PMOS晶体管P3与第一偏置电路B1中的第四PMOS晶体管P4构成一电流镜，把第一偏置电路B1的支路电流镜向到源极跟随器电路F后作有源负载。源极跟随器电路F中的第一NMOS晶体管N1为二极管连接方式，用作抬高主开关晶体管T1的栅极电位。由连接关系可知，在线型模拟开关的导通态，主开关晶体管T1的栅极电位等于：

VGT1＝VIN+|VGSP1|+VGSN1 (7)

上式中，VGSP1为第一PMOS晶体管P1的栅源电压，VGSN1为第一NMOS晶体管N1的栅源电压。由于第三PMOS晶体管P3提供一恒定电流，因而VGSP1与VGSN1为恒定值不随输入信号变化。由(7)式可知，主开关晶体管T1栅极与源极电位之差为一恒定值，不受输入信号影响，根据(1)式可知，输入信号可以无扭曲或者低扭曲地传输到输出信号。源极跟随器电路F中的第二PMOS晶体管P2也为二极管连接方式，其源端产生一恒定的电位，用于在输入信号接近或达到直流供电电压Vcc电位时，防止第一PMOS晶体管P1源极和漏极间出现过大的压差击穿器件；同时，第二内部开关信号SW+为高电平，第一控制电路L1的第十NMOS管N10截止。由于功率晶体管T2开启，第十二PMOS晶体管P12开启，第十一NMOS晶体管N11的源极处于高电位，第十一NMOS晶体管N11截止，漏极呈现高阻抗，不影响主开关晶体管T1的工作。第十二NMOS晶体管N12作电容使用，用于稳定功率晶体管T2的输出电压。

当外部输入开关信号SW为低电平时，线型模拟开关进入断开态。这时第一内部开关信号SW-为高电平，第三NMOS晶体管N3截止，功率晶体管T2栅极电位被拉高，功率晶体管T2关闭。同时，第二内部开关信号SW+为低电平，第十NMOS晶体管N10源极电位被拉到地电位，第十NMOS晶体管N10开启，拉低第十二PMOS晶体管P12的漏极电位，进而拉低功率晶体管T2漏极电位。功率晶体管T2关闭，漏极电位被拉低，第一偏置电路B1截止，支路电流为零，进而源极跟随器电路F中的第三PMOS晶体管P3截止。同时，第十NMOS晶体管N10开启，拉低第十一NMOS晶体管N11源极电位，第十一NMOS晶体管N11开启，进而拉低主开关晶体管T1栅极电位，直至主开关晶体管T1截止，从而断开输入信号VIN与输出信号VOUT间的连接。第十三NMOS晶体管N13用于保护功率晶体管T2，防止其漏极电位被拉的过低，造成击穿效应。

下面给出图2中直流高压产生电路H的实施线路：

作为具体实施例，所述直流高压产生电路H在外部时钟信号CLKIN的驱动下，产生大小为电路直流供电电压Vcc两倍的高压直流电压HV，其包括高压脉冲电压产生电路和脉冲转直流电路，所述高压脉冲电压产生电路H在外部时钟信号CLKIN的驱动下产生高压电平等于2倍Vcc，低压电平等于Vcc的高压脉冲信号，所述脉冲转直流电路把高压脉冲信号转换成直流高压信号。

作为具体实施例，请参考图5所示，所述高压脉冲电压产生电路H包括第三反相器INV3、第四反相器INV4、第五反相器INV5、第一数字缓冲器TR1、第一电容器C1、第二电容器C2、第十四NMOS晶体管N14和第十五NMOS晶体管N15，所述脉冲转直流电路包括第十三PMOS晶体管P13、第十四PMOS晶体管P14和大容量电容器Cg；所述第三反相器INV3的输入端和第一数字缓冲器TR1的输入端连接在一起后连接外部时钟信号CLKIN，第三反相器INV3的输出端连接第五反相器INV5的输入端，第一数字缓冲器TR1的输出端连接第四反相器INV4的输入端，第四反相器INV4的输出端产生第一内部时钟信号CLK-，第五反相器INV5的输出端产生第二内部时钟信号CLK+，第一内部时钟信号CLK-连接到第一电容器C1的下极板，第二内部时钟信号CLK+连接到第二电容器C2的下极板，第三反相器INV3、第四反相器INV4、第五反相器INV5和第一数字缓冲器TR1均为CMOS逻辑电路并且供电电压都为Vcc，因此，第一内部时钟信号CLK-和第二内部时钟信号CLK+的高电平都为Vcc，低电平都为地。由连接关系可知，第一内部时钟信号CLK-和第二内部时钟信号CLK+是互为反相的时钟信号，即当第一内部时钟信号CLK-为高电平时，第二内部时钟信号CLK+为低电平，反之亦然。第一数字缓冲器TR1的作用是保证外部时钟信号CLKIN到第一内部时钟信号CLK-和第二内部时钟信号CLK+的延迟相等，即保证第一内部时钟信号CLK-和第二内部时钟信号CLK+同时翻转。第一电容器C1的上极板连接第十四NMOS晶体管N14的源极，第二电容器C2的上极板连接第十五NMOS晶体管N15的源极，第十四NMOS晶体管N14和第十五NMOS晶体管N15为一对交叉耦合的NMOS晶体管，即第十四NMOS晶体管N14的源极连接第十五NMOS晶体管N15的栅极，第十五NMOS晶体管N15的源极连接第十四NMOS晶体管N14的栅极，第十四NMOS晶体管N14和第十五NMOS晶体管N15的漏极连接在一起后接外部直流供电电压Vcc。在第一电容器C1的上极板产生第一高压脉冲信号HP1连接到第十三PMOS晶体管P13的漏极，在第二电容器C2的上极板产生第二高压脉冲信号HP2连接到第十四PMOS晶体管P14的漏极，第十三PMOS晶体管P13和第十四PMOS晶体管P14为一对交叉耦合的PMOS晶体管，即第十三PMOS晶体管P13的栅极连接第十四PMOS晶体管P14的漏极，第十四PMOS晶体管P14的栅极连接第十三PMOS晶体管P13的漏极，第十三PMOS晶体管P13和第十四PMOS晶体管P14的源极连接在一起后连接大容量电容器Cg的下极板并输出直流高压信号HV，大容量电容器Cg的上极板接外部直流供电电压Vcc。

下面给出直流高压产生电路H中高压脉冲电压产生电路的工作原理：

请参考图5和图6所示，假设初始状态，外部时钟信号CLKIN为低电平，第一电容器C1、第二电容器C2的上极板电位都为Vcc；那么，第一内部时钟信号CLK-为高电平，第二内部时钟信号CLK+为低电平。经过半个时钟周期，外部时钟信号CLKIN发生翻转，从低电平变为高电平，第一内部时钟信号CLK-从高电平跳到低电平。由于电容器两端压差不能突变，第一电容器C1上极板电位从Vcc跳到地电位；同时，第二内部时钟信号CLK+从低电平跳转到高电平，第二电容器C2上极板电位被泵到2倍Vcc，第十四NMOS晶体管N14开启，对第一电容器C1充电，直至第一电容器C1的上极板电位达到Vcc；由于栅极电位低于其源极电位，第十五NMOS晶体管N15截止。再经过半个时钟周期，外部时钟信号CLKIN再次发生翻转，从高电平变为低电平，第一内部时钟信号CLK-从低电平跳转到高电平Vcc，第一电容器C1上极板电位被泵到2倍Vcc；同时，第二内部时钟信号CLK+从高电平Vcc跳转到地电位，第二电容器C2上极板电位从2倍Vcc回到Vcc，第十五NMOS晶体管N15开启，对第二电容器C2充电。此后，高压脉冲电压产生电路在外部时钟信号周期性驱动下，在第一电容器C1、第二电容器C2上极板分别产生高电平等于2倍Vcc，低电平等于Vcc的高压脉冲信号HP1和HP2。本领域技术人员进一步分析会发现，本电路在其它初始条件下也会得到相同的结果。

下面给出直流高压产生电路H中脉冲转直流电路的工作原理：

请参考图5和图6所示，在第一电容器C1的上极板产生的高压脉冲信号HP1连接到第十三PMOS晶体管P13的漏极，在第二电容器C2的上极板产生的高压脉冲信号HP2接到第十四PMOS晶体管P14的漏极。当第一高压脉冲信号HP1为2Vcc，第二高压脉冲信号HP2为Vcc时，第十三PMOS晶体管P13开启，第十四PMOS晶体管P14截止，第一高压脉冲信号HP1通过第十三PMOS晶体管P13向大容量电容器Cg充电。当第一高压脉冲信号HP1为Vcc，第二高压脉冲信号HP2为2Vcc时，第十三PMOS晶体管P13截止，第十四PMOS晶体管P14开启，第二高压脉冲信号HP2通过第十四PMOS晶体管P14向大容量电容器Cg充电。此后，第一高压脉冲信号HP1、第二高压脉冲信号HP2轮流以2Vcc电压向大容量电容器Cg充电，直至直流高压信号HV电压达到2Vcc并稳定在该电压。附图6为直流高压产生电路H的工作时序图，图中gnd表示地电位。

作为另一种具体实施例，所述直流高压产生电路采用图7所示的实施线路，图7所示的直流高压产生电路实施线路与图5相比，其主要区别点在于采用NMOS晶体管N16、N17和N18代替图5中的电容器C1、C2和Cg，在电路工作过程中由于NMOS晶体管N16、N17和N18栅极和源漏极间存在电容，可以代替电容器工作。具体地，图7所示高压脉冲电压产生电路包括第三反相器INV3、第四反相器INV4、第五反相器INV5、第一数字缓冲器TR1、第十六NMOS晶体管N16、第十七NMOS晶体管N17、第十四NMOS晶体管N14和第十五NMOS晶体管N15，所述脉冲转直流电路包括第十三PMOS晶体管P13、第十四PMOS晶体管P14和第十八NMOS晶体管N18；所述第三反相器INV3的输入端和第一数字缓冲器TR1的输入端连接在一起后连接外部时钟信号CLKIN，第三反相器INV3的输出端连接第五反相器INV5的输入端，第一数字缓冲器TR1的输出端连接第四反相器INV4的输入端，第四反相器INV4的输出端产生第一内部时钟信号CLK-，第五反相器INV5的输出端产生第二内部时钟信号CLK+，第一内部时钟信号CLK-连接到第十六NMOS晶体管N16的源极和漏极，第二内部时钟信号CLK+连接到第十七NMOS晶体管N17的源极和漏极，第三反相器INV3、第四反相器INV4、第五反相器INV5和第一数字缓冲器TR1均为CMOS逻辑电路并且供电电压都为Vcc，因此，第一内部时钟信号CLK-和第二内部时钟信号CLK+的高电平都为Vcc，低电平都为地。由连接关系可知，第一内部时钟信号CLK-和第二内部时钟信号CLK+是互为反相的时钟信号，即当第一内部时钟信号CLK-为高电平时，第二内部时钟信号CLK+为低电平，反之亦然。第一数字缓冲器TR1的作用是保证外部时钟信号CLKIN到第一内部时钟信号CLK-和第二内部时钟信号CLK+的延迟相等，即保证第一内部时钟信号CLK-和第二内部时钟信号CLK+同时翻转。第十六NMOS晶体管N16的栅极连接第十四NMOS晶体管N14的源极，第十七NMOS晶体管N17的栅极连接第十五NMOS晶体管N15的源极，第十四NMOS晶体管N14和第十五NMOS晶体管N15为一对交叉耦合的NMOS晶体管，即第十四NMOS晶体管N14的源极连接第十五NMOS晶体管N15的栅极，第十五NMOS晶体管N15的源极连接第十四NMOS晶体管N14的栅极，第十四NMOS晶体管N14和第十五NMOS晶体管N15的漏极连接在一起后接外部直流供电电压Vcc，在第十六NMOS晶体管N16的栅极产生第一高压脉冲信号HP1连接到第十三PMOS晶体管P13的漏极，在第十七NMOS晶体管N17的栅极产生第二高压脉冲信号HP2连接到第十四PMOS晶体管P14的漏极，第十三PMOS晶体管P13和第十四PMOS晶体管P14为一对交叉耦合的PMOS晶体管，即第十三PMOS晶体管P13的栅极连接第十四PMOS晶体管P14的漏极，第十四PMOS晶体管P14的栅极连接第十三PMOS晶体管P13的漏极，第十三PMOS晶体管P13和第十四PMOS晶体管P14的源极连接在一起后连接第十八NMOS晶体管N18的栅极并输出直流高压信号HV，第十八NMOS晶体管N18的源极和漏极连接在一起后接外部直流供电电压Vcc。该实施例中高压脉冲电压产生电路和脉冲转直流电路的工作原理与图5类似，在此不再赘述。图7所示实施例线路相对于图5所示实施例线路的优点在于：只采用MOS晶体管，没有采用其它元件；结合图3和图4，可以发现在本实施例电路中只采用了MOS晶体管，这样线型模拟开关不仅可以由混合信号CMOS工艺制造，也可以由标准CMOS工艺制造，工艺选择更灵活。

当然，本发明提供的低压低功耗线型模拟开关中，所述主开关晶体管T1也可以采用PMOS晶体管，相应地，源极跟随器电路F、功率晶体管T2、第一偏置电路B1、第二偏置电路B2、第一控制电路L1、第二控制电路L2、直流高压产生电路H和内部开关信号产生电路K都相应地做一定地修改，而对于这样的修改，本领域技术人员可以在前述实施例的基础上不做出任何创造性劳动就可以实现。

以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。

Claims (10)

1.一种低压低功耗线型模拟开关，其特征在于，包括主开关晶体管、源极跟随器电路、功率晶体管、第一偏置电路、第二偏置电路、第一控制电路、第二控制电路、直流高压产生电路和内部开关信号产生电路；其中，

所述主开关晶体管为一NMOS管，其源极同时连接输入信号和源极跟随器电路的输入端，漏极连接输出信号，栅极同时连接源极跟随器电路的输出端和第一控制电路的输出端，且在线型模拟开关的断开态，第一控制电路将主开关晶体管的栅极拉到地电位；

所述直流高压产生电路的输入端连接外部直流供电电压Vcc，输出端将产生的直流高压作为电源分别供给第二偏置电路、第二控制电路和功率晶体管，且在线型模拟开关的导通态，第二控制电路发送一个信号开启功率晶体管，直流高压产生电路产生的直流高压被功率晶体管驱动后作为电源分别供给第一偏置电路、源极跟随器电路和第一控制电路；

所述第一偏置电路给源极跟随器电路提供偏置信号，第二偏置电路给第二控制电路提供偏置信号；

所述内部开关信号产生电路根据外部输入开关信号产生第一内部开关信号和第二内部开关信号，所述第一内部开关信号用于设置第二控制电路的工作方式，所述第二内部开关信号用于设置第一控制电路的工作方式。

2.根据权利要求1所述的低压低功耗线型模拟开关，其特征在于，所述源极跟随器电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第三PMOS晶体管，所述第一PMOS晶体管的栅极作为输入端同时连接输入信号和主开关晶体管的源极，漏极连接第二PMOS晶体管的源极，源极连接第一NMOS晶体管的源极，第一NMOS晶体管的栅极和漏极连接在一起后作为源极跟随器电路的输出端连接主开关晶体管的栅极，第三PMOS晶体管的漏极连接第一NMOS晶体管的栅极和漏极，源极连接功率晶体管的漏极，栅极由第一偏置电路提供一高于外部直流供电电压Vcc的偏置电压，第二PMOS晶体管的栅极和漏极连接在一起后接地。

3.根据权利要求1所述的低压低功耗线型模拟开关，其特征在于，所述第一偏置电路包括第四PMOS晶体管和第二NMOS晶体管，所述第四PMOS晶体管的源极连接功率晶体管的漏极，栅极和漏极连接在一起后连接第二NMOS晶体管的栅极和漏极，第二NMOS晶体管的源极连接外部直流供电电压Vcc。

4.根据权利要求1所述的低压低功耗线型模拟开关，其特征在于，所述内部开关信号产生电路包括第一反相器电路和第二反相器电路，所述第一反相器电路的输入端连接外部输入开关信号，输出端连接第二反相器电路的输入端，第一反相器电路的输出端产生第一内部开关信号，第二反相器电路的输出端产生第二内部开关信号。

5.根据权利要求1所述的低压低功耗线型模拟开关，其特征在于，所述第二控制电路包括第五PMOS晶体管、第六PMOS晶体管、第三NMOS晶体管和第四NMOS晶体管，所述第五PMOS晶体管的源极连接直流高压产生电路产生的高压直流电压信号，漏极连接功率晶体管的栅极和第六PMOS晶体管的源极，栅极由第二偏置电路提供一高于外部直流供电电压Vcc的偏置电压，第六PMOS晶体管的栅极由第二偏置电路提供一低于外部直流供电电压Vcc的偏置电压，漏极连接第三NMOS晶体管的漏极，第三NMOS晶体管的源极连接第一内部开关信号和第四NMOS晶体管的源极和漏极，栅极接外部直流供电电压Vcc，第四NMOS晶体管的栅极连接功率晶体管的栅极。

6.根据权利要求1所述的低压低功耗线型模拟开关，其特征在于，所述第二偏置电路包括第七PMOS晶体管、第五NMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十一PMOS晶体管，所述第七PMOS晶体管的源极连接直流高压产生电路产生的高压直流电压信号，栅极和漏极连接在一起后连接第五NMOS晶体管的漏极和栅极，第五NMOS晶体管的源极连接外部直流供电电压Vcc，第八PMOS晶体管的源极和漏极连接在一起后连接第七PMOS晶体管的栅极和漏极，栅极连接外部直流供电电压Vcc，第九PMOS晶体管的源极连接直流高压产生电路产生的高压直流电压信号，栅极连接第七PMOS晶体管的栅极和漏极，漏极连接第十PMOS晶体管的源极，第十PMOS晶体管的漏极连接第六NMOS晶体管的漏极和栅极，栅极连接外部直流供电电压Vcc，第六NMOS晶体管的源极连接第七NMOS晶体管的栅极和漏极，第七NMOS晶体管的源极连接第八NMOS晶体管的栅极和漏极，第八NMOS晶体管的源极接地，第九NMOS晶体管的栅极连接第八NMOS晶体管的栅极和漏极，源极接地，漏极连接第十一PMOS晶体管的栅极和漏极，第十一PMOS晶体管的源极连接外部直流供电电压Vcc，第七PMOS晶体管的漏极输出第二偏置电压并供给第二控制电路中第五PMOS晶体管的栅极，第十一PMOS晶体管的漏极输出第三偏置电压并供给第二控制电路中第六PMOS晶体管的栅极。

7.根据权利要求1所述的低压低功耗线型模拟开关，其特征在于，所述第一控制电路包括第十NMOS晶体管、第十一NMOS晶体管、第十二NMOS晶体管、第十三NMOS晶体管和第十二PMOS晶体管，所述第十NMOS晶体管的源极连接第二内部开关信号，漏极连接十一NMOS晶体管的源极，栅极连接外部直流供电电压Vcc，第十一NMOS晶体管的漏极连接主开关晶体管的栅极，栅极连接外部直流供电电压Vcc，第十二PMOS晶体管的源极连接功率晶体管的漏极，漏极连接第十NMOS晶体管的漏极，栅极连接外部直流供电电压Vcc，第十三NMOS晶体管的源极连接第十二PMOS晶体管的源极，栅极和漏极连接在一起后连接外部直流供电电压Vcc，第十二NMOS晶体管的栅极连接第十二PMOS晶体管的源极，漏极和源极连接在一起后连接第二内部开关信号。

8.根据权利要求1所述的低压低功耗线型模拟开关，其特征在于，所述直流高压产生电路包括高压脉冲电压产生电路和脉冲转直流电路，所述高压脉冲电压产生电路在外部时钟信号的驱动下产生高压电平等于2倍Vcc，低压电平等于Vcc的高压脉冲信号，所述脉冲转直流电路把高压脉冲信号转换成直流高压信号。

9.根据权利要求8所述的低压低功耗线型模拟开关，其特征在于，所述高压脉冲电压产生电路包括第三反相器、第四反相器、第五反相器、第一数字缓冲器、第一电容器、第二电容器、第十四NMOS晶体管和第十五NMOS晶体管，所述脉冲转直流电路包括第十三PMOS晶体管、第十四PMOS晶体管和大容量电容器；所述第三反相器的输入端和第一数字缓冲器的输入端连接在一起后连接外部时钟信号，第三反相器的输出端连接第五反相器的输入端，第一数字缓冲器的输出端连接第四反相器的输入端，第四反相器的输出端产生第一内部时钟信号，第五反相器的输出端产生第二内部时钟信号，第一内部时钟信号连接到第一电容器的下极板，第二内部时钟信号连接到第二电容器的下极板，第三反相器、第四反相器、第五反相器和第一数字缓冲器均为CMOS逻辑电路并且供电电压都为Vcc，第一电容器的上极板连接第十四NMOS晶体管的源极，第二电容器的上极板连接第十五NMOS晶体管的源极，第十四NMOS晶体管的源极连接第十五NMOS晶体管的栅极，第十五NMOS晶体管的源极连接第十四NMOS晶体管的栅极，第十四NMOS晶体管和第十五NMOS晶体管的漏极连接在一起后接外部直流供电电压Vcc，在第一电容器的上极板产生第一高压脉冲信号连接到第十三PMOS晶体管的漏极，在第二电容器的上极板产生第二高压脉冲信号连接到第十四PMOS晶体管的漏极，第十三PMOS晶体管的栅极连接第十四PMOS晶体管的漏极，第十四PMOS晶体管的栅极连接第十三PMOS晶体管的漏极，第十三PMOS晶体管和第十四PMOS晶体管的源极连接在一起后连接大容量电容器的下极板并输出直流高压信号，大容量电容器的上极板接外部直流供电电压Vcc。

10.根据权利要求8所述的低压低功耗线型模拟开关，其特征在于，所述高压脉冲电压产生电路包括第三反相器、第四反相器、第五反相器、第一数字缓冲器、第十六NMOS晶体管、第十七NMOS晶体管、第十四NMOS晶体管和第十五NMOS晶体管，所述脉冲转直流电路包括第十三PMOS晶体管、第十四PMOS晶体管和第十八NMOS晶体管；所述第三反相器的输入端和第一数字缓冲器的输入端连接在一起后连接外部时钟信号，第三反相器的输出端连接第五反相器的输入端，第一数字缓冲器的输出端连接第四反相器的输入端，第四反相器的输出端产生第一内部时钟信号，第五反相器的输出端产生第二内部时钟信号，第一内部时钟信号连接到第十六NMOS晶体管的源极和漏极，第二内部时钟信号连接到第十七NMOS晶体管的源极和漏极，第三反相器、第四反相器、第五反相器和第一数字缓冲器均为CMOS逻辑电路并且供电电压都为Vcc，第十六NMOS晶体管的栅极连接第十四NMOS晶体管的源极，第十七NMOS晶体管的栅极连接第十五NMOS晶体管的源极，第十四NMOS晶体管的源极连接第十五NMOS晶体管的栅极，第十五NMOS晶体管的源极连接第十四NMOS晶体管的栅极，第十四NMOS晶体管和第十五NMOS晶体管的漏极连接在一起后接外部直流供电电压Vcc，在第十六NMOS晶体管的栅极产生第一高压脉冲信号连接到第十三PMOS晶体管的漏极，在第十七NMOS晶体管的栅极产生第二高压脉冲信号连接到第十四PMOS晶体管的漏极，第十三PMOS晶体管的栅极连接第十四PMOS晶体管的漏极，第十四PMOS晶体管的栅极连接第十三PMOS晶体管的漏极，第十三PMOS晶体管和第十四PMOS晶体管的源极连接在一起后连接第十八NMOS晶体管的栅极并输出直流高压信号，第十八NMOS晶体管的源极和漏极连接在一起后接外部直流供电电压Vcc。