CN103490726A

CN103490726A - 一种低压振荡器

Info

Publication number: CN103490726A
Application number: CN201310442059.1A
Authority: CN
Inventors: 王钊
Original assignee: Wuxi Vimicro Corp
Current assignee: Wuxi Vimicro Corp
Priority date: 2013-09-25
Filing date: 2013-09-25
Publication date: 2014-01-01

Abstract

本发明提供一种低压振荡器，其包括:参考电压产生电路，所述参考电压产生电路包括依次串联的第一电流源、电阻和第一晶体管，第一电流源提供第一电流使得第一电流流过所述电阻和第一晶体管，以在第一电流源和电阻之间的节点产生参考电压；依次串联的第二电流源、第二晶体管和电容，第二晶体管的栅极与第一电流源和电阻之间的节点相连，第二晶体管和第二电流源之间的节点输出控制信号，所述第二电流源提供第二电流使得在第二晶体管导通时所述第二电流经由所述第二晶体管给所述电容充电以得到充电电压；放电控制电路基于所述控制信号对电容进行放电控制。与现有技术相比，本发明中的低压振荡器，其具有较低的最低工作电压，且电路结构简单。

Description

一种低压振荡器

【技术领域】

本发明涉及振荡器领域，特别涉及一种简化型低压振荡器。

【背景技术】

振荡器（oscillator）是一种能量转换装置，其可以将直流电能转换为具有一定频率的交流电能，是电子电路中用来产生重复电子讯号（比如，正弦波、锯齿波或方波等）的电子元件。在现有技术中，振荡器被广泛应用于DC-DC开关电源，锂电池保护电路、锂电池充电电路、复位器等系统中。

请参考图1所示，其为现有技术中的一种振荡器的电路示意图。随着输入电源电压VDD的降低，该振荡器由于输入电压限制而停止工作。由于该振荡器需要的最低工作电压为Max{V_GSN1+V_GSN2+V_DSP1，V_GSN1+V_DSN2+V_GSP2}。其中，V_GSN1为NMOS（N-Channel Metal Oxide Semiconductor）晶体管MN1的栅源电压，在一般5V的CMOS（Complementary Metal Oxide Semiconductor）工艺中，一般大于0.7V；V_GSN2为NMOS晶体管MN2的栅源电压，考虑到衬偏效应(BodyEffect)，一般大于0.8V；V_DSP1为PMOS（P-Channel Metal Oxide Semiconductor）晶体管MP1的漏源电压，一般大于0.1V；V_DSN2为NMOS晶体管MN2的漏源电压，一般大于0.1V；V_GSP2为PMOS晶体管MP2的栅源电压，一般大于0.8V。所以，该振荡器的最低工作电压将大于1.6V。如果能进一步降低振荡器的最低工作电压，显然是非常有利的。

因此，有必要提供一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的在于提供一种低压振荡器，其具有较低的最低工作电压，且电路结构简单。

为了解决上述问题，本发明提供一种低压振荡器，其包括:参考电压产生电路，其包括依次串联的第一电流源、电阻和第一晶体管，所述第一电流源提供第一电流使得所述第一电流流过所述电阻和第一晶体管，以在第一电流源和电阻之间的节点产生参考电压；依次串联的第二电流源、第二晶体管和电容，所述第二晶体管的栅极与第一电流源和电阻之间的节点相连，所述第二晶体管和第二电流源之间的节点输出控制信号，所述第二电流源提供第二电流使得在第二晶体管导通时所述第二电流经由所述第二晶体管给所述电容充电以得到充电电压；放电控制电路，其基于所述控制信号对电容进行放电控制。

进一步的，当所述参考电压和所述充电电压之间的差值大于所述第二晶体管的阈值电压时，第二晶体管和第二电流源之间的节点输出有效的控制信号；当所述参考电压和所述充电电压之间的差值小于所述第二晶体管的阈值电压时，第二晶体管和第二电流源之间的节点输出无效的控制信号，所述放电控制电路在所述控制信号有效时对所述电容进行放电，在所述控制信号无效时禁止对电容进行放电。

进一步的，所述第一晶体管和所述第二晶体管为NMOS晶体管，所述第一晶体管的漏极接所述电阻，其栅极和漏极相连，其源极接地；所述第二晶体管的源极与所述电容的一端相连，漏极与所述第二电流源相连，电容的另一端接地。

进一步的，所述第一晶体管和所述第二晶体管为PMOS晶体管，所述第一晶体管的漏极接所述电阻，其栅极和漏极相连，其源极接电源；所述第二晶体管的源极与所述电容的一端相连，漏极与所述第二电流源相连，电容的另一端接电源。

进一步的，所述放电控制电路包括第三晶体管或者第三三极管，所述第三晶体管的栅极为所述放电控制电路的控制信号接收端，所述第三晶体管的源极和漏极分别于所述电容的两端相连。

进一步的，所述第二晶体管的衬底与其源极相连。

进一步的，所述第一晶体管的阈值电压和第二晶体管的阈值电压相同，且两个晶体管的沟道的宽度和长度也相同。

进一步的，所述低压振荡器还包括延时电路，所述延时电路位于第二晶体管和第二电流源之间的节点与所述放电控制电路的控制信号接收端之间，所述延时电路将所述控制信号延时输出给所述放电控制电路。

更进一步的，所述延时电路包括互相串联的两个或者两个以上的反相器，所述反相器的个数为偶数个。

更进一步的，所述第二晶体管和电容之间的节点与所述振荡器的输出端相连。

与现有技术相比，本发明提供一种低压振荡器，其具有较低的最低工作电压，且电路结构简单。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有技术中的一种振荡器的电路示意图；

图2为本发明在一个实施例中的振荡器的电路示意图；

图3为图2中的振荡器输出的锯齿波RAMP以及对应的CLK信号的示意图；

图4为本发明在另一个实施例中的振荡器的电路示意图；

图5为本发明中采用PMOS晶体管的振荡器的电路示意图；

图6为图5中的振荡器输出的锯齿波RAMP以及对应的CLK信号的示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

请参考图2所示，其为本发明在一个实施例中的振荡器的电路示意图。所述振荡器包括参考电压产生电路210，依次串联的第二电流源I2、第二NMOS晶体管MN2和电容C1，延时电路220和放电控制电路230。

所述参考电压产生电路210包括依次串联于电源VDD和地节点之间的第一电流源I1、电阻R1和第一NMOS晶体管MN1，其中，所述第一NMOS晶体管MN1的漏极接所述电阻R1，其栅极和漏极相连，其源极接地。所述第一电流源I1提供第一电流使得所述第一电流流过所述电阻R1和第一NMOS晶体管MN1，以在第一电流源I1和电阻R1之间的节点产生参考电压VR，所述参考电压VR=I1.R1+V_GSN1。

依次串联于电源VDD和地节点之间的第二电流源I2、第二NMOS晶体管MN2和电容C1，其中，所述第二NMOS晶体管MN2的源极与所述电容C1的一端相连，其漏极与所述第二电流源I2相连，电容C1的另一端接地。所述第二NMOS晶体管MN2的栅极与第一电流源I1和电阻R1之间的节点VR相连，即参考电压VR为第二NMOS晶体管MN2的栅极偏置电压；所述第二NMOS晶体管MN2的漏极和第二电流源I2之间的节点A输出控制信号；第二NMOS晶体管MN2的源极和电容C1之间的连接节点VC与所述振荡器的输出端RAMP相连；所述第二电流源I2提供第二电流使得在第二NMOS晶体管MN2导通时所述第二电流经由所述第二NMOS晶体管MN2给所述电容C1充电以得到充电电压VC（即节点VC的电压）。

所述第二NMOS晶体管MN2通过比较栅极电压（其等于参考电压VR）和其源极电压（其等于充电电压VC）来控制是否由电流源I2对电容C1充电，并以所述第二NMOS晶体管MN2漏极和第二电流源I2之间的节点A的电平信号作为控制信号（或者说由节点A输出控制信号）。具体为：当所述参考电压VR和所述充电电压VC之间的差值大于或等于所述第二NMOS晶体管MN2的阈值电压（即MN2的开启电压V_GSth）时，所述第二NMOS晶体管MN2导通，使第二电流源I2对电容C1充电，节点A输出低电平（即输出无效的控制信号）；当所述参考电压VR和所述充电电压VC之间的差值小于所述第二NMOS晶体管MN2的阈值电压时，第二NMOS晶体管截止，禁止第二电流源I2对电容C1充电，节点A输出高电平信号（即输出有效的控制信号）。

所述延时电路220用于将节点A输出的控制信号延时输出给所述放电控制电路230，其目的是延长电容C1的放电时间，进而提高振荡器的频率精度。在图2所示的实施例中，所述延时电路230包括互相串联的第一反相器INV1和第二反相器INV2，其中，第一反相器INV1的输入端与所述节点A相连，第二反相器INV2的输出端与所述放电控制电路230的控制信号接收端相连，所述第二反相器INV2输出延迟后的控制信号CLK。在另一个实施例中，所述延时电路220还可以包括相互串联的两个以上的反相器，并且所述反相器的个数为偶数个，其原因在于延时电路220只具有延时功能，不能改变控制信号的翻转方向。

所述放电控制电路230基于所述控制信号对电容C1进行放电控制。所述放电控制电路230在所述控制信号有效时对所述电容C1进行放电，在所述控制信号无效时禁止对电容C1进行放电。在图2所示的实施例中，所述放电控制电路230包括第三NMOS晶体管MN3，所述第三NMOS晶体管MN3的栅极为所述放电控制电路230的控制信号接收端，所述第三NMOS晶体管MN3的源极和漏极分别连接于所述电容C1的两端。所述第三NMOS晶体管MN3也可以替换为其他等效电子开关器件，比如，NPN（Negative-Positive-Negative）三极管。

以下详细阐述图2所示的振荡器的工作过程。

在图2所示的实施例中，设置所述第一NMOS晶体管MN1的阈值电压和第二NMOS晶体管MN2阈值电压相同，且两者的沟道的宽度和长度也完全相同。

初始状态时，所述电容C1的电压为零，由于所述电容C1的一端接地，且电容C1的电压等于输出端RAMP的电压，因此，初始状态时输出端RAMP的电压也为零。又由于此时所述参考电压VR和所述充电电压VC之间的差值（即所述第二NMOS晶体管MN2的栅极和源极的电压差值）等于I1.R1+V_GSN1，其大于第二NMOS晶体管MN2的阈值电压，因此，所述第二NMOS晶体管MN2导通，所述第二电流源I2经过第二NMOS晶体管MN2对电容C1进行充电，并且节点A输出低电平信号，该低电平信号经所述延时电路220延时后输出延时后的控制信号CLK（其也为低电平信号），所述CLK信号传输给所述第三NMOS晶体管MN3的栅极，使第三NMOS晶体管MN3截止。也就是说，在所述第一电容C1的电压为零时，第三NMOS晶体管MN3截止，第二电流源I2开始对电容C1充电。

根据公式Q=CV可知，在电容一定的情况下，充电量与电压成正比，其中，Q为充电电量，C为电容的电容值，V为电容两端的电压。也就是说，从初始状态起，随着第二电流I2对电容C1逐渐充电，输出端RAMP电位逐渐升高，直到所述参考电压VR和所述充电电压VC（即输出端RAMP的电压）之间的差值小于第二NMOS晶体管MN2的阈值电压，即所述输出端RAMP的电压超过I1.R1时，所述二NMOS晶体管MN2截止，使所述第二电流源I2禁止对电容C1充电，并且节点A由低电平翻转为高电平，该高电平经所述延时电路220延时后输出延时后的控制信号CLK（其也为高电平），所述CLK信号提供给所述第三NMOS晶体管MN3的栅极，第三NMOS晶体管MN3导通，由所述第三NMOS晶体管MN3对所述第一电容C1迅速放电。

由于MOS管对电容放电速度非常快，因此，电容C1的放电时间远远小于充电时间。并且由于延时电路220的存在，可以将电容C1的电压放电至零。当所述第一电容C1的电压放电至零时，如上所述，第三NMOS晶体管MN3截止，第二电流源I2再次对电容C1充电……,周而复始，第一电容C1反复被充电和放电，致使该振荡器的输出端RAMP的电压逐渐升高再迅速降低，进而在RAMP端形成锯齿波的振荡波形。

请参考图3所示，其为图2中的振荡器输出的锯齿波RAMP以及对应的CLK信号的示意图。该图横坐标表示时间，纵坐标表示电压，其中，锯齿波RAMP的上升阶段为第一电容C1的充电时间，下降阶段为第一电容C1的放电时间。并且由上述分析容易得知所述锯齿波RAMP的峰值为第一电流I1与所述电阻R1的乘积，峰谷为零，则该振荡器的充电时间为T=（I1.R1）C1/I2，其中，C1为所述电容C1的电容值，I1为第一电流源I1的电流值，I2为第二电流源I2的电流值，R1为电阻R1的电阻值。

综上所述，图2所示的振荡器也可以实现输出锯齿波RAMP信号。但是，其需要的最低工作电压为V_GSN1+I1.R1+V_{DS_I1}，其中，V_{DS_I1}为第一电流源I1的电压降，一般为一个处于饱和区PMOS管的源漏电压，可以设计V_{DS_I1}为0.1V，V_GSN1为第一NMOS晶体管MN1的栅源电压，对于一般5V的CMOS工艺中，V_GSN1为0.7V，，如果设计I1.R1=0.1V，则图2所示的振荡器的最低工作电源电压为0.7V+0.1V+0.1V=0.9V。比图1中现有技术的振荡器的最低工作电源电压1.6V要低很多，这样在很多低压的应用中即可采用此种振荡器。此外，本图2所示的振荡器比图1所示的现有技术中的振荡器的电路结构更简单，其占用的芯片面积更小，从而降低芯片成本。

需要说明的是，第一电流源I1的电流值和第二电流源I2的电流值成预定比例，即可以设计第一电流源的电流值I1等于第二电流源的电流值I2，也可以设计第一电流源的电流值I1等于N.I2，N为自然数。为了减小电容C1的充电时间对第一电流源I1和第二电流源I2的影响，可以对第一电流源I1和第二电流源I2采取集成电路中常用的匹配技术，这样，所述第一电流源I1的电流值和第二电流源I2的电流值的比例可以被设计为一个不受温度，电源电压和工艺变化影响的常数，从而提高振荡器的振荡周期精度。

为了提高图2所示的振荡器的振荡周期精度，还可以进行如下改进。请参考图4所示，其为本发明在另一个实施例中的振荡器的电路示意图。其与图2所示的振荡器的区别在于，将所述第二NMOS晶体管MN2的衬体改为与其源极相连。这样能消除衬偏效应对第二NMOS晶体管MN2阈值电压的影响，使得第二NMOS晶体管MN2的栅源电压V_GSN2与第一NMOS晶体管MN1的栅源电压V_GSN1更匹配，从而使非理想因素对振荡器的振荡周期精度的影响更小。

请参考图5所示，其为本发明中采用PMOS晶体管的振荡器的电路示意图；请参考图6所示，其为图5中的振荡器输出的锯齿波RAMP以及对应的CLK信号的示意图。由于其实质内容与上述采用NMOS晶体管的振荡器相同，因此，不再累述介绍。

在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims

1.一种低压振荡器，其特征在于，其包括:

参考电压产生电路，其包括依次串联的第一电流源、电阻和第一晶体管，所述第一电流源提供第一电流使得所述第一电流流过所述电阻和第一晶体管，以在第一电流源和电阻之间的节点产生参考电压；

依次串联的第二电流源、第二晶体管和电容，所述第二晶体管的栅极与第一电流源和电阻之间的节点相连，所述第二晶体管和第二电流源之间的节点输出控制信号，所述第二电流源提供第二电流使得在第二晶体管导通时所述第二电流经由所述第二晶体管给所述电容充电以得到充电电压；

放电控制电路，其基于所述控制信号对电容进行放电控制。

2.根据权利要求1所述的低压振荡器，其特征在于，

当所述参考电压和所述充电电压之间的差值大于所述第二晶体管的阈值电压时，第二晶体管和第二电流源之间的节点输出有效的控制信号；当所述参考电压和所述充电电压之间的差值小于所述第二晶体管的阈值电压时，第二晶体管和第二电流源之间的节点输出无效的控制信号，

所述放电控制电路在所述控制信号有效时对所述电容进行放电，在所述控制信号无效时禁止对电容进行放电。

3.根据权利要求2所述的低压振荡器，其特征在于，

所述第一晶体管和所述第二晶体管为NMOS晶体管，

所述第一晶体管的漏极接所述电阻，其栅极和漏极相连，其源极接地；

所述第二晶体管的源极与所述电容的一端相连，漏极与所述第二电流源相连，电容的另一端接地。

4.根据权利要求2所述的低压振荡器，其特征在于，

所述第一晶体管和所述第二晶体管为PMOS晶体管，

所述第一晶体管的漏极接所述电阻，其栅极和漏极相连，其源极接电源；

所述第二晶体管的源极与所述电容的一端相连，漏极与所述第二电流源相连，电容的另一端接电源。

5.根据权利要求3或者4所述的低压振荡器，其特征在于，

所述放电控制电路包括第三晶体管或者第三三极管，

所述第三晶体管的栅极为所述放电控制电路的控制信号接收端，所述第三晶体管的源极和漏极分别于所述电容的两端相连。

6.根据权利要求5所述的低压振荡器，其特征在于，所述第二晶体管的衬底与其源极相连。

7.根据权利要求6所述的低压振荡器，其特征在于，所述第一晶体管的阈值电压和第二晶体管的阈值电压相同，且两个晶体管的沟道的宽度和长度也相同。

8.根据权利要求7所述的低压振荡器，其特征在于，其还包括延时电路，所述延时电路位于第二晶体管和第二电流源之间的节点与所述放电控制电路的控制信号接收端之间，所述延时电路将所述控制信号延时输出给所述放电控制电路。

9.根据权利要求8所述的低压振荡器，其特征在于，所述延时电路包括互相串联的两个或者两个以上的反相器，所述反相器的个数为偶数个。

10.根据权利要求1所述的低压振荡器，其特征在于，所述第二晶体管和电容之间的节点与所述振荡器的输出端相连。