CN201854256U

CN201854256U - 一种振荡器

Info

Publication number: CN201854256U
Application number: CN2010206108163U
Authority: CN
Inventors: 王钊
Original assignee: Wuxi Vimicro Corp
Current assignee: Wuxi Vimicro Corp
Priority date: 2010-11-17
Filing date: 2010-11-17
Publication date: 2011-06-01
Anticipated expiration: 2020-11-17

Abstract

本实用新型揭露了一种振荡器，所述振荡器包括电流源电路，包括产生第一电流和第二电流；比较电路，包括第一偏置端、第二偏置端、第一输入端、第二输入端及输出端；电流电压转换电路，将所述第一电流转换成阈值电压并将所述阈值电压提供给所述比较电路的第一输入端；充电器件，接收所述第二电流的充电以得到充电电压并将所述充电电压提供给所述比较电路的第二输入端，其中所述比较电路在充电电压大于或等于所述阈值电压时通过输出端输出有效的控制信号，在充电电压小于所述阈值电压时通过输出端输出无效的控制信号；放电控制电路，在所述控制信号有效时对所述充电器件进行放电，在所述控制信号无效时禁止对所述充电器件进行放电。

Description

一种振荡器

【技术领域】

本实用新型涉及电子电路领域，特别涉及高精度的低压低功耗的振荡器电路。

【背景技术】

振荡器是电子电路中的一种基本电路，其可以将直流电能转换为具有一定频率的交流电能。振荡器通常用来产生正弦波、锯齿波和方波信号等。在现有技术中，振荡器被广泛应用于如DC-DC开关电源、锂电池保护电路、锂电池充电电路、复位器等系统中。

在申请号为200812605.4的中国专利《一种低压低功耗振荡器》中揭露了一种产生锯齿波的振荡器电路。虽然该振荡器电路具有工作电压较低、功耗低以及精度高的优点，但是该振荡器电路需要特定类型的基于ΔVgs/R的电流源产生电路来提供电流。在实际运用中，该电流源产生电路需要的器件较多，占用芯片面积大，如果能够进一步优化，显然是非常有利的。

因此，有必要提出一种新的技术方案来解决上述缺点。

【实用新型内容】

本部分的目的在于概述本实用新型的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和实用新型名称中可能会做些简化或省略以避免使本部分、说明书摘要和实用新型名称的目的模糊，而这种简化或省略不能用于限制本实用新型的范围。

本实用新型的目的在于提供一种振荡器，其具有结构简单、高精度、低工作电压和低功耗的特点。

为了达到本实用新型的目的，本实用新型提供了一种振荡器，所述振荡器包括：电流源电路，包括产生第一电流的第一支路和产生第二电流的第二支路，所述第一电流和第二电流成预定比例；

比较电路，包括与所述第一支路相连的第一偏置端、与所述第二支路相连的第二偏置端、第一输入端、第二输入端及输出端；

电流电压转换电路，将所述第一电流转换成阈值电压并将所述阈值电压提供给所述比较电路的第一输入端；

充电器件，接收所述第二电流的充电以得到充电电压并将所述充电电压提供给所述比较电路的第二输入端，其中所述比较电路在充电电压大于或等于所述阈值电压时通过输出端输出有效的控制信号，在充电电压小于所述阈值电压时通过输出端输出无效的控制信号；

放电控制电路，在所述控制信号有效时对所述充电器件进行放电，在所述控制信号无效时禁止对所述充电器件进行放电。

进一步地，所述电流源电路中的第一电流和第二电流由同一电流源产生的电流经电流镜电路复制产生。

进一步地，所述比较电路包括第一晶体管和第二晶体管；

所述第一晶体管栅极与第二晶体管栅极相连且该第一晶体管栅极和漏极相连，并将所述第一晶体管的漏极作为所述比较电路的第一偏置端，将所述第一晶体管源极作为所述比较电路的第一输入端；

所述第二晶体管漏极作为所述比较电路的第二偏置端，将该第二晶体管源极作为所述比较电路的第二输入端，所述第二偏置端与第二支路相连的点作为所述比较电流的输出端。

进一步地，所述电流电压转换电路包括第一电阻，和/或所述充电器件包括第一电容。

进一步地，所述放电控制电路包括第三晶体管或者第三三极管，所述第三晶体管的栅极为所述放电控制电路的控制信号接收端，所述第三晶体管的源极和漏极分别与所述充电器件的两端相连。

进一步地，所述比较电路的输出端与所述放电控制电路的控制信号接收端之间还连接有延时电路，所述延时电路将控制信号延时输出给所述放电控制电路。

进一步地，所述延时电路包括互相串联的两个或者两个以上反相器，所述反相器的个数为偶数个。

进一步地，所述电流镜采用级联结构。

进一步地，所述电流源电路包括产生预定值的供电电流的第三支路、成比例复制供电电流以产生第一电流的第一支路和成比例复制供电电流以产生第二电流的第二支路。

所述供电支路包括依次串联的第四晶体管、第二电阻，其中第四晶体管的源极接电源电压，第二电阻不与第四晶体管连接的一端接地；其中第一支路包括与所述第四晶体管共栅共源的第五晶体管，其中第二支路包括与所述第四晶体管共栅共源的第六晶体管，所述第四晶体管、第五晶体管和第六晶体管形成电流镜，并且所述第五晶体管和第六晶体管成预定比例。

进一步地，所述振荡器还包括高增益共源放大级，所述高增益共源放大级由第十晶体管、第十一晶体管及第三反相器组成，所述第十晶体管与所述第四晶体管共栅共源；所述第十晶体管的漏极与所述第十一晶体管的漏极及第三反相器输入端相连；所述第十一晶体管的栅极与所述比较电路的输出端相连且源极接地，所述第三反相器的输出端与所述放电控制电路的控制信号接收端相连。

与现有技术相比，本实用新型通过对原有设计改良而不再需要特定类型的基于ΔVgs/R的电流源产生电路来提供电流，使得本实用新型可以使用任何类型的电流源产生电路结合电流镜来提供电流。也就是简化了现有结构、使得所述振荡器电路更易于实现。

【附图说明】

结合参考附图及接下来的详细描述，本实用新型将更容易理解，其中同样的附图标记对应同样的结构部件，其中：

图1为本实用新型的一个实施例中的振荡器的电路原理图；

图2为本实用新型的一个实施例中的输出锯齿波RAMP以及对应的CLK信号的波形示意图；

图3为本实用新型的另一个实施例中的振荡器的电路结构图；

图4为本实用新型的再一个实施例中的振荡器的电路结构图；

图5为本实用新型的一个实施例中的采用所述延时电路前后的输出信号RAMP对比波形图；

图6为本实用新型的再一个实施例中的振荡器的电路结构图；和

图7为本实用新型中利用POMS管实施的振荡器的电路结构图。

【具体实施方式】

请参考图1，其示出了本实用新型的一个实施例中的振荡器100的电路原理图。所述振荡器100包括电流源电路、比较电路、电流电压转换电路、充电器件、延时电路和放电控制电路。

所述电流源电路用于产生呈预定比例的第一电流I1和第二电流I2。所述电流源电路包括产生第一电流I1的第一支路和产生第二电流I2的第二支路。所述第一电流I1和第二电流I2可以由同一电流源产生的电流经电流镜电路复制产生。通常所述同一电流源的电流值是不变化的。此处所述的电流源无需为基于ΔVgs/R的特定电流源产生电路产生，可以为任何类型的电流源。

所述比较电路用于比较振荡器输出端RAMP与B点电位。所述比较电路包括第一晶体管MN1和第二晶体管MN2，其中第一晶体管MN1、第二晶体管MN2栅极相连且第一晶体管MN1自身的栅极和漏极相连，并且第一晶体管MN1的漏极接收第一电流I1，第二晶体管MN2的漏极接收第二电流I2。

所述电流电压转换电路用于将第一电流I1转换成电压提供给所述比较电路的一个输入端。所述电流电压转换电路包括第一电阻R1，其中第一电阻R1的一端接地，另一端接所述第一晶体管MN1的源极，所述第一电阻R1将第一电流I1转换成B点的电压提供给所述第一晶体管MN1的源极。

所述充电器件用于接收电流I2进而得到充电电压并将该充电电压提供给比较电路的一个输入端。所述充电器件包括第一电容C1，其中第一电容C1的一端接地，另一端接所述第二晶体管MN2的源极，所述第一电容C1接收第二电流I2的充电进而获得充电电压，也即RAMP，提供给所述第二晶体管MN2的源极。

所述延时电路用于将比较电路的输出端输出的比较结果延时输出给所述放电控制电路。所述延时电路包括互相串联的第一反相器INV1和第二反相器INV2，其中第一反相器INV1的输入端与所述第二晶体管MN2的漏极相连，其中第二反相器INV2的输出端与所述放电控制电路的控制端相连，所述第二反相器INV2输出控制信号CLK。

所述放电控制电路用于控制充电器件进行充电或放电。所述放电控制电路包括第三晶体管MN3，在一个实施例中，所述第三晶体管MN3也可以为等效电子开关器件，比如NPN三极管。所述充电器件C1的两端分别与放电控制电路的第三晶体管MN3的源极和漏极相连，且第三晶体管MN3的漏极与第二晶体管MN2的源极连接，并将该连接点作为该振荡器的输出端（RAMP）。所述电流源电路、比较电路、电流电压转换电路、充电器件、延时电路和放电控制器件及其连接方式，实现了对第一电容C1的充放电功能，并在输出端RAMP得到相应锯齿波形。

具体地讲，所述比较电路的工作原理为比较第一晶体管MN1源极（B点）与第二晶体管MN2源极（RAMP）电位进而决定输出（C点）结果。在RAMP低于B点电位情况下，C点为低电位并经第一反相器INV1和第二反相器INV2延时后变为CLK点的无效控制信号；反之在RAMP高于B点电位情况下，C点为高电位并经第一反相器INV1和第二反相器INV2延时后变为CLK点的有效控制信号。比较电路一个输入端与充电器件C1及振荡器输出端（RAMP）相连，另一个输入端与电流电压转换电路R1相连，也即比较第一电容C1两端电压与第一电阻R1电压之间的关系。

下面详细阐述图1所示振荡器的工作过程。

图1中，初始状态下，第一电容C1的电压为零。因为第一电容C1的一端接地，且第一电容C1的电压等于RAMP电压，因此初始状态RAMP电压为零。

第一电流I1和第二电流I2可以由同一电流源产生的电流经匹配的电流镜电路复制产生。所述第一电流I1和第二电流I2都不为零。第一电阻R1的电压等于第一电流I1与第一电阻R1的电阻之积，第一电流I1不为零，则第一电阻R1的电压不为零。又因为第一电阻R1的一端接地，则第一电阻R1的另一端电压就等于B点电位，因此B点电位不为零。

比较电路比较RAMP、B点电位，初始状态RAMP电位为零，B点电位不为零，因此比较电路输出（C点）为低电平。

所述C点的低电平经过延时电路延时后传输给变为无效控制信号CLK。所述CLK信号传输给所述第三晶体管MN3的栅极，因此第三晶体管MN3的栅极电位为低电位，第三晶体管MN3处于截止状态。在第三晶体管MN3截止且第一电容C1的电压为零情况下，电流源电路对第一电容C1充电。该充电电流为第二电流。

根据公式Q=CV可知，在电容一定情况下充电电量与电压成正比，其中Q为充电电量，C为电容，V为电压。因此随着第一电容C1逐渐充电，RAMP电位逐渐升高。当RAMP电位超过B点电位时，也就是RAMP电压超过R1电压时，比较电路输出电位（C点）变为高电位。

由此可知，第一电容C1一直充电，RAMP电位逐渐升高，直到RAMP电位高于B点电位时刻，C点变为高电位；C点电位经延时电路延时后即为第三晶体管MN3的栅极电位，因此此时第三晶体管MN3栅极为高电位，所述第三晶体管MN3导通。当所述第三晶体管MN3处于导通状态下，与所述第三晶体管MN3串联的第一电容C1迅速被放电。由于MOS管对电容放电速度非常快，因此第一电容C1放电时间远远小于充电时间。

如上所述，周而复始，第一电容C1反复被充电和放电，致使该振荡器的输出端（RAMP）电压逐渐升高，再迅速降低……，进而在RAMP端形成锯齿波的振荡波形。图2是本实用新型的振荡器100输出锯齿波RAMP以及对应的CLK信号的示意图，该图横坐标为时间，纵坐标为电压，其中锯齿波RAMP的上升阶段即为第一电容C1的充电时间，下降阶段即为第一电容C1的放电时间。并且由上分析容易得知所述锯齿波RAMP的峰值为第一电流I1与所述第一电阻R1的乘积。则该振荡器100的充电时间为T=（I1*R1）*C1/I2，其中C1为第一电容C1的电容值，如果第一电流I1与第二电流I2的商等于常数K，且因为R1*C1为器件的物理参数所决定，由公式可以容易得知，所述振荡器100的充电时间依赖于所述常数K。如果所述第一电容C1的放电时间设计的相对于充电时间很小，则所述振荡器100的振荡周期近似等于K*R1*C1。只要选择合理的第一电阻和第一电容以及使第一电流和第二电流成预定比例即可。在优选实施例中，所述第一晶体管MN1和第二晶体管MN2为宽长比相等的NMOS管，所述第一电流I1等于所述第二电流I2。

由于本实用新型所述振荡器100中的第一晶体管MN1自身的栅极和漏极相连，并不需要其他器件来提供所述栅极电压，故不需要需要特定类型的基于ΔVgs/R的电流源产生电路来产生电流。

在本实用新型的一个优选实施例中，所述电流源电路可以有图3所示的简单电流镜电路实现。所述电流源电路包括第四晶体管MP1、第五晶体管MP2、第六晶体管MP3和第二电阻R2。所述第四晶体管MP1、第五晶体管MP2和第六晶体管MP3的源极相连并接电源电压VDD，且所述第四晶体管MP1、第五晶体管MP2和第六晶体管MP3的栅极相连，因此所述第四晶体管MP1、第五晶体管MP2和第六晶体管MP3构成电流镜。所述第四晶体管MP1与第二电阻R2串联生成供电电流I3，所述供电电流I3可以视为一个电流源，所述第五晶体管MP2成比例复制所述供电电流I3产生第一电流I1，所述第六晶体管MP3成比例复制所述供电电流I3产生第二电流I2。由于电流镜中MOS管的电流正比于相应MOS管的宽长比，因此第四晶体管MP1、第五晶体管MP2和第六晶体管MP3内的电流比等于它们的宽长比。在一个实施例中，为了获得相等的第一电流I1和第二电流I2，所述第五晶体管MP2和第六晶体管MP3的宽长比相同。鉴于电流镜电路技术为本领域技术人员所熟知的内容，此处不做太多详细解释。但是本实用新型所述电流源电路具体采用何种电流镜并不固定，只要能够获得具有预定比例的第一电流I1和第二电流I2即可。

比如在本实用新型的另一个优选实施例中，所述电流镜可以采用级联结构，原因是级联结构的电流镜能够提高电流复制精度。图4是具有级联结构电流镜的振荡器原理图，图4相对于图3新增由第七晶体管MP11、第八晶体管MP12和第九晶体管MP13构成的电流镜，进而大大提高了电流镜复制电流的精度。

在本实用新型的再一个优选实施例中，所述延时电路可以由若干反相器组成的延时处理器实现，目的是延长放电时间，进而提高振荡器频率精度。该延时处理器中的反相器数量为偶数个且大于等于两个，原因是该延时处理器只具有延时功能而不能改变翻转方向。图5采用所述延时电路前后的输出信号RAMP对比波形图。振荡器在振荡过程中，需要第一电容C1的充电电量被完全放电至零后再充电。因此振荡器需要放电时间足够长，以便第一电容C1上的电量能够被完全放电完。通常加入延迟处理器能够延长放电时间，进而提高振荡器频率精度。图5中，RAMP1是电容被放电到零后才继续充电的输出波形示意图，RAMP2是电容没有放电完就又继续充电则会导致振荡器频率存在一定误差。对于不同的实施例中，延时处理器中反相器数量不同，具体数量可以通过仿真获得。

在本实用新型的再一个优选实施例中，在比较电路的第二偏置端接入高增益共源放大级，目的是提高振荡器的频率精度。

高增益放大级工作原理是将其输入端信号进行放大处理并输出。图6是具有高增益共源放大级的振荡器原理图。在图6中，高增益共源放大级由第十晶体管MP8、第十一晶体管MN6、第三反相器INV3组成。该高增益共源放大器连接在比较电路的第二偏置端，所述比较电路的输出端连接在第一反相器INV1输入端。从图6可以看出，高增益共源放大级的作用是将比较电路的输出放大，并将放大结果输入到第一反相器INV1。

比较电路比较RAMP与B点电位，在RAMP电位刚刚高于B点电位一点点时刻，该高出很小的电位并不足以使第一反相器INV1产生翻转。因此在比较电路输出端增加高增益共源放大级，使得RAMP电位刚刚高于B点电位一点时，将该很小的高电位经过高增益共源放大级放大处理后变成较大的高电位，进而使第一反相器INV1产生翻转。因此图6所示振荡器相对于图3所示振荡器，能够在RAMP电位更接近B点电位时就开始放电，进而减小了放电时间，提高振荡器频率精度。

本实用新型同时还提供所述振荡器100采用PMOS管实施的实现方式。所述采用PMOS管实施的实现方式具体可以参考图7，由于其实质内容与图1相同，故不再累述介绍。

上述说明已经充分揭露了本实用新型的具体实施方式。需要指出的是，熟悉该领域的技术人员对本实用新型的具体实施方式所做的任何改动均不脱离本实用新型的权利要求书的范围。相应地，本实用新型的权利要求的范围也并不仅仅局限于所述具体实施方式。

Claims

1.一种振荡器，其特征在于，其包括：

电流源电路，包括产生第一电流的第一支路和产生第二电流的第二支路，所述第一电流和第二电流成预定比例；

2.根据权利要求1所述的振荡器，其特征在于，所述电流源电路中的第一电流和第二电流由同一电流源产生的电流经电流镜电路复制产生。

3.根据权利要求1所述的振荡器，其特征在于，所述比较电路包括第一晶体管和第二晶体管；

4.根据权利要求1所述的振荡器，其特征在于，所述电流电压转换电路包括第一电阻，和/或所述充电器件包括第一电容。

5.根据权利要求1所述的振荡器，其特征在于，所述放电控制电路包括第三晶体管或者第三三极管，所述第三晶体管的栅极为所述放电控制电路的控制信号接收端，所述第三晶体管的源极和漏极分别与所述充电器件的两端相连。

6.根据权利要求1所述的振荡器，其特征在于，所述比较电路的输出端与所述放电控制电路的控制信号接收端之间还连接有延时电路，所述延时电路将控制信号延时输出给所述放电控制电路。

7.根据权利要求6所述的振荡器，其特征在于，所述延时电路包括互相串联的两个或者两个以上反相器，所述反相器的个数为偶数个。

8.根据权利要求2所述的振荡器，其特征在于，所述电流镜采用级联结构。

9.根据权利要求1所述的振荡器，其特征在于，所述电流源电路包括产生预定值的供电电流的第三支路、成比例复制供电电流以产生第一电流的第一支路和成比例复制供电电流以产生第二电流的第二支路，

10.根据权利要求9所述的振荡器，其特征在于，所述振荡器还包括高增益共源放大级，所述高增益共源放大级由第十晶体管、第十一晶体管及第三反相器组成，所述第十晶体管与所述第四晶体管共栅共源；所述第十晶体管的漏极与所述第十一晶体管的漏极及第三反相器输入端相连；所述第十一晶体管的栅极与所述比较电路的输出端相连且源极接地，所述第三反相器的输出端与所述放电控制电路的控制信号接收端相连。