CN110880914B - 起振电路及芯片 - Google Patents
起振电路及芯片 Download PDFInfo
- Publication number
- CN110880914B CN110880914B CN201811031941.6A CN201811031941A CN110880914B CN 110880914 B CN110880914 B CN 110880914B CN 201811031941 A CN201811031941 A CN 201811031941A CN 110880914 B CN110880914 B CN 110880914B
- Authority
- CN
- China
- Prior art keywords
- channel fet
- module
- channel
- source
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/06—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance
- H03B5/1253—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance the transistors being field-effect transistors
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明涉及一种起振电路及芯片,起振电路包括偏置电流模块、基准电压模块、起振电压模块、放大模块及比较模块,晶体的第一端连接比较模块的第二输入端,晶体的第二端接地。偏置电流模块用于为基准电压模块、起振电压模块及放大模块提供恒定的偏置电流,基准电压模块用于为比较模块的第一输入端提供稳定的基准电压,起振电压模块用于为晶体提供起振所需的起振电压,放大模块用于对晶体振荡信号进行放大。比较模块用于比较晶体振荡信号的电压和基准电压的大小,输出时钟信号。因此,上述起振电路只需要一端接入晶体就能实现晶体的起振,进而降低了利用该起振电路制作的芯片的成本。
Description
技术领域
本发明涉及集成电路领域,特别是涉及一种起振电路及芯片。
背景技术
目前在大规模、超大规模的集成电路中数字电路是主体,模拟电路越来越仅作为与外界环境连接的窗口存在。数字电路工作自然离不开时钟信号,而集成电路中时钟信号来源一般又分为晶体振荡时钟(Crystal clock)和集成电路内部的电阻、电容组成的环形振荡时钟(Ring-OSC clock),由于晶体振荡时钟具有频率更精确,且受环境影响较小等优势而成为最受欢迎的时钟来源。
晶体振荡时钟一般是由石英晶体配合起振电路产生的,现有技术中集成电路的起振电路均需要采用两个端口连接晶体(即晶体的两端都需要接入起振电路),这样的起振电路虽然晶体容易起振,但是利用该起振电路制作的芯片也多占用芯片管脚,造成芯片成本增加(多一个管脚至少多一根绑定(bonding)线)。
发明内容
基于此,有必要提供一种只需晶体的一端接入起振电路就能完成晶体的起振,进而降低芯片成本的起振电路及芯片。
一种起振电路,用于晶体的振荡,包括用于连接输入电源的电源输入端,还包括偏置电流模块、基准电压模块、起振电压模块、放大模块及比较模块;
所述偏置电流模块的输入端连接所述电源输入端,偏置电流模块的输出端分别连接所述基准电压模块的受控端、起振电压模块的受控端及放大模块的受控端,所述基准电压模块的输入端连接所述电源输入端,输出端连接所述比较模块的第一输入端;所述起振电压模块的输入端连接所述电源输入端,输出端连接所述晶体的第一端,所述放大模块的输入端连接所述电源输入端,所述放大模块的反馈放大端连接所述晶体的第一端,所述晶体的第一端连接所述比较模块的第二输入端,所述晶体的第二端接地;
所述偏置电流模块用于为所述基准电压模块、起振电压模块及放大模块提供恒定的偏置电流;
所述基准电压模块用于为所述比较模块的第一输入端提供稳定的基准电压;
所述起振电压模块用于为所述晶体提供起振所需的起振电压;
所述放大模块用于接收所述晶体根据所述起振电压产生的晶体振荡信号,并对所述晶体振荡信号进行放大;
所述比较模块用于在所述第二输入端输入的电压高于所述基准电压时输出第一电平,在所述第二输入端输入的电压低于所述基准电压时输出第二电平,所述第一电平高于所述第二电平。
在其中一个实施例中,所述偏置电流模块包括P沟道场效应管MP1、P沟道场效应管MP2、P沟道场效应管MP3、P沟道场效应管MP4、P沟道场效应管MP5、P沟道场效应管MP6、N沟道场效应管MN1、N沟道场效应管MN2、N沟道场效应管MN3及P沟道场效应管MN4,所述P沟道场效应管MP1的源极、所述P沟道场效应管MP2的源极和P沟道场效应管MP5的源极都连接所述电源输入端,所述P沟道场效应管MP1的漏极连接所述P沟道场效应管MP3的源极,所述P沟道场效应管MP1的栅极连接所述P沟道场效应管MP2的栅极和漏极,所述P沟道场效应管MP2的栅极和漏极短接后接入P沟道场效应管MP4的源极和所述P沟道场效应管MP5的栅极,P沟道场效应管MP3的栅极连接所述P沟道场效应管MP4的栅极和漏极,所述P沟道场效应管MP3的漏极连接所述N沟道场效应管MN1的漏极和栅极,所述P沟道场效应管MP4的栅极和漏极短接后接入所述N沟道场效应管MN2的漏极和所述P沟道场效应管MP6的栅极,所述N沟道场效应管MN1的源极接地,所述N沟道场效应管MN1的栅极和漏极短接后接入所述N沟道场效应管MN2的栅极,所述N沟道场效应管MN2的源极连接所述N沟道场效应管MN3的源极和所述N沟道场效应管MN4的漏极,所述N沟道场效应管MN3的栅极和漏极短接后接入所述P沟道场效应管MP6的漏极,所述N沟道场效应管MN4的栅极连接所述N沟道场效应管MN3的栅极,所述N沟道场效应管MN4的源极接地,所述P沟道场效应管MP5的漏极连接所述P沟道场效应管MP6的源极,所述偏置电流模块的输出端连接所述P沟道场效应管MP5的栅极。
在其中一个实施例中,所述基准电压模块包括第一电流源和N沟道场效应管MN6,所述第一电流源的受控端连接所述偏置电流模块的输出端,所述第一电流源的输入端连接所述电源输入端,所述第一电流源的输出端连接所述N沟道场效应管MN6的漏极和所述第一输入端,所述N沟道场效应管MN6的栅极和漏极短接,所述N沟道场效应管MN6的源极接地。
在其中一个实施例中,所述第一电流源包括P沟道场效应管MP9,所述P沟道场效应管MP9的源极连接所述电源输入端,所述P沟道场效应管MP9的栅极连接所述偏置电流模块的输出端,所述P沟道场效应管MP9的漏极连接所述N沟道场效应管MN6的漏极和所述第一输入端。
在其中一个实施例中,所述起振电压模块包括第二电流源、N沟道场效应管MN5和电阻R1,所述第二电流源的受控端连接所述偏置电流模块的输出端,所述第二电流源的输入端连接所述电源输入端,所述第二电流源的输出端连接所述N沟道场效应管MN5的栅极和漏极,所述N沟道场效应管MN5的栅极和漏极短接,所述N沟道场效应管MN5的源极接地,所述电阻R1串联于所述第二电流源的输出端、所述N沟道场效应管MN5的漏极的公共端和所述晶体的第一端之间。
在其中一个实施例中,所述第二电流源包括P沟道场效应管MP8,所述P沟道场效应管MP8的源极连接所述电源输入端,所述P沟道场效应管MP8的栅极连接所述偏置电流模块的输出端,所述P沟道场效应管MP8的漏极连接所述N沟道场效应管MN5的栅极和漏极。
在其中一个实施例中,所述放大模块包括第三电流源、P沟道场效应管MP10和电容C1,所述第三电流源的受控端连接所述偏置电流模块的输出端,所述第三电流源的输入端连接所述电源输入端,所述第三电流源的输出端连接所述P沟道场效应管MP10的源极,所述P沟道场效应管MP10的漏极接地,所述P沟道场效应管MP10的栅极连接所述晶体的第一端和所述电容C1的一端,所述电容C1的另一端连接所述第三电流源的输出端和所述P沟道场效应管MP10的源极。
在其中一个实施例中,所述第三电流源包括P沟道场效应管MP7,所述P沟道场效应管MP7的源极连接所述电源输入端,所述P沟道场效应管MP7的栅极连接所述偏置电流模块的输出端,所述P沟道场效应管MP7的漏极连接所述P沟道场效应管MP10的源极。
在其中一个实施例中,所述比较模块包括比较器。
另一方面,本发明还提出一种芯片,用于分别与晶体和输入电源连接,包括上述实施例中任一实施例中所述的起振电路。
上述起振电路包括偏置电流模块、基准电压模块、起振电压模块、放大模块及比较模块,晶体的第一端连接比较模块的第二输入端,晶体的第二端接地。偏置电流模块用于为基准电压模块、起振电压模块及放大模块提供恒定的偏置电流,基准电压模块用于为比较模块的第一输入端提供稳定的基准电压,起振电压模块用于为晶体提供起振所需的起振电压,放大模块用于对晶体振荡信号进行放大。经过放大模块放大的晶体振荡信号(属于电压信号)进入比较模块的第二输入端,比较模块用于比较晶体振荡信号的电压和基准电压的大小,在第二输入端输入的电压高于基准电压时输出第一电平,在第二输入端输入的电压低于基准电压时输出第二电平,第一电平高于第二电平。比较模块输出的第一电平和第二电平组成了该起振电路输出的时钟信号。因此,上述起振电路只需要一端接入晶体就能实现晶体的起振,进而降低了利用该起振电路制作的芯片的成本。
附图说明
图1是一实施例中起振电路的模块图;
图2是一实施例中起振电路的部分电路图;
图3是一实施例中起振电路的部分电路图;
图4是一实施例中起振电路的波形图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对发明进行更全面的描述。附图中给出了本发明的首选实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
图1是一实施例中起振电路的模块图。
在本实施例中,该起振电路用于晶体的振荡,包括用于连接输入电源的电源输入端,还包括偏置电流模块10、基准电压模块20、起振电压模块30、放大模块40及比较模块50。
偏置电流模块10的输入端连接电源输入端,偏置电流模块10的输出端分别连接基准电压模块20的受控端、起振电压模块30的受控端及放大模块40的受控端,基准电压模块20的输入端连接电源输入端,输出端连接比较模块50的第一输入端。起振电压模块30的输入端连接电源输入端,起振电压模块30的输出端连接晶体的第一端。放大模块40的输入端连接电源输入端,放大模块40的反馈放大端连接晶体的第一端,晶体的第一端连接比较模块40的第二输入端,晶体的第二端接地。
偏置电流模块10用于为基准电压模块20、起振电压模块30及放大模块40提供恒定的偏置电流。
基准电压模块20用于为比较模块50的第一输入端提供稳定的基准电压。
起振电压模块30用于为晶体提供起振所需的起振电压。
晶体用于根据起振电压模块30提供的起振电压产生晶体振荡信号(属于电压信号)。
放大模块40用于对晶体振荡信号进行放大。
比较模块50用于在第二输入端输入的电压高于基准电压时输出第一电平,在第二输入端输入的电压低于基准电压时输出第二电平,第一电平高于第二电平。例如第一电平是高电平,第二电平是低电平。比较模块50输出的第一电平和第二电平组成了该起振电路输出的时钟信号。
上述起振电路包括偏置电流模块10、基准电压模块20、起振电压模块30、放大模块40及比较模块50,晶体的第一端连接比较模块40的第二输入端,晶体的第二端接地。偏置电流模块10用于为基准电压模块20、起振电压模块30及放大模块40提供恒定的偏置电流。基准电压模块20用于为比较模块50的第一输入端提供稳定的基准电压。起振电压模块30用于为晶体提供起振所需的起振电压。放大模块40用于对晶体振荡信号进行放大。经过放大模块40放大的晶体振荡信号(属于电压信号)进入比较模块50的第二输入端,比较模块50用于比较晶体振荡信号的电压和基准电压的大小,在第二输入端输入的电压高于基准电压时输出第一电平,在第二输入端输入的电压低于基准电压时输出第二电平,第一电平高于第二电平。比较模块50输出的第一电平和第二电平组成了该起振电路输出的时钟信号。因此,上述起振电路只需要一端接入晶体就能实现晶体的起振,进而降低了利用该起振电路制作的芯片的成本。
请结合图2,在一个实施例中,偏置电流模块10包括P沟道场效应管MP1、P沟道场效应管MP2、P沟道场效应管MP3、P沟道场效应管MP4、P沟道场效应管MP5、P沟道场效应管MP6、N沟道场效应管MN1、N沟道场效应管MN2、N沟道场效应管MN3及P沟道场效应管MN4。
P沟道场效应管MP1的源极、P沟道场效应管MP2的源极和P沟道场效应管MP5的源极都连接电源输入端(即连接输入电源VDD),P沟道场效应管MP1的漏极连接P沟道场效应管MP3的源极,P沟道场效应管MP1的栅极连接P沟道场效应管MP2的栅极和漏极,P沟道场效应管MP2的栅极和漏极短接后接入P沟道场效应管MP4的源极和P沟道场效应管MP5的栅极,P沟道场效应管MP3的栅极连接P沟道场效应管MP4的栅极和漏极,所述P沟道场效应管MP3的漏极连接所述N沟道场效应管MN1的漏极和栅极,P沟道场效应管MP4的栅极和漏极短接后接入N沟道场效应管MN2的漏极和P沟道场效应管MP6的栅极,N沟道场效应管MN1的源极接地,N沟道场效应管MN1的栅极和漏极短接后接入N沟道场效应管MN2的栅极,N沟道场效应管MN2的源极连接N沟道场效应管MN3的源极和N沟道场效应管MN4的漏极,N沟道场效应管MN3的栅极和漏极短接后接入P沟道场效应管MP6的漏极,N沟道场效应管MN4的栅极连接N沟道场效应管MN3的栅极,N沟道场效应管MN4的源极接地,P沟道场效应管MP5的漏极连接P沟道场效应管MP6的源极,偏置电流模块10的输出端vb连接P沟道场效应管MP5的栅极。
其中,包括P沟道场效应管MP1、P沟道场效应管MP2、P沟道场效应管MP3及P沟道场效应管MP4组成了威尔逊电流源,N沟道场效应管MN1和N沟道场效应管MN2组成了电流镜。N沟道场效应管MN4相当于N沟道场效应管MN2的源极负载,N沟道场效应管MN3的栅极和漏极短接,为N沟道场效应管MN4的栅极提供偏置电压,从而控制N沟道场效应管MN4这个等效电阻的大小,即控制流过P沟道场效应管MP1~P沟道场效应管MP4的基准电流。
在一个实施例中,N沟道场效应管MN3为一组串联的N沟道场效应管。
在一个实施例中,N沟道场效应管MN4为一组串联的N沟道场效应管。
请结合图3,在一个实施例中,基准电压模块20包括第一电流源21和N沟道场效应管MN6,第一电流源21的受控端连接偏置电流模块10的输出端vb,第一电流源21的输入端连接电源输入端(即连接输入电源VDD),第一电流源21的输出端连接N沟道场效应管MN6的漏极和比较模块50的第一输入端VP,N沟道场效应管MN6的栅极和漏极短接,N沟道场效应管MN6的源极接地。
在一个实施例中,第一电流源21包括P沟道场效应管MP9,P沟道场效应管MP9的源极连接电源输入端,P沟道场效应管MP9的栅极连接偏置电流模块10的输出端vb,P沟道场效应管MP9的漏极连接N沟道场效应管MN6的漏极和比较模块50的第一输入端VP,N沟道场效应管MN6的栅极和漏极短接,N沟道场效应管MN6的源极接地。
在一个实施例中,起振电压模块30包括第二电流源31、N沟道场效应管MN5和电阻R1,第二电流源31的受控端连接偏置电流模块10的输出端vb,第二电流源31的输入端连接电源输入端,第二电流源的输出端连接N沟道场效应管MN5的栅极和漏极,N沟道场效应管MN5的栅极和漏极短接,N沟道场效应管MN5的源极接地,电阻R1串联于第二电流源31的输出端、N沟道场效应管MN5的漏极的公共端和晶体的第一端之间。
在一个实施例中,第二电流源31包括P沟道场效应管MP8,P沟道场效应管MP8的源极连接电源输入端,P沟道场效应管MP8的栅极连接偏置电流模块10的输出端vb,P沟道场效应管MP8的漏极连接N沟道场效应管MN5的栅极和漏极,N沟道场效应管MN5的栅极和漏极短接,N沟道场效应管MN5的源极接地,电阻R1串联于P沟道场效应管MP8的漏极、N沟道场效应管MN5的漏极的公共端和晶体的第一端之间。
在一个实施例中,放大模块40包括第三电流源41、P沟道场效应管MP10和电容C1,第三电流源41的受控端连接偏置电流模块10的输出端vb,第三电流源41的输入端连接电源输入端,第三电流源41的输出端连接P沟道场效应管MP10的源极,P沟道场效应管MP10的漏极接地,P沟道场效应管MP10的栅极连接晶体的第一端和电容C1的一端,电容C1的另一端连接第三电流源41的输出端和P沟道场效应管MP10的源极。
在一个实施例中,第三电流源41包括P沟道场效应管MP7,P沟道场效应管MP7的源极连接电源输入端,P沟道场效应管MP7的栅极连接偏置电流模块10的输出端vb,P沟道场效应管MP7的漏极连接P沟道场效应管MP10的源极,P沟道场效应管MP10的漏极接地,P沟道场效应管MP10的栅极连接晶体的第一端和电容C1的一端,电容C1的另一端连接P沟道场效应管MP7的漏极和P沟道场效应管MP10的源极。
在一个实施例中,比较模块50包括比较器comp。在其中一个实施例中,比较器的正相输入端为第一输入端VP,比较器的反相输入端为第二输入端VN。
在一个实施例中,晶体包括石英晶体。
起振电路的工作原理为:根据“巴克豪森准则”,起振电路起振需要满足两个基本条件:1)起振电路的环路增益大于等于1;2)反馈信号使得原信号得到增强,即环路相位移为0°或360°。在该起振电路里面,偏置电流模块10分别为基准电压模块20、起振电压模块30和放大模块40提供不随输入电源VDD变化的偏置电流(即基准电流),即该偏置电流模块10输出的偏置电流通过偏置电流模块10的输出端vb分别输出给基准电压模块20、起振电压模块30和放大模块40,偏置电流模块10提供的偏置电流是晶体起振的重要保障,也是电路低功耗的前提。偏置电流经P沟道场效应管MP8、N沟道场效应管MN5和电阻R1后,为晶体提供起振所需要的电流和电压值,也可限制晶体的谐振信号幅度。偏置电流经P沟道场效应管MP7后,P沟道场效应管MP7为P沟道场效应管MP10提供直流偏置,同时也作为P沟道场效应管MP10共漏放大电路的电流源阻抗,为晶体起振提供足够的环路增益。晶体起振产生的谐振信号经P沟道场效应管MP10放大后从P沟道场效应管MP10的源极输出经电容C1后反馈到P沟道场效应管MP10的栅极,由于晶体的谐振信号从P沟道场效应管MP10的栅极到源极,相位为“0”,经电容C1反馈到P沟道场效应管MP10的栅极,相位也为“0”,因此总体相位为“0”,晶体的谐振信号会经P沟道场效应管MP10不断放大并且晶体的谐振信号幅度不断增加,晶体开始振荡,晶体振荡后产生的晶体振荡信号输入比较模块50第二输入端VN。比较模块的第一输入端VP接入基准电压模块20提供的基准电压,比较模块50第二输入端VN接入晶体振荡信号的电压与第一输入端VP输入的基准电压进行比较,当晶体振荡信号的电压大于基准电压时,输出高电平,否则输出低电平。比较模块50输出的高电平和低电平组成了该起振电路输出的时钟信号(参见图4),并且该起振电路输出的时钟信号的频率固定。上述起振电路起振非常快(10ms左右),输出频率稳定,电路功耗低,起振电路的工作电流仅200nA。
该起振电路只需要一个负载电容C1,有效避免了两个负载电容值的差异对振荡频率的影响,传统技术中的起振电路采用两个端口连接晶体,必然需要连接两个负载电容,如果这两个负载电容存在一定的偏差,就会造成输出的频率偏移。在一个实施例中,P沟道场效应管MP10也可为N沟道场效应管,可根据实际情况选择。
在一个实施例中,P沟道场效应管MP9与P沟道场效应管MP8的尺寸比和N沟道场效应管MN6与N沟道场效应管MN5的尺寸比相同(其中尺寸比是沟道长度和沟道宽度的数值比),这样可以使起振电路输出的时钟信号的占空比为50%。
另一方面,本发明还提出一种芯片,用于分别与晶体和输入电源连接,包括上述实施例中任一实施例中所述的起振电路。使用上述起振电路制成的芯片,仅需要采用一个管脚连接晶体,晶体的另一端接地。芯片内部集成了一个负载电容阵列(电容C1),用于微调输出频率偏差,在一定程度上减小了芯片面积(管脚减少,电容数量减少),在封装上减少一根bonding线,而且相对于外接负载电容电路,芯片内部集成的负载电容可以减少外界环境影响,增强频率稳定性,且该芯片充分采用低功耗设计,使得芯片正常工作时电流仅为200nA,满足低功耗的使用需求。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种起振电路,用于晶体的振荡,包括用于连接输入电源的电源输入端,其特征在于,还包括偏置电流模块、基准电压模块、起振电压模块、放大模块及比较模块;
所述偏置电流模块的输入端连接所述电源输入端,偏置电流模块的输出端分别连接所述基准电压模块的受控端、起振电压模块的受控端及放大模块的受控端,所述基准电压模块的输入端连接所述电源输入端,输出端连接所述比较模块的第一输入端;所述起振电压模块的输入端连接所述电源输入端,输出端连接所述晶体的第一端,所述放大模块的输入端连接所述电源输入端,所述放大模块的反馈放大端连接所述晶体的第一端,所述晶体的第一端连接所述比较模块的第二输入端,所述晶体的第二端接地;
所述偏置电流模块用于为所述基准电压模块、起振电压模块及放大模块提供恒定的偏置电流;
所述基准电压模块用于为所述比较模块的第一输入端提供稳定的基准电压;
所述起振电压模块用于为所述晶体提供起振所需的起振电压;
所述放大模块用于接收所述晶体根据所述起振电压产生的晶体振荡信号,并对所述晶体振荡信号进行放大;
所述比较模块用于在所述第二输入端输入的电压高于所述基准电压时输出第一电平,在所述第二输入端输入的电压低于所述基准电压时输出第二电平,所述第一电平高于所述第二电平。
2.根据权利要求1所述的起振电路,其特征在于,所述偏置电流模块包括P沟道场效应管MP1、P沟道场效应管MP2、P沟道场效应管MP3、P沟道场效应管MP4、P沟道场效应管MP5、P沟道场效应管MP6、N沟道场效应管MN1、N沟道场效应管MN2、N沟道场效应管MN3及P沟道场效应管MN4,所述P沟道场效应管MP1的源极、所述P沟道场效应管MP2的源极和P沟道场效应管MP5的源极都连接所述电源输入端,所述P沟道场效应管MP1的漏极连接所述P沟道场效应管MP3的源极,所述P沟道场效应管MP1的栅极连接所述P沟道场效应管MP2的栅极和漏极,所述P沟道场效应管MP2的栅极和漏极短接后接入P沟道场效应管MP4的源极和所述P沟道场效应管MP5的栅极,P沟道场效应管MP3的栅极连接所述P沟道场效应管MP4的栅极和漏极,所述P沟道场效应管MP3的漏极连接所述N沟道场效应管MN1的漏极和栅极,所述P沟道场效应管MP4的栅极和漏极短接后接入所述N沟道场效应管MN2的漏极和所述P沟道场效应管MP6的栅极,所述N沟道场效应管MN1的源极接地,所述N沟道场效应管MN1的栅极和漏极短接后接入所述N沟道场效应管MN2的栅极,所述N沟道场效应管MN2的源极连接所述N沟道场效应管MN3的源极和所述N沟道场效应管MN4的漏极,所述N沟道场效应管MN3的栅极和漏极短接后接入所述P沟道场效应管MP6的漏极,所述N沟道场效应管MN4的栅极连接所述N沟道场效应管MN3的栅极,所述N沟道场效应管MN4的源极接地,所述P沟道场效应管MP5的漏极连接所述P沟道场效应管MP6的源极,所述偏置电流模块的输出端连接所述P沟道场效应管MP5的栅极。
3.根据权利要求1所述的起振电路,其特征在于,所述基准电压模块包括第一电流源和N沟道场效应管MN6,所述第一电流源的受控端连接所述偏置电流模块的输出端,所述第一电流源的输入端连接所述电源输入端,所述第一电流源的输出端连接所述N沟道场效应管MN6的漏极和所述第一输入端,所述N沟道场效应管MN6的栅极和漏极短接,所述N沟道场效应管MN6的源极接地。
4.根据权利要求3所述的起振电路,其特征在于,所述第一电流源包括P沟道场效应管MP9,所述P沟道场效应管MP9的源极连接所述电源输入端,所述P沟道场效应管MP9的栅极连接所述偏置电流模块的输出端,所述P沟道场效应管MP9的漏极连接所述N沟道场效应管MN6的漏极和所述第一输入端。
5.根据权利要求1所述的起振电路,其特征在于,所述起振电压模块包括第二电流源、N沟道场效应管MN5和电阻R1,所述第二电流源的受控端连接所述偏置电流模块的输出端,所述第二电流源的输入端连接所述电源输入端,所述第二电流源的输出端连接所述N沟道场效应管MN5的栅极和漏极,所述N沟道场效应管MN5的栅极和漏极短接,所述N沟道场效应管MN5的源极接地,所述电阻R1串联于所述第二电流源的输出端、所述N沟道场效应管MN5的漏极的公共端和所述晶体的第一端之间。
6.根据权利要求5所述的起振电路,其特征在于,所述第二电流源包括P沟道场效应管MP8,所述P沟道场效应管MP8的源极连接所述电源输入端,所述P沟道场效应管MP8的栅极连接所述偏置电流模块的输出端,所述P沟道场效应管MP8的漏极连接所述N沟道场效应管MN5的栅极和漏极。
7.根据权利要求1所述的起振电路,其特征在于,所述放大模块包括第三电流源、P沟道场效应管MP10和电容C1,所述第三电流源的受控端连接所述偏置电流模块的输出端,所述第三电流源的输入端连接所述电源输入端,所述第三电流源的输出端连接所述P沟道场效应管MP10的源极,所述P沟道场效应管MP10的漏极接地,所述P沟道场效应管MP10的栅极连接所述晶体的第一端和所述电容C1的一端,所述电容C1的另一端连接所述第三电流源的输出端和所述P沟道场效应管MP10的源极。
8.根据权利要求7所述的起振电路,其特征在于,所述第三电流源包括P沟道场效应管MP7,所述P沟道场效应管MP7的源极连接所述电源输入端,所述P沟道场效应管MP7的栅极连接所述偏置电流模块的输出端,所述P沟道场效应管MP7的漏极连接所述P沟道场效应管MP10的源极。
9.根据权利要求1所述的起振电路,其特征在于,所述比较模块包括比较器。
10.一种芯片,用于分别与晶体和输入电源连接,其特征在于,包括如权利要求1至9任一项所述的起振电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811031941.6A CN110880914B (zh) | 2018-09-05 | 2018-09-05 | 起振电路及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811031941.6A CN110880914B (zh) | 2018-09-05 | 2018-09-05 | 起振电路及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110880914A CN110880914A (zh) | 2020-03-13 |
CN110880914B true CN110880914B (zh) | 2022-09-09 |
Family
ID=69727500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811031941.6A Active CN110880914B (zh) | 2018-09-05 | 2018-09-05 | 起振电路及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110880914B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789758A (zh) * | 2010-01-22 | 2010-07-28 | 苏州锐调科技有限公司 | 低相噪全pmos考比兹晶体振荡器放大器电路 |
CN201854256U (zh) * | 2010-11-17 | 2011-06-01 | 无锡中星微电子有限公司 | 一种振荡器 |
CN202077010U (zh) * | 2011-01-25 | 2011-12-14 | 武汉光华芯科技有限公司 | 一种低功耗、快速启动、高频率晶体振荡驱动电路 |
CN103346782A (zh) * | 2013-07-09 | 2013-10-09 | 东南大学 | 一种快速起振晶体振荡器 |
CN203775141U (zh) * | 2014-01-24 | 2014-08-13 | 深圳信息职业技术学院 | 一种振荡电路及振荡器 |
CN105530002A (zh) * | 2015-11-26 | 2016-04-27 | 北京中电华大电子设计有限责任公司 | 一种时钟产生装置和自动校验电路控制模块 |
CN105577140A (zh) * | 2015-12-14 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 晶振驱动电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6123982B2 (ja) * | 2012-09-28 | 2017-05-10 | セイコーエプソン株式会社 | 発振回路、電子機器、及び移動体 |
-
2018
- 2018-09-05 CN CN201811031941.6A patent/CN110880914B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789758A (zh) * | 2010-01-22 | 2010-07-28 | 苏州锐调科技有限公司 | 低相噪全pmos考比兹晶体振荡器放大器电路 |
CN201854256U (zh) * | 2010-11-17 | 2011-06-01 | 无锡中星微电子有限公司 | 一种振荡器 |
CN202077010U (zh) * | 2011-01-25 | 2011-12-14 | 武汉光华芯科技有限公司 | 一种低功耗、快速启动、高频率晶体振荡驱动电路 |
CN103346782A (zh) * | 2013-07-09 | 2013-10-09 | 东南大学 | 一种快速起振晶体振荡器 |
CN203775141U (zh) * | 2014-01-24 | 2014-08-13 | 深圳信息职业技术学院 | 一种振荡电路及振荡器 |
CN105530002A (zh) * | 2015-11-26 | 2016-04-27 | 北京中电华大电子设计有限责任公司 | 一种时钟产生装置和自动校验电路控制模块 |
CN105577140A (zh) * | 2015-12-14 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 晶振驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN110880914A (zh) | 2020-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3512676B2 (ja) | 電圧制御発振器 | |
US6384684B1 (en) | Amplifier | |
US6437645B1 (en) | Slew rate boost circuitry and method | |
KR100588339B1 (ko) | 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로 | |
JP5325591B2 (ja) | 発振回路 | |
US7453318B2 (en) | Operational amplifier for outputting high voltage output signal | |
CN101647194B (zh) | 一种改进的放大器 | |
CN109379064A (zh) | 一种电流比较器 | |
JP6993569B2 (ja) | レギュレータ回路および半導体装置並びに電源装置 | |
CN211321307U (zh) | 晶体振荡器电路 | |
EP1239585B1 (en) | Differential amplifier | |
US6759914B2 (en) | Oscillator circuit | |
KR0140160B1 (ko) | 저동작전압에서 작동이 가능하고, 고출력 임피던스를 갖는 캐스코드 회로 | |
JPS6259924B2 (zh) | ||
US4383223A (en) | CMOS Operational amplifier employing push-pull output stage | |
JP3357689B2 (ja) | 定電圧出力回路 | |
CN110880914B (zh) | 起振电路及芯片 | |
US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
CN114337548A (zh) | 晶体振荡电路、集成电路及电子设备 | |
JPH09265329A (ja) | バイアス発生回路およびレギュレータ回路 | |
CN210041789U (zh) | 一种偏置电路、集成时钟电路及集成电路芯片 | |
US11876486B1 (en) | Low power crystal oscillator | |
US20240007051A1 (en) | Oscillator circuit, chip and electronic device | |
JPS59229908A (ja) | 電流反転回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |