JP6993569B2

JP6993569B2 - レギュレータ回路および半導体装置並びに電源装置

Info

Publication number: JP6993569B2
Application number: JP2017237341A
Authority: JP
Inventors: 康平櫻井
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2017-12-12
Filing date: 2017-12-12
Publication date: 2022-01-13
Anticipated expiration: 2037-12-12
Also published as: EP3499335B1; EP3499335A1; CN109917846B; JP2019105954A; CN109917846A; US20190179352A1

Description

本発明は、電源電圧に基づいて所定の定電圧を出力するレギュレータ回路に関し、例えばシリーズレギュレータのような電圧レギュレータを構成する半導体集積回路（レギュレータＩＣ）に利用して有効な技術に関する。

直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータがある。かかるレギュレータには、例えばＭＯＳトランジスタからなる出力制御用トランジスタと、出力電圧のフィードバック電圧に応じて出力制御用トランジスタを制御する誤差アンプと、位相余裕を確保するための位相補償回路とを有するレギュレータ回路として構成されているものがある（例えば特許文献１）。なお、かかるレギュレータ回路は、一般に、出力制御用トランジスタと該トランジスタを制御する誤差アンプとを内蔵し半導体集積回路化されたレギュレータＩＣとして構成されている。

近年、ＩｏＴ技術が急速に普及しており、様々なＩｏＴ向けセンサが提供されるようになっている。そして、これらのＩｏＴ向けセンサやＩｏＴ向けセンサで構築されるネットワーク機器には、レギュレータ回路を内蔵した電池駆動による製品が頻繁に使用される。電池寿命の観点から機器内のレギュレータ回路に対しては超低消費電力の要求があり、超低消費電力を実現するためにはＣＭＯＳ回路が有効であるとともに、回路中のトランジスタは微小電流領域で使用するのが良い。なお、レギュレータ回路の低消費電力化は間欠動作によっても達成できるが、間欠動作はノイズ発生の原因となるため、上記用途のレギュレータ回路には、ノイズ対策のため間欠動作をしないことが要求される。
一方、ＭＯＳトランジスタは高温になるとオフ電流が指数関数的に増大することが知られており、環境温度が、微小電流で動作している誤差アンプ等の回路を構成するトランジスタに影響を与え、制御ループの位相余裕が低下してレギュレータ回路が発振し出力電圧がリンギングを起こしてしまうおそれがある。

具体的には、何ら温度対策をしていない従来のレギュレータ回路にあっては、図３（Ａ）に破線Ａで示すように、環境温度（チップ温度）の上昇に伴って誤差アンプのバイアス電流（アンプ電流）が減少し、それによって図３（Ｂ）に破線Ａで示すように位相余裕が減少していた。
なお、従来、温度の変化によって発振しやすくなったり出力電圧の立ち上がり時のオーバーシュートや立ち下がり時のアンダーシュートが大きくなったりするのを回避するため、位相補償回路に、複数の容量素子と切り替えスイッチとを設け、検出した温度に応じて容量素子を切り替えることで位相余裕を変化させて発振し難くするようにしたボルテージレギュレータに関する発明が提案されている（例えば特許文献２）。

特開２００３－１７７８２９号公報特開２０１４－５９６２８号公報

しかしながら、特許文献２に記載されているボルテージレギュレータＩＣにおいては、容量素子を切り替えることで位相余裕を変化させるため、位相余裕を温度に応じて段階的に変化させることができるものの連続的に変化させることができないとともに、容量素子の切り替えの際に回路の動作が不安定になったりノイズが発生したりするという課題がある。なお、特許文献１には、環境温度の変化によって位相余裕が低下するという課題およびそれを解決するための手段について全く記載されていない。
この発明は上記のような課題に着目してなされたもので、その目的とするところは、環境温度が変化しても回路が発振したり出力電圧がリンギングを起こしたりしにくいレギュレータ回路を提供することにある。

上記目的を達成するため、本発明は、
直流電圧が入力される電圧入力端子と出力端子との間に接続された出力制御用トランジスタと、出力のフィードバック電圧に応じて前記出力制御用トランジスタを制御する誤差増幅回路を含む制御回路と、を備えたレギュレータ回路において、
前記誤差増幅回路は、一対の入力トランジスタおよびこれらの入力トランジスタに電流を流す電流源を有する差動入力段と、電流源およびこれと直列形態のトランジスタとを有し前記差動入力段の一方の出力ノードの電位を増幅可能な出力段と、前記差動入力段の電流または前記出力段の電流を増減可能な電流増減回路と、を備え、
前記電流増減回路は、温度特性を有する素子を備え、この素子の温度特性に応じて前記差動入力段の電流または前記出力段の電流を増減可能に構成されており、
前記温度特性を有する素子は、ゲート端子とソース端子とが結合されたＭＯＳトランジスタからなるようにしたものである。

上記のような構成を有するレギュレータ回路によれば、環境温度（チップ温度）が変化するとそれに応じて、差動入力段の電流または出力段の電流を増減して差動入力段のゲインまたは出力段のゲインの極を周波数の高い方または低い方にずらすことができ、それによって回路が発振したり出力電圧がリンギングを起こしたりしにくくすることができる。

ここで、望ましくは、前記温度特性を有する素子は、ゲート幅とゲート長との比が、前記誤差増幅回路を構成するＭＯＳトランジスタのゲート幅とゲート長との比よりも１桁以上大きなＭＯＳトランジスタにより構成する。
上記のような構成によれば、ゲート長が短くゲート幅が大きいＭＯＳトランジスタは、高温領域におけるオフ電流が通常の回路を構成するＭＯＳトランジスタのオフ電流よりも大きいため、差動入力段のバイアス電流または出力段の動作電流を増加させることができ、それによって位相補償回路を構成する素子の定数を変化させることなく、高温領域における誤差アンプの位相余裕を改善して、回路を発振しにくくすることができる。

また、望ましくは、前記ゲート端子とソース端子とが結合されたＭＯＳトランジスタは第１伝導型のＭＯＳトランジスタであり、
前記電流増減回路は、前記第１伝導型のＭＯＳトランジスタと直列に接続された第２伝導型のＭＯＳトランジスタと、該第２伝導型のトランジスタとカレントミラー接続されて素子のサイズに比例した転写電流を流すＭＯＳトランジスタと、を備え、
前記転写電流を流すＭＯＳトランジスタが前記差動入力段の電流源と並列に接続されて、前記差動入力段の電流を増減させるように構成する。
かかる構成によれば、温度検出素子としてのＭＯＳトランジスタのオフ電流に応じて差動入力段のバイアス電流を増減させるカレントミラー回路を備え、ミラー比に応じた電流で差動入力段のバイアス電流を増減させることができるため、回路に応じてより好適に誤差アンプの位相余裕を改善して、回路を発振しにくくすることができる。

さらに、望ましくは、前記誤差増幅回路は、前記差動入力段の差動出力を増幅する電圧増幅段を備え、
前記出力段は、前記電圧増幅段の一方の出力ノードの電位を増幅するように接続されているように構成する。
かかる構成によれば、誤差アンプ（誤差増幅回路）が差動入力段と出力段との間に電圧増幅段を備えるため、アンプ全体としてのゲインを高めることができるとともに、高くしたゲインに応じてバイアス電流を増減させることで、誤差アンプの位相余裕を改善して、回路を発振しにくくすることができる。

また、望ましくは、前記温度特性を有する素子を構成する前記ＭＯＳトランジスタが、前記差動入力段の電流源または前記出力段の電流源と並列に接続されて、前記差動入力段の電流または前記出力段の電流を増減させるように構成する。
かかる構成によれば、差動入力段または出力段のゲインの極周波数を変化させる電流増減回路を、温度検出素子としてのＭＯＳトランジスタのみで構成することができるため、簡単な回路の追加で誤差アンプの位相余裕を改善して、回路を発振しにくくすることができる。

本発明によれば、環境温度が変化しても回路が発振したり出力電圧がリンギングを起こしたりしにくいレギュレータ回路を提供することができるという効果がある。

本発明を適用したシリーズレギュレータＩＣの一実施形態を示す回路構成図である。図１の実施形態のレギュレータＩＣの具体的な回路例を示す回路図である。（Ａ）は誤差アンプの電流増減回路を設けた場合と設けない場合の温度と誤差アンプのバイアス電流（アンプ電流）との関係を示す特性図、（Ｂ）は電流増減回路を設けた場合と設けない場合の温度と位相余裕との関係を示す特性図である。（Ａ）は誤差アンプの電流増減回路を設けた場合の誤差アンプのゲインの周波数特性を示すボード線図、（Ｂ）は電流増減回路を設けない場合の誤差アンプのゲインの周波数特性を示すボード線図である。（Ａ）は誤差アンプの電流増減回路を設けた場合の位相の周波数特性を示すボード線図、（Ｂ）は電流増減回路を設けない場合の位相の周波数特性を示すボード線図である。第１変形例に係るレギュレータ回路の構成例を示す回路構成図である。第２変形例に係るレギュレータ回路の構成例を示す回路構成図である。第３変形例に係るレギュレータ回路の構成例を示す回路構成図である。第３変形例に係るレギュレータ回路において電流増減回路を設けた場合と設けない場合の温度と誤差アンプのバイアス電流との関係を示す特性図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した直流電源装置としてのシリーズレギュレータの一実施形態を示す。なお、図１において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（レギュレータＩＣ）１０として形成され、該レギュレータＩＣ１０の出力端子ＯＵＴにコンデンサＣｏが接続されて安定な直流電圧を供給する直流電源装置として機能する。本明細書におけるレギュレータ回路なる用語は、上記レギュレータＩＣ１０およびこれを使用した直流電源装置の両方を含む概念である。なお、レギュレータＩＣ１０またはレギュレータＩＣ１０とコンデンサＣｏを１つのパッケージに内包して半導体装置として構成しても良い。

本実施形態のレギュレータＩＣ１０においては、図１に示すように、直流電圧Ｖｉｎが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間に、誤差アンプ（誤差増幅回路）１１によって制御されるＰチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）からなる電圧制御用トランジスタＱ１が接続され、出力端子ＯＵＴと接地端子ＧＮＤに接続されたグランドラインＧＬとの間には、出力電圧Ｖｏｕｔを分圧して誤差アンプ１１へのフィードバック電圧ＶFBを生成するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。

また、本実施形態のレギュレータＩＣ１０は、上記ブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用トランジスタＱ１のゲート端子を制御する誤差増幅回路としての誤差アンプ１１の非反転入力端子にフィードバックされている。そして、誤差アンプ１１は、出力のフィードバック電圧ＶFBと所定の参照電圧Ｖｒｅｆとの電位差に応じて電圧制御用トランジスタＱ１を制御して、出力電圧Ｖｏｕｔが所望の電位になるように制御する。図１には示されていないが、誤差アンプ１１は、発振を防止するための位相補償回路を備えている。

さらに、本実施形態のレギュレータＩＣ１０には、上記誤差アンプ１１の反転入力端子に印加される参照電圧Ｖｒｅｆを発生するための基準電圧回路１２と、誤差アンプ１１と基準電圧回路１２にそれぞれバイアス電流を流す定電流源１３、１４と、上記出力制御用トランジスタＱ１のバイアス電流をチップ温度に応じて増減するための電流増減回路１５とを備える。また、図示しないが、チップの温度が所定温度以上に上昇した場合に誤差アンプ１１の動作を停止させて出力制御用トランジスタＱ１をオフさせるサーマルシャットダウン回路（ＴＳＤ）が設けられている。

基準電圧回路１２は、直列形態の抵抗およびツェナーダイオードあるいはゲート端子とドレイン端子とが結合されたＭＯＳトランジスタ（図２参照）などで構成することができる。電流増減回路１５は、チップ温度を検出する温度検出素子ないしは温度検出回路１５ａや、上記定電流源１４と並列に接続され温度検出回路１５ａからの電圧によって電流が変化する可変電流源１５ｂなどを備えて構成される。
なお、図示しないが、レギュレータＩＣ１０には、チップ外部のマイコン（ＣＰＵ）などから入力される制御信号に応じて、誤差アンプ１１へのバイアス電流を供給したり遮断したりする機能や、負荷の異常などで出力電流が増加して出力電圧Ｖｏｕｔが低下し誤差アンプ１１が出力制御用トランジスタＱ１により多くの電流を流すようにゲート電圧を下げようとしたときに、クランプをかけることで出力電流を制限する機能が設けられることもある。

次に、図２を用いて、図１に示すレギュレータＩＣの具体的な回路例について説明する。
図２に示す実施例の誤差アンプ１１は、一対の入力電圧の差分を増幅する差動入力段２１と、差動入力段２１の差動出力を増幅する電圧増幅段２２と、電圧増幅段２２により増幅された電圧を低インピーダンスで出力する出力段２３などからなる。
差動入力段２１は、ソース共通接続された一対のＮチャネルＭＯＳトランジスタからなる入力トランジスタＭｎ１，Ｍｎ２と、そのドレインに各々接続されたＰチャネルＭＯＳトランジスタからなる負荷トランジスタＭｐ１，Ｍｐ２と、入力トランジスタＭｎ１，Ｍｎ２の共通ソースと接地点との間に接続された定電流源ＣＣ１とを備え、ＣＭＯＳ回路として構成されている。

差動入力段２１の負荷トランジスタＭｐ１，Ｍｐ２は、各々ゲートとドレインが接続されて電流－電圧変換素子として機能する。電圧増幅段２２は、差動入力段２１の負荷トランジスタＭｐ１，Ｍｐ２により変換された電圧がゲート端子に印加されたＰチャネルＭＯＳトランジスタＭｐ３，Ｍｐ４と、該ＭＯＳトランジスタＭｐ３，Ｍｐ４と直列に接続されたＮチャネルＭＯＳトランジスタＭｎ３，Ｍｎ４とからなり、トランジスタＭｎ３とＭｎ４はカレントミラー回路を構成している。なお、図２において、ＭＯＳトランジスタの素子記号に外向きの矢印が付されているトランジスタはＰチャネルＭＯＳトランジスタであり、内向きの矢印が付されているトランジスタはＮチャネルＭＯＳトランジスタである。

出力段２３は、電圧増幅段２２のトランジスタＭｐ３とＭｎ３との接続ノードＮ１の電位すなわちトランジスタＭｐ３のドレイン電圧がゲート端子に印加されたＮチャネルＭＯＳトランジスタＭｎ５と、該トランジスタＭｎ５のドレイン端子側に接続された定電流源ＣＣ２とからなり、トランジスタＭｎ５のソース端子は接地点に接続されている。つまり、定電流源ＣＣ２とトランジスタＭｎ５とは、電源電圧ＶＤＤと接地点との間に直列に接続されている。そして、定電流源ＣＣ２とＭＯＳトランジスタＭｎ５との接続ノードＮ２の電位すなわちトランジスタＭｎ５のドレイン電圧が、前記出力制御用トランジスタＱ１のゲート端子に印加されて、出力制御用トランジスタＱ１を制御するように構成されている。
さらに、本実施例では、電圧増幅段２２を構成するＰチャネルＭＯＳトランジスタＭｐ３のゲート端子と出力端子ＯＵＴとの間に、直列形態の抵抗Ｒ３および容量Ｃ１からなる位相補償回路２４が接続されている。

電流増減回路１５は、温度検出素子１５ａとしてのＭＯＳトランジスタＭｐ６と、可変電流源１５ｂとしてのＭｎ７，Ｍｎ８により構成されている。また、本実施例においては、温度検出素子１５ａとして、ゲート長Ｌが短くゲート幅Ｗが大きいつまりＷ/Ｌ比が大きなＰチャネルＭＯＳトランジスタＭｐ６が使用されている。そして、このトランジスタＭｐ６は、ゲート端子とソース端子が共に電圧入力端子ＩＮに接続されて同電位されることで、常時オフ状態になるように構成されている。
ＭＯＳトランジスタＭｐ６のサイズは、誤差アンプ１１を構成する上記トランジスタＭｐ１～Ｍｐ４よりもゲート長が短く（例えば通常の１/４～１/３）、Ｍｐ１～Ｍｐ４よりもゲート幅が大きくなる（例えば通常の１０～２０倍）ように設計される。因みに、レギュレータ回路では、誤差アンプ等の回路を構成する通常のＭＯＳトランジスタのＷ/Ｌ比は、０．２～６となるように設計される。

一方、電流増減回路１５の可変電流源１５ｂは、温度検出素子１５ａとして上記ＰチャネルＭＯＳトランジスタＭｐ６と直列に接続されたＮチャネルＭＯＳトランジスタＭｎ７と、該トランジスタＭｎ７とゲート同士が接続されカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＭｎ８とにより構成されている。
そして、ＮチャネルＭＯＳトランジスタＭｎ８のドレイン端子が、上記差動入力段２１の入力トランジスタＭｎ１，Ｍｎ２と定電流源ＣＣ１との接続ノードに接続されている。
本実施例においては、温度検出素子としてＭＯＳトランジスタＭｐ６のドレイン電流が、ＭＯＳトランジスタＭｎ７に流されて電圧に変換され、その電圧がＭＯＳトランジスタＭｎ８のゲート端子に印加されることで、Ｍｎ７とＭｎ８とのサイズ比に応じた電流がＭｎ８に流れ、Ｍｎ８が差動入力段２１から電流を引き抜く。

周知のように、ゲート長が短くゲート幅が大きいＭＯＳトランジスタは、高温領域におけるオフ電流が通常の回路を構成するＭＯＳトランジスタのオフ電流よりも大きくなるという特性を備えている。ここで、オフ電流とは、ＭＯＳトランジスタのゲート端子とドレイン端子を同電位すなわち見かけ上オフにした状態で、該トランジスタに流れるドレイン電流を意味する。
そのため、上記のような構成を有する電流増減回路１５においては、チップ温度が上昇すると、温度検出素子としてのＭＯＳトランジスタＭｐ６のドレイン電流が増加し、ＭＯＳトランジスタＭｎ７へ流れる電流も増加するようになる。

一方、ＭＯＳトランジスタＭｎ７のドレイン電流は、Ｍｎ７とＭｎ８とからなるカレントミラー回路により、温度の影響をほとんど受けずにＭｎ７とＭｎ８とのサイズ比に応じて増幅されて、Ｍｎ８に大きなドレイン電流が流れる。そのため、チップ温度が上昇すると、Ｍｎ８によって差動入力段２１から引き抜かれる電流が増加、つまり差動入力段２１のバイアス電流が増加することとなる。その結果、位相補償回路２４を構成する素子の定数を変化させることなく、高温領域における誤差アンプ１１の位相余裕を改善して、回路が発振しにくくすることができる。

本発明者らが行なった回路シミュレーションでは、ＭＯＳトランジスタＭｎ６として、例えばゲート長が０．７μ、ゲート幅が１００μのものを使用した場合、図３（Ａ）に実線Ｂで示すようにチップ温度の上昇に伴って誤差アンプ１１のバイアス電流（アンプ電流）が増加し、それによって図３（Ｂ）に実線Ｂで示すようにチップ温度の上昇に伴って位相余裕が増大することを確認することができた。
さらに、誤差アンプ１１のゲインおよび位相の周波数特性について調べボード線図に表わしたところ、図４（Ａ），図５（Ａ）のような結果が得られた。比較のため、電流増減回路１５を設けていない誤差アンプについてもゲインおよび位相の周波数特性について調べた。そのボード線図を図４（Ｂ），図５（Ｂ）に示す。図４，図５において、実線は温度が２５℃の時の特性、点線は温度が－４０℃の時の特性、破線は温度が８５℃の時の特性である。

図４の（Ａ）と（Ｂ）とを比較すると、電流増減回路１５を設けていない誤差アンプにあっては、温度が変わってもゲインの周波数特性はあまり変わらないことが図４（Ｂ）から分かる。これに対し、電流増減回路１５を設けた本実施例の誤差アンプにあっては、温度が８５℃の時に、極周波数Ｐが周波数の高い方にずれていることが分かる。
また、図５の（Ａ）と（Ｂ）とを比較すると、電流増減回路１５を設けていない誤差アンプにあっては、温度が変わっても位相の周波数特性はあまり変わらないが、電流増減回路１５を設けた本実施例の誤差アンプにあっては、高周波領域で位相特性の極が周波数の高い方にずれていることが分かる。そして、本実施例の誤差アンプが有する上記のような特性によって高温度領域における位相余裕を改善することができることとなる。

（変形例）
次に、本実施形態のレギュレータ回路の変形例について、図６～図９を用いて説明する。なお、図６～図８において、図２と同一の符号が付された素子および回路は、同一の機能を有する素子および回路である。
第１の変形例においては、図６に示すように、電流増減回路１５が、Ｗ/Ｌ比が大きくかつゲート端子とソース端子が共に接地点に接続されて常時オフ状態になるようにされた温度検出素子１５ａとしてのＮチャネルＭＯＳトランジスタＭｎ６のみにより構成されている。そして、このトランジスタＭｎ６のドレイン端子が差動入力段２１を構成する入力トランジスタＭｎ１，Ｍｎ２の共通ソースに接続されている。

そのため、第１の変形例のレギュレータ回路においては、チップ温度が上昇すると、ＭＯＳトランジスタＭｎ６のドレイン電流が増加して差動入力段２１から引き抜く電流が増加し、差動入力段２１のバイアス電流が増加する。その結果、差動入力段２１のゲインの極が周波数の高い方にずれて位相余裕が大きくなるという効果がある。
なお、第１の変形例では、電圧増幅段２２は設けられておらず、差動入力段２１の出力ノードに出力段２３のＭＯＳトランジスタＭｎ５のゲート端子が接続されている。また、抵抗Ｒ３と容量Ｃ１とからなる位相補償回路２４が、差動入力段２１の出力ノードと出力段２３の出力ノード（Ｑ１のゲート端子）との間に接続されている。この変形例は、図２のように電圧増幅段２２を設けたレギュレータ回路にも適用することができる。

第２の変形例は、図７に示すように、電流増減回路１５が、Ｗ/Ｌ比が大きくかつゲート端子とドレイン端子が共に接地点に接続されて常時オフ状態になるようにされた温度検出素子１５ａとしてのＰチャネルＭＯＳトランジスタＭｐ６のみにより構成されている。そして、このトランジスタＭｐ６のドレイン端子が、出力段２３の定電流源ＣＣ２とトランジスタＭｎ５との接続ノードに結合されている。
そのため、第２の変形例のレギュレータ回路においては、チップ温度が上昇すると、ＭＯＳトランジスタＭｐ６のドレイン電流が増加して、トランジスタＭｎ５へ流れ込む電流が増加、つまり見かけ上、定電流源ＣＣ２の電流が増加する。その結果、出力段２３のゲインの極が周波数の高い方にずれて位相余裕が大きくなるという効果がある。

第３の変形例は、図８に示すように、電流増減回路１５の温度検出回路１５ａが、Ｗ/Ｌ比が大きくかつゲート端子とソース端子が共に接地点に接続されて常時オフ状態になるようにされたＮチャネルＭＯＳトランジスタＭｎ６により構成されている。
また、電流増減回路１５の可変電流源１５ｂが、定電流源ＣＣ３および該定電流源ＣＣ３と直列に接続されたＮチャネルＭＯＳトランジスタＭｎ７と、該トランジスタＭｎ７とゲート端子同士が接続されカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＭｎ８とにより構成されている。

そして、上記温度検出回路１５ａを構成するＭＯＳトランジスタＭｎ６のドレイン端子が、上記定電流源ＣＣ３とＮチャネルＭＯＳトランジスタＭｎ７との接続ノードＮ３に接続されるとともに、トランジスタＭｎ７とカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＭｎ８のドレイン端子が、上記差動入力段２１を構成する入力トランジスタＭｎ１，Ｍｎ２と定電流源ＣＣ１との接続ノードに接続されている。他の構成は、図２の実施例の回路と同じである。

この変形例においては、チップ温度が上昇すると、ＭＯＳトランジスタＭｎ６のドレインが増加する。これにより、定電流源ＣＣ３と直列のＮチャネルＭＯＳトランジスタＭｎ７へ流れる電流が減少して、差動入力段２１から引き抜く電流も減少し、差動入力段２１のバイアス電流が減少する、つまり本変形例は、高温領域で差動入力段２１のバイアス電流が減少するように構成されている。
具体的には、ある温度Ｔｃ（例えば２０℃）よりも高いときは、定電流源ＣＣ３から電流はすべてＭＯＳトランジスタＭｎ７へ流れ、温度Ｔｃよりも低くなるとＭＯＳトランジスタＭｎ７へ電流が流れ始めて、差動入力段２１から引き抜く電流が増加し、差動入力段２１のバイアス電流が増加するように構成されている。

図９には、第３の変形例のレギュレータ回路における誤差アンプのバイアス電流の温度特性が実線Ｂで示されている。破線Ａは電流増減回路１５を設けない場合のバイアス電流の温度特性である。図９から分かるように、第３の変形例では、低温になるほど誤差アンプのバイアス電流を増加させることができ、これにより低温領域での誤差アンプのゲインの極を周波数の高い方にずらして位相余裕を改善することができるようになっている。
図２と図８の回路を比較すると、誤差アンプの回路構成は同じであるが、例えば位相補償回路２４のＣＲ時定数の設定の仕方によっては、温度が低くなるほど位相余裕が小さくなることがあるので、低温になるほど誤差アンプのバイアス電流を増加させるのが良い場合があり、そのような場合に本変形例を適用することが有効である。

次に、上記実施例および変形例のレギュレータ回路を利用して好適な応用システムの例について説明する。
近年、ＩｏＴ技術を利用した監視システムや情報収集システムが普及しており、様々なＩｏＴ向けセンサが提供されている。そして、これらのＩｏＴ向けセンサや、各種ＩｏＴ向けセンサからの情報を集約してネットワークを介してエンドユーザのコンピュータやサーバなどへ送信する通信デバイス、スマートホンなどの携帯端末に搭載された様々なアプリケーションによって通信機能を有する機器を操作したり電子タグなどのデバイスから情報を受け取って様々なサービスを提供したり利便性を向上させるシステムが実用化されつつある。

そして、これらのシステムを構成する機器やデバイスには、電池とレギュレータ回路からなる電源装置が頻繁に使用される。従来のＭＯＳトランジスタを使用したレギュレータ回路は、環境温度の変化によって制御ループの位相余裕が低下して回路が発振してしまうおそれがあったが、上記実施例や変形例のレギュレータ回路を使用すれば、レギュレータ回路が発振しにくくすることができるため、極めて有効な電源装置となり得る。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば、前記実施形態においては、温度検出素子として、Ｗ/Ｌ比の大きなＭＯＳトランジスタを使用しているが、温度検出素子はそのようなトランジスタに限定されず、抵抗など温度特性を有する他の素子を使用することも可能である。
また、前記実施形態においては、ＩＣ内のすべてのトランジスタをＭＯＳトランジスタで構成しているが、出力制御用トランジスタをバイポーラ・トランジスタとし、誤差アンプを含む他の回路を構成するトランジスタにＭＯＳトランジスタを使用してレギュレータ回路を構成することも可能である。

さらに、出力制御用トランジスタを除く回路をＩＣとして構成するとともに、このＩＣに出力制御用トランジスタを外付け素子として接続し、これらを１つのパッケージに内包した半導体装置として構成しても良い。
また、前記実施例においては、本発明をレギュレータ回路に適用したものについて説明したが、本発明は差動増幅回路を内蔵した半導体集績回路一般に広く利用することができる。

１０……レギュレータＩＣ、１１……誤差アンプ、１２……基準電圧回路、１３……定電流源、１４……定電流源、１５……電流増減回路、１５ａ……温度検出回路（温度検出素子）、１５ｂ……可変電流源、２１……差動入力段、２２……電圧増幅段、２３……出力段、２４……位相補償回路、Ｑ１……出力制御用トランジスタ、Ｒ１，Ｒ２……ブリーダ抵抗

Claims

直流電圧が入力される電圧入力端子と出力端子との間に接続された出力制御用トランジスタと、出力のフィードバック電圧に応じて前記出力制御用トランジスタを制御する誤差増幅回路を含む制御回路と、を備えたレギュレータ回路において、
前記誤差増幅回路は、一対の入力トランジスタおよびこれらの入力トランジスタに電流を流す電流源を有する差動入力段と、電流源およびこれと直列形態のトランジスタとを有し前記差動入力段の一方の出力ノードの電位を増幅可能な出力段と、前記差動入力段の電流または前記出力段の電流を増減可能な電流増減回路と、を備え、
前記電流増減回路は、温度特性を有する素子を備え、この素子の温度特性に応じて前記差動入力段の電流または前記出力段の電流を増減可能に構成されており、
前記温度特性を有する素子は、ゲート端子とソース端子とが結合されたＭＯＳトランジスタからなることを特徴とするレギュレータ回路。
前記温度特性を有する素子は、ゲート幅とゲート長との比が、前記誤差増幅回路を構成するＭＯＳトランジスタのゲート幅とゲート長との比よりも１桁以上大きなＭＯＳトランジスタにより構成されていることを特徴とする請求項１に記載のレギュレータ回路。
前記ゲート端子とソース端子とが結合されたＭＯＳトランジスタは第１伝導型のＭＯＳトランジスタであり、
前記電流増減回路は、前記第１伝導型のＭＯＳトランジスタと直列に接続された第２伝導型のＭＯＳトランジスタと、該第２伝導型のトランジスタとカレントミラー接続されて素子のサイズに比例した転写電流を流すＭＯＳトランジスタと、を備え、
前記転写電流を流すＭＯＳトランジスタが前記差動入力段の電流源と並列に接続されて、前記差動入力段の電流を増減させるように構成されていることを特徴とする請求項２に記載のレギュレータ回路。
前記誤差増幅回路は、前記差動入力段の差動出力を増幅する電圧増幅段を備え、
前記出力段は、前記電圧増幅段の一方の出力ノードの電位を増幅するように接続されていることを特徴とする請求項３に記載のレギュレータ回路。
前記温度特性を有する素子を構成する前記ＭＯＳトランジスタが、前記差動入力段の電流源または前記出力段の電流源と並列に接続されて、前記差動入力段の電流または前記出力段の電流を増減させるように構成されていることを特徴とする請求項１または２に記載のレギュレータ回路。
ＩｏＴ向けセンサまたはＩｏＴ向けセンサを含んで構築されるネットワークを構成する機器に用いられる請求項１から５のいずれかに記載のレギュレータ回路。
請求項１から５のいずれかに記載のレギュレータ回路が一つのパッケージ内に含まれている半導体装置。
請求項１から５のいずれかに記載のレギュレータ回路を備える電源装置。