JP6993569B2 - レギュレータ回路および半導体装置並びに電源装置 - Google Patents

レギュレータ回路および半導体装置並びに電源装置 Download PDF

Info

Publication number
JP6993569B2
JP6993569B2 JP2017237341A JP2017237341A JP6993569B2 JP 6993569 B2 JP6993569 B2 JP 6993569B2 JP 2017237341 A JP2017237341 A JP 2017237341A JP 2017237341 A JP2017237341 A JP 2017237341A JP 6993569 B2 JP6993569 B2 JP 6993569B2
Authority
JP
Japan
Prior art keywords
current
circuit
mos transistor
output
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017237341A
Other languages
English (en)
Other versions
JP2019105954A (ja
Inventor
康平 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2017237341A priority Critical patent/JP6993569B2/ja
Priority to EP18210415.8A priority patent/EP3499335B1/en
Priority to US16/212,491 priority patent/US20190179352A1/en
Priority to CN201811490199.5A priority patent/CN109917846B/zh
Publication of JP2019105954A publication Critical patent/JP2019105954A/ja
Application granted granted Critical
Publication of JP6993569B2 publication Critical patent/JP6993569B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、電源電圧に基づいて所定の定電圧を出力するレギュレータ回路に関し、例えばシリーズレギュレータのような電圧レギュレータを構成する半導体集積回路(レギュレータIC)に利用して有効な技術に関する。
直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータがある。かかるレギュレータには、例えばMOSトランジスタからなる出力制御用トランジスタと、出力電圧のフィードバック電圧に応じて出力制御用トランジスタを制御する誤差アンプと、位相余裕を確保するための位相補償回路とを有するレギュレータ回路として構成されているものがある(例えば特許文献1)。なお、かかるレギュレータ回路は、一般に、出力制御用トランジスタと該トランジスタを制御する誤差アンプとを内蔵し半導体集積回路化されたレギュレータICとして構成されている。
近年、IoT技術が急速に普及しており、様々なIoT向けセンサが提供されるようになっている。そして、これらのIoT向けセンサやIoT向けセンサで構築されるネットワーク機器には、レギュレータ回路を内蔵した電池駆動による製品が頻繁に使用される。電池寿命の観点から機器内のレギュレータ回路に対しては超低消費電力の要求があり、超低消費電力を実現するためにはCMOS回路が有効であるとともに、回路中のトランジスタは微小電流領域で使用するのが良い。なお、レギュレータ回路の低消費電力化は間欠動作によっても達成できるが、間欠動作はノイズ発生の原因となるため、上記用途のレギュレータ回路には、ノイズ対策のため間欠動作をしないことが要求される。
一方、MOSトランジスタは高温になるとオフ電流が指数関数的に増大することが知られており、環境温度が、微小電流で動作している誤差アンプ等の回路を構成するトランジスタに影響を与え、制御ループの位相余裕が低下してレギュレータ回路が発振し出力電圧がリンギングを起こしてしまうおそれがある。
具体的には、何ら温度対策をしていない従来のレギュレータ回路にあっては、図3(A)に破線Aで示すように、環境温度(チップ温度)の上昇に伴って誤差アンプのバイアス電流(アンプ電流)が減少し、それによって図3(B)に破線Aで示すように位相余裕が減少していた。
なお、従来、温度の変化によって発振しやすくなったり出力電圧の立ち上がり時のオーバーシュートや立ち下がり時のアンダーシュートが大きくなったりするのを回避するため、位相補償回路に、複数の容量素子と切り替えスイッチとを設け、検出した温度に応じて容量素子を切り替えることで位相余裕を変化させて発振し難くするようにしたボルテージレギュレータに関する発明が提案されている(例えば特許文献2)。
特開2003-177829号公報 特開2014-59628号公報
しかしながら、特許文献2に記載されているボルテージレギュレータICにおいては、容量素子を切り替えることで位相余裕を変化させるため、位相余裕を温度に応じて段階的に変化させることができるものの連続的に変化させることができないとともに、容量素子の切り替えの際に回路の動作が不安定になったりノイズが発生したりするという課題がある。なお、特許文献1には、環境温度の変化によって位相余裕が低下するという課題およびそれを解決するための手段について全く記載されていない。
この発明は上記のような課題に着目してなされたもので、その目的とするところは、環境温度が変化しても回路が発振したり出力電圧がリンギングを起こしたりしにくいレギュレータ回路を提供することにある。
上記目的を達成するため、本発明は、
直流電圧が入力される電圧入力端子と出力端子との間に接続された出力制御用トランジスタと、出力のフィードバック電圧に応じて前記出力制御用トランジスタを制御する誤差増幅回路を含む制御回路と、を備えたレギュレータ回路において、
前記誤差増幅回路は、一対の入力トランジスタおよびこれらの入力トランジスタに電流を流す電流源を有する差動入力段と、電流源およびこれと直列形態のトランジスタとを有し前記差動入力段の一方の出力ノードの電位を増幅可能な出力段と、前記差動入力段の電流または前記出力段の電流を増減可能な電流増減回路と、を備え、
前記電流増減回路は、温度特性を有する素子を備え、この素子の温度特性に応じて前記差動入力段の電流または前記出力段の電流を増減可能に構成されており、
前記温度特性を有する素子は、ゲート端子とソース端子とが結合されたMOSトランジスタからなるようにしたものである。
上記のような構成を有するレギュレータ回路によれば、環境温度(チップ温度)が変化するとそれに応じて、差動入力段の電流または出力段の電流を増減して差動入力段のゲインまたは出力段のゲインの極を周波数の高い方または低い方にずらすことができ、それによって回路が発振したり出力電圧がリンギングを起こしたりしにくくすることができる。
ここで、望ましくは、前記温度特性を有する素子は、ゲート幅とゲート長との比が、前記誤差増幅回路を構成するMOSトランジスタのゲート幅とゲート長との比よりも1桁以上大きなMOSトランジスタにより構成する。
上記のような構成によれば、ゲート長が短くゲート幅が大きいMOSトランジスタは、高温領域におけるオフ電流が通常の回路を構成するMOSトランジスタのオフ電流よりも大きいため、差動入力段のバイアス電流または出力段の動作電流を増加させることができ、それによって位相補償回路を構成する素子の定数を変化させることなく、高温領域における誤差アンプの位相余裕を改善して、回路を発振しにくくすることができる。
また、望ましくは、前記ゲート端子とソース端子とが結合されたMOSトランジスタは第1伝導型のMOSトランジスタであり
前記電流増減回路は、前記第1伝導型のMOSトランジスタと直列に接続された第2伝導型のMOSトランジスタと、該第2伝導型のトランジスタとカレントミラー接続されて素子のサイズに比例した転写電流を流すMOSトランジスタと、を備え、
前記転写電流を流すMOSトランジスタが前記差動入力段の電流源と並列に接続されて、前記差動入力段の電流を増減させるように構成する。
かかる構成によれば、温度検出素子としてのMOSトランジスタのオフ電流に応じて差動入力段のバイアス電流を増減させるカレントミラー回路を備え、ミラー比に応じた電流で差動入力段のバイアス電流を増減させることができるため、回路に応じてより好適に誤差アンプの位相余裕を改善して、回路を発振しにくくすることができる。
さらに、望ましくは、前記誤差増幅回路は、前記差動入力段の差動出力を増幅する電圧増幅段を備え、
前記出力段は、前記電圧増幅段の一方の出力ノードの電位を増幅するように接続されているように構成する。
かかる構成によれば、誤差アンプ(誤差増幅回路)が差動入力段と出力段との間に電圧増幅段を備えるため、アンプ全体としてのゲインを高めることができるとともに、高くしたゲインに応じてバイアス電流を増減させることで、誤差アンプの位相余裕を改善して、回路を発振しにくくすることができる。
また、望ましくは、前記温度特性を有する素子を構成する前記MOSトランジスタが、前記差動入力段の電流源または前記出力段の電流源と並列に接続されて、前記差動入力段の電流または前記出力段の電流を増減させるように構成する。
かかる構成によれば、差動入力段または出力段のゲインの極周波数を変化させる電流増減回路を、温度検出素子としてのMOSトランジスタのみで構成することができるため、簡単な回路の追加で誤差アンプの位相余裕を改善して、回路を発振しにくくすることができる。
本発明によれば、環境温度が変化しても回路が発振したり出力電圧がリンギングを起こしたりしにくいレギュレータ回路を提供することができるという効果がある。
本発明を適用したシリーズレギュレータICの一実施形態を示す回路構成図である。 図1の実施形態のレギュレータICの具体的な回路例を示す回路図である。 (A)は誤差アンプの電流増減回路を設けた場合と設けない場合の温度と誤差アンプのバイアス電流(アンプ電流)との関係を示す特性図、(B)は電流増減回路を設けた場合と設けない場合の温度と位相余裕との関係を示す特性図である。 (A)は誤差アンプの電流増減回路を設けた場合の誤差アンプのゲインの周波数特性を示すボード線図、(B)は電流増減回路を設けない場合の誤差アンプのゲインの周波数特性を示すボード線図である。 (A)は誤差アンプの電流増減回路を設けた場合の位相の周波数特性を示すボード線図、(B)は電流増減回路を設けない場合の位相の周波数特性を示すボード線図である。 第1変形例に係るレギュレータ回路の構成例を示す回路構成図である。 第2変形例に係るレギュレータ回路の構成例を示す回路構成図である。 第3変形例に係るレギュレータ回路の構成例を示す回路構成図である。 第3変形例に係るレギュレータ回路において電流増減回路を設けた場合と設けない場合の温度と誤差アンプのバイアス電流との関係を示す特性図である。
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図1は、本発明を適用した直流電源装置としてのシリーズレギュレータの一実施形態を示す。なお、図1において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路(レギュレータIC)10として形成され、該レギュレータIC10の出力端子OUTにコンデンサCoが接続されて安定な直流電圧を供給する直流電源装置として機能する。本明細書におけるレギュレータ回路なる用語は、上記レギュレータIC10およびこれを使用した直流電源装置の両方を含む概念である。なお、レギュレータIC10またはレギュレータIC10とコンデンサCoを1つのパッケージに内包して半導体装置として構成しても良い。
本実施形態のレギュレータIC10においては、図1に示すように、直流電圧Vinが印加される電圧入力端子INと出力端子OUTとの間に、誤差アンプ(誤差増幅回路)11によって制御されるPチャネルMOSトランジスタ(絶縁ゲート型電界効果トランジスタ)からなる電圧制御用トランジスタQ1が接続され、出力端子OUTと接地端子GNDに接続されたグランドラインGLとの間には、出力電圧Voutを分圧して誤差アンプ11へのフィードバック電圧VFBを生成するブリーダ抵抗R1,R2が直列に接続されている。
また、本実施形態のレギュレータIC10は、上記ブリーダ抵抗R1,R2により分圧された電圧VFBが、上記電圧制御用トランジスタQ1のゲート端子を制御する誤差増幅回路としての誤差アンプ11の非反転入力端子にフィードバックされている。そして、誤差アンプ11は、出力のフィードバック電圧VFBと所定の参照電圧Vrefとの電位差に応じて電圧制御用トランジスタQ1を制御して、出力電圧Voutが所望の電位になるように制御する。図1には示されていないが、誤差アンプ11は、発振を防止するための位相補償回路を備えている。
さらに、本実施形態のレギュレータIC10には、上記誤差アンプ11の反転入力端子に印加される参照電圧Vrefを発生するための基準電圧回路12と、誤差アンプ11と基準電圧回路12にそれぞれバイアス電流を流す定電流源13、14と、上記出力制御用トランジスタQ1のバイアス電流をチップ温度に応じて増減するための電流増減回路15とを備える。また、図示しないが、チップの温度が所定温度以上に上昇した場合に誤差アンプ11の動作を停止させて出力制御用トランジスタQ1をオフさせるサーマルシャットダウン回路(TSD)が設けられている。
基準電圧回路12は、直列形態の抵抗およびツェナーダイオードあるいはゲート端子とドレイン端子とが結合されたMOSトランジスタ(図2参照)などで構成することができる。電流増減回路15は、チップ温度を検出する温度検出素子ないしは温度検出回路15aや、上記定電流源14と並列に接続され温度検出回路15aからの電圧によって電流が変化する可変電流源15bなどを備えて構成される。
なお、図示しないが、レギュレータIC10には、チップ外部のマイコン(CPU)などから入力される制御信号に応じて、誤差アンプ11へのバイアス電流を供給したり遮断したりする機能や、負荷の異常などで出力電流が増加して出力電圧Voutが低下し誤差アンプ11が出力制御用トランジスタQ1により多くの電流を流すようにゲート電圧を下げようとしたときに、クランプをかけることで出力電流を制限する機能が設けられることもある。
次に、図2を用いて、図1に示すレギュレータICの具体的な回路例について説明する。
図2に示す実施例の誤差アンプ11は、一対の入力電圧の差分を増幅する差動入力段21と、差動入力段21の差動出力を増幅する電圧増幅段22と、電圧増幅段22により増幅された電圧を低インピーダンスで出力する出力段23などからなる。
差動入力段21は、ソース共通接続された一対のNチャネルMOSトランジスタからなる入力トランジスタMn1,Mn2と、そのドレインに各々接続されたPチャネルMOSトランジスタからなる負荷トランジスタMp1,Mp2と、入力トランジスタMn1,Mn2の共通ソースと接地点との間に接続された定電流源CC1とを備え、CMOS回路として構成されている。
差動入力段21の負荷トランジスタMp1,Mp2は、各々ゲートとドレインが接続されて電流-電圧変換素子として機能する。電圧増幅段22は、差動入力段21の負荷トランジスタMp1,Mp2により変換された電圧がゲート端子に印加されたPチャネルMOSトランジスタMp3,Mp4と、該MOSトランジスタMp3,Mp4と直列に接続されたNチャネルMOSトランジスタMn3,Mn4とからなり、トランジスタMn3とMn4はカレントミラー回路を構成している。なお、図2において、MOSトランジスタの素子記号に外向きの矢印が付されているトランジスタはPチャネルMOSトランジスタであり、内向きの矢印が付されているトランジスタはNチャネルMOSトランジスタである。
出力段23は、電圧増幅段22のトランジスタMp3とMn3との接続ノードN1の電位すなわちトランジスタMp3のドレイン電圧がゲート端子に印加されたNチャネルMOSトランジスタMn5と、該トランジスタMn5のドレイン端子側に接続された定電流源CC2とからなり、トランジスタMn5のソース端子は接地点に接続されている。つまり、定電流源CC2とトランジスタMn5とは、電源電圧VDDと接地点との間に直列に接続されている。そして、定電流源CC2とMOSトランジスタMn5との接続ノードN2の電位すなわちトランジスタMn5のドレイン電圧が、前記出力制御用トランジスタQ1のゲート端子に印加されて、出力制御用トランジスタQ1を制御するように構成されている。
さらに、本実施例では、電圧増幅段22を構成するPチャネルMOSトランジスタMp3のゲート端子と出力端子OUTとの間に、直列形態の抵抗R3および容量C1からなる位相補償回路24が接続されている。
電流増減回路15は、温度検出素子15aとしてのMOSトランジスタMp6と、可変電流源15bとしてのMn7,Mn8により構成されている。また、本実施例においては、温度検出素子15aとして、ゲート長Lが短くゲート幅Wが大きいつまりW/L比が大きなPチャネルMOSトランジスタMp6が使用されている。そして、このトランジスタMp6は、ゲート端子とソース端子が共に電圧入力端子INに接続されて同電位されることで常時オフ状態になるように構成されている。
MOSトランジスタMp6のサイズは、誤差アンプ11を構成する上記トランジスタMp1~Mp4よりもゲート長が短く(例えば通常の1/4~1/3)、Mp1~Mp4よりもゲート幅が大きくなる(例えば通常の10~20倍)ように設計される。因みに、レギュレータ回路では、誤差アンプ等の回路を構成する通常のMOSトランジスタのW/L比は、0.2~6となるように設計される。
一方、電流増減回路15の可変電流源15bは、温度検出素子15aとして上記PチャネルMOSトランジスタMp6と直列に接続されたNチャネルMOSトランジスタMn7と、該トランジスタMn7とゲート同士が接続されカレントミラー回路を構成するNチャネルMOSトランジスタMn8とにより構成されている。
そして、NチャネルMOSトランジスタMn8のドレイン端子が、上記差動入力段21の入力トランジスタMn1,Mn2と定電流源CC1との接続ノードに接続されている。
本実施例においては、温度検出素子としてMOSトランジスタMp6のドレイン電流が、MOSトランジスタMn7に流されて電圧に変換され、その電圧がMOSトランジスタMn8のゲート端子に印加されることで、Mn7とMn8とのサイズ比に応じた電流がMn8に流れ、Mn8が差動入力段21から電流を引き抜く。
周知のように、ゲート長が短くゲート幅が大きいMOSトランジスタは、高温領域におけるオフ電流が通常の回路を構成するMOSトランジスタのオフ電流よりも大きくなるという特性を備えている。ここで、オフ電流とは、MOSトランジスタのゲート端子とドレイン端子を同電位すなわち見かけ上オフにした状態で、該トランジスタに流れるドレイン電流を意味する。
そのため、上記のような構成を有する電流増減回路15においては、チップ温度が上昇すると、温度検出素子としてのMOSトランジスタMp6のドレイン電流が増加し、MOSトランジスタMn7へ流れる電流も増加するようになる。
一方、MOSトランジスタMn7のドレイン電流は、Mn7とMn8とからなるカレントミラー回路により、温度の影響をほとんど受けずにMn7とMn8とのサイズ比に応じて増幅されて、Mn8に大きなドレイン電流が流れる。そのため、チップ温度が上昇すると、Mn8によって差動入力段21から引き抜かれる電流が増加、つまり差動入力段21のバイアス電流が増加することとなる。その結果、位相補償回路24を構成する素子の定数を変化させることなく、高温領域における誤差アンプ11の位相余裕を改善して、回路が発振しにくくすることができる。
本発明者らが行なった回路シミュレーションでは、MOSトランジスタMn6として、例えばゲート長が0.7μ、ゲート幅が100μのものを使用した場合、図3(A)に実線Bで示すようにチップ温度の上昇に伴って誤差アンプ11のバイアス電流(アンプ電流)が増加し、それによって図3(B)に実線Bで示すようにチップ温度の上昇に伴って位相余裕が増大することを確認することができた。
さらに、誤差アンプ11のゲインおよび位相の周波数特性について調べボード線図に表わしたところ、図4(A),図5(A)のような結果が得られた。比較のため、電流増減回路15を設けていない誤差アンプについてもゲインおよび位相の周波数特性について調べた。そのボード線図を図4(B),図5(B)に示す。図4,図5において、実線は温度が25℃の時の特性、点線は温度が-40℃の時の特性、破線は温度が85℃の時の特性である。
図4の(A)と(B)とを比較すると、電流増減回路15を設けていない誤差アンプにあっては、温度が変わってもゲインの周波数特性はあまり変わらないことが図4(B)から分かる。これに対し、電流増減回路15を設けた本実施例の誤差アンプにあっては、温度が85℃の時に、極周波数Pが周波数の高い方にずれていることが分かる。
また、図5の(A)と(B)とを比較すると、電流増減回路15を設けていない誤差アンプにあっては、温度が変わっても位相の周波数特性はあまり変わらないが、電流増減回路15を設けた本実施例の誤差アンプにあっては、高周波領域で位相特性の極が周波数の高い方にずれていることが分かる。そして、本実施例の誤差アンプが有する上記のような特性によって高温度領域における位相余裕を改善することができることとなる。
(変形例)
次に、本実施形態のレギュレータ回路の変形例について、図6~図9を用いて説明する。なお、図6~図8において、図2と同一の符号が付された素子および回路は、同一の機能を有する素子および回路である。
第1の変形例においては、図6に示すように、電流増減回路15が、W/L比が大きくかつゲート端子とソース端子が共に接地点に接続されて常時オフ状態になるようにされた温度検出素子15aとしてのNチャネルMOSトランジスタMn6のみにより構成されている。そして、このトランジスタMn6のドレイン端子が差動入力段21を構成する入力トランジスタMn1,Mn2の共通ソースに接続されている。
そのため、第1の変形例のレギュレータ回路においては、チップ温度が上昇すると、MOSトランジスタMn6のドレイン電流が増加して差動入力段21から引き抜く電流が増加し、差動入力段21のバイアス電流が増加する。その結果、差動入力段21のゲインの極が周波数の高い方にずれて位相余裕が大きくなるという効果がある。
なお、第1の変形例では、電圧増幅段22は設けられておらず、差動入力段21の出力ノードに出力段23のMOSトランジスタMn5のゲート端子が接続されている。また、抵抗R3と容量C1とからなる位相補償回路24が、差動入力段21の出力ノードと出力段23の出力ノード(Q1のゲート端子)との間に接続されている。この変形例は、図2のように電圧増幅段22を設けたレギュレータ回路にも適用することができる。
第2の変形例は、図7に示すように、電流増減回路15が、W/L比が大きくかつゲート端子とドレイン端子が共に接地点に接続されて常時オフ状態になるようにされた温度検出素子15aとしてのPチャネルMOSトランジスタMp6のみにより構成されている。そして、このトランジスタMp6のドレイン端子が、出力段23の定電流源CC2とトランジスタMn5との接続ノードに結合されている。
そのため、第2の変形例のレギュレータ回路においては、チップ温度が上昇すると、MOSトランジスタMp6のドレイン電流が増加して、トランジスタMn5へ流れ込む電流が増加、つまり見かけ上、定電流源CC2の電流が増加する。その結果、出力段23のゲインの極が周波数の高い方にずれて位相余裕が大きくなるという効果がある。
第3の変形例は、図8に示すように、電流増減回路15の温度検出回路15aが、W/L比が大きくかつゲート端子とソース端子が共に接地点に接続されて常時オフ状態になるようにされたNチャネルMOSトランジスタMn6により構成されている。
また、電流増減回路15の可変電流源15bが、定電流源CC3および該定電流源CC3と直列に接続されたNチャネルMOSトランジスタMn7と、該トランジスタMn7とゲート端子同士が接続されカレントミラー回路を構成するNチャネルMOSトランジスタMn8とにより構成されている。
そして、上記温度検出回路15aを構成するMOSトランジスタMn6のドレイン端子が、上記定電流源CC3とNチャネルMOSトランジスタMn7との接続ノードN3に接続されるとともに、トランジスタMn7とカレントミラー回路を構成するNチャネルMOSトランジスタMn8のドレイン端子が、上記差動入力段21を構成する入力トランジスタMn1,Mn2と定電流源CC1との接続ノードに接続されている。他の構成は、図2の実施例の回路と同じである。
この変形例においては、チップ温度が上昇すると、MOSトランジスタMn6のドレインが増加する。これにより、定電流源CC3と直列のNチャネルMOSトランジスタMn7へ流れる電流が減少して、差動入力段21から引き抜く電流も減少し、差動入力段21のバイアス電流が減少する、つまり本変形例は、高温領域で差動入力段21のバイアス電流が減少するように構成されている。
具体的には、ある温度Tc(例えば20℃)よりも高いときは、定電流源CC3から電流はすべてMOSトランジスタMn7へ流れ、温度Tcよりも低くなるとMOSトランジスタMn7へ電流が流れ始めて、差動入力段21から引き抜く電流が増加し、差動入力段21のバイアス電流が増加するように構成されている。
図9には、第3の変形例のレギュレータ回路における誤差アンプのバイアス電流の温度特性が実線Bで示されている。破線Aは電流増減回路15を設けない場合のバイアス電流の温度特性である。図9から分かるように、第3の変形例では、低温になるほど誤差アンプのバイアス電流を増加させることができ、これにより低温領域での誤差アンプのゲインの極を周波数の高い方にずらして位相余裕を改善することができるようになっている。
図2と図8の回路を比較すると、誤差アンプの回路構成は同じであるが、例えば位相補償回路24のCR時定数の設定の仕方によっては、温度が低くなるほど位相余裕が小さくなることがあるので、低温になるほど誤差アンプのバイアス電流を増加させるのが良い場合があり、そのような場合に本変形例を適用することが有効である。
次に、上記実施例および変形例のレギュレータ回路を利用して好適な応用システムの例について説明する。
近年、IoT技術を利用した監視システムや情報収集システムが普及しており、様々なIoT向けセンサが提供されている。そして、これらのIoT向けセンサや、各種IoT向けセンサからの情報を集約してネットワークを介してエンドユーザのコンピュータやサーバなどへ送信する通信デバイス、スマートホンなどの携帯端末に搭載された様々なアプリケーションによって通信機能を有する機器を操作したり電子タグなどのデバイスから情報を受け取って様々なサービスを提供したり利便性を向上させるシステムが実用化されつつある。
そして、これらのシステムを構成する機器やデバイスには、電池とレギュレータ回路からなる電源装置が頻繁に使用される。従来のMOSトランジスタを使用したレギュレータ回路は、環境温度の変化によって制御ループの位相余裕が低下して回路が発振してしまうおそれがあったが、上記実施例や変形例のレギュレータ回路を使用すれば、レギュレータ回路が発振しにくくすることができるため、極めて有効な電源装置となり得る。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば、前記実施形態においては、温度検出素子として、W/L比の大きなMOSトランジスタを使用しているが、温度検出素子はそのようなトランジスタに限定されず、抵抗など温度特性を有する他の素子を使用することも可能である。
また、前記実施形態においては、IC内のすべてのトランジスタをMOSトランジスタで構成しているが、出力制御用トランジスタをバイポーラ・トランジスタとし、誤差アンプを含む他の回路を構成するトランジスタにMOSトランジスタを使用してレギュレータ回路を構成することも可能である。
さらに、出力制御用トランジスタを除く回路をICとして構成するとともに、このICに出力制御用トランジスタを外付け素子として接続し、これらを1つのパッケージに内包した半導体装置として構成しても良い。
また、前記実施例においては、本発明をレギュレータ回路に適用したものについて説明したが、本発明は差動増幅回路を内蔵した半導体集績回路一般に広く利用することができる。
10……レギュレータIC、11……誤差アンプ、12……基準電圧回路、13……定電流源、14……定電流源、15……電流増減回路、15a……温度検出回路(温度検出素子)、15b……可変電流源、21……差動入力段、22……電圧増幅段、23……出力段、24……位相補償回路、Q1……出力制御用トランジスタ、R1,R2……ブリーダ抵抗

Claims (8)

  1. 直流電圧が入力される電圧入力端子と出力端子との間に接続された出力制御用トランジスタと、出力のフィードバック電圧に応じて前記出力制御用トランジスタを制御する誤差増幅回路を含む制御回路と、を備えたレギュレータ回路において、
    前記誤差増幅回路は、一対の入力トランジスタおよびこれらの入力トランジスタに電流を流す電流源を有する差動入力段と、電流源およびこれと直列形態のトランジスタとを有し前記差動入力段の一方の出力ノードの電位を増幅可能な出力段と、前記差動入力段の電流または前記出力段の電流を増減可能な電流増減回路と、を備え、
    前記電流増減回路は、温度特性を有する素子を備え、この素子の温度特性に応じて前記差動入力段の電流または前記出力段の電流を増減可能に構成されており、
    前記温度特性を有する素子は、ゲート端子とソース端子とが結合されたMOSトランジスタからなることを特徴とするレギュレータ回路。
  2. 前記温度特性を有する素子は、ゲート幅とゲート長との比が、前記誤差増幅回路を構成するMOSトランジスタのゲート幅とゲート長との比よりも1桁以上大きなMOSトランジスタにより構成されていることを特徴とする請求項1に記載のレギュレータ回路。
  3. 記ゲート端子とソース端子とが結合されたMOSトランジスタは第1伝導型のMOSトランジスタであり
    前記電流増減回路は、前記第1伝導型のMOSトランジスタと直列に接続された第2伝導型のMOSトランジスタと、該第2伝導型のトランジスタとカレントミラー接続されて素子のサイズに比例した転写電流を流すMOSトランジスタと、を備え、
    前記転写電流を流すMOSトランジスタが前記差動入力段の電流源と並列に接続されて、前記差動入力段の電流を増減させるように構成されていることを特徴とする請求項2に記載のレギュレータ回路。
  4. 前記誤差増幅回路は、前記差動入力段の差動出力を増幅する電圧増幅段を備え、
    前記出力段は、前記電圧増幅段の一方の出力ノードの電位を増幅するように接続されていることを特徴とする請求項3に記載のレギュレータ回路。
  5. 前記温度特性を有する素子を構成する前記MOSトランジスタが、前記差動入力段の電流源または前記出力段の電流源と並列に接続されて、前記差動入力段の電流または前記出力段の電流を増減させるように構成されていることを特徴とする請求項1または2に記載のレギュレータ回路。
  6. IoT向けセンサまたはIoT向けセンサを含んで構築されるネットワークを構成する機器に用いられる請求項1から5のいずれかに記載のレギュレータ回路。
  7. 請求項1から5のいずれかに記載のレギュレータ回路が一つのパッケージ内に含まれている半導体装置。
  8. 請求項1から5のいずれかに記載のレギュレータ回路を備える電源装置。
JP2017237341A 2017-12-12 2017-12-12 レギュレータ回路および半導体装置並びに電源装置 Active JP6993569B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017237341A JP6993569B2 (ja) 2017-12-12 2017-12-12 レギュレータ回路および半導体装置並びに電源装置
EP18210415.8A EP3499335B1 (en) 2017-12-12 2018-12-05 Regulator circuit and semiconductor device, and power supply
US16/212,491 US20190179352A1 (en) 2017-12-12 2018-12-06 Regulator circuit and semiconductor device, and power supply
CN201811490199.5A CN109917846B (zh) 2017-12-12 2018-12-06 稳压电路、半导体装置以及电源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017237341A JP6993569B2 (ja) 2017-12-12 2017-12-12 レギュレータ回路および半導体装置並びに電源装置

Publications (2)

Publication Number Publication Date
JP2019105954A JP2019105954A (ja) 2019-06-27
JP6993569B2 true JP6993569B2 (ja) 2022-01-13

Family

ID=64606847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017237341A Active JP6993569B2 (ja) 2017-12-12 2017-12-12 レギュレータ回路および半導体装置並びに電源装置

Country Status (4)

Country Link
US (1) US20190179352A1 (ja)
EP (1) EP3499335B1 (ja)
JP (1) JP6993569B2 (ja)
CN (1) CN109917846B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7199330B2 (ja) * 2019-09-19 2023-01-05 株式会社東芝 レギュレータ回路
US11735902B2 (en) * 2020-03-24 2023-08-22 Analog Devices International Unlimited Company Bipolar junction transistor heater circuit
JP2022044215A (ja) 2020-09-07 2022-03-17 ミツミ電機株式会社 電源用半導体集積回路
JP7553784B2 (ja) 2020-09-07 2024-09-19 ミツミ電機株式会社 電源用半導体集積回路
US20220294486A1 (en) * 2021-03-09 2022-09-15 Skyworks Solutions, Inc. Average power tracking systems with fast transient settling
US12085971B2 (en) * 2021-08-10 2024-09-10 Morse Micro Pty. Ltd. MOS-based current mirror circuit with push-pull amplifier
CN114265463A (zh) * 2021-12-21 2022-04-01 广州众诺电子技术有限公司 低压差稳压电路、设备、芯片和控制芯片输出电压的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130646A1 (en) 2001-01-26 2002-09-19 Zadeh Ali Enayat Linear voltage regulator using adaptive biasing
JP2002268758A (ja) 2001-03-08 2002-09-20 Ricoh Co Ltd ボルテージレギュレータ
JP2003233429A (ja) 2002-02-08 2003-08-22 Hitachi Ltd 電源回路及びバイアス回路
US20100097867A1 (en) 2008-10-22 2010-04-22 Samsung Electronics Co., Ltd. Internal source voltage generating circuit of semiconductor memory device
US20120161734A1 (en) 2010-12-23 2012-06-28 Winbond Electronics Corp. Low drop out voltage regulato

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3732884B2 (ja) * 1996-04-22 2006-01-11 株式会社ルネサステクノロジ 内部電源電圧発生回路、内部電圧発生回路および半導体装置
US6509722B2 (en) * 2001-05-01 2003-01-21 Agere Systems Inc. Dynamic input stage biasing for low quiescent current amplifiers
JP4732617B2 (ja) * 2001-06-08 2011-07-27 セイコーインスツル株式会社 ボルテージ・レギュレータ
JP2003177829A (ja) 2001-12-10 2003-06-27 Fuji Electric Co Ltd レギュレータ回路
JP3993473B2 (ja) * 2002-06-20 2007-10-17 株式会社ルネサステクノロジ 半導体集積回路装置
US7095257B2 (en) * 2004-05-07 2006-08-22 Sige Semiconductor (U.S.), Corp. Fast low drop out (LDO) PFET regulator circuit
JP2006127225A (ja) * 2004-10-29 2006-05-18 Torex Device Co Ltd 電源回路
JP2006318327A (ja) * 2005-05-16 2006-11-24 Fuji Electric Device Technology Co Ltd 差動増幅回路およびシリーズレギュレータ
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
JP5818761B2 (ja) 2012-09-14 2015-11-18 株式会社東芝 ボルテージレギュレータ
US9590504B2 (en) * 2014-09-30 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference and method of using

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130646A1 (en) 2001-01-26 2002-09-19 Zadeh Ali Enayat Linear voltage regulator using adaptive biasing
JP2002268758A (ja) 2001-03-08 2002-09-20 Ricoh Co Ltd ボルテージレギュレータ
JP2003233429A (ja) 2002-02-08 2003-08-22 Hitachi Ltd 電源回路及びバイアス回路
US20100097867A1 (en) 2008-10-22 2010-04-22 Samsung Electronics Co., Ltd. Internal source voltage generating circuit of semiconductor memory device
US20120161734A1 (en) 2010-12-23 2012-06-28 Winbond Electronics Corp. Low drop out voltage regulato

Also Published As

Publication number Publication date
EP3499335B1 (en) 2021-04-14
EP3499335A1 (en) 2019-06-19
CN109917846B (zh) 2022-01-04
JP2019105954A (ja) 2019-06-27
CN109917846A (zh) 2019-06-21
US20190179352A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
JP6993569B2 (ja) レギュレータ回路および半導体装置並びに電源装置
US9665111B2 (en) Low dropout voltage regulator and method
US10481625B2 (en) Voltage regulator
KR100991699B1 (ko) 정전압 회로 및 그 동작 제어 방법
CN106896856B (zh) 放大电路及电压调节器
CN105242734B (zh) 一种无外置电容的大功率ldo电路
KR101369154B1 (ko) 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치
US8854136B2 (en) Fully differential operational amplifier with common-mode feedback circuit
CN111290467B (zh) 工艺补偿的增益提升电压调节器
KR102528632B1 (ko) 볼티지 레귤레이터
KR101274280B1 (ko) 전압 조정기
JP2013092958A (ja) 電流検出回路及び電源回路
JP5544105B2 (ja) レギュレータ回路
JP2007219856A (ja) 定電圧電源回路
KR20160134228A (ko) 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
JP6457887B2 (ja) ボルテージレギュレータ
JP2018185595A (ja) 定電圧電源回路
JP2006319436A (ja) 利得制御回路
JP2017174336A (ja) 電源回路
JP4773991B2 (ja) ソースフォロア回路及び半導体装置
JP2004274207A (ja) バイアス電圧発生回路および差動増幅器
JP2014164702A (ja) ボルテージレギュレータ
US9367073B2 (en) Voltage regulator
JP5008846B2 (ja) 電子回路
JP2015204491A (ja) 電圧電流変換回路および電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211122

R150 Certificate of patent or registration of utility model

Ref document number: 6993569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150