JP5818761B2 - ボルテージレギュレータ - Google Patents

Description

本発明の実施形態は、ボルテージレギュレータに関する。

ボルテージレギュレータは、外部から供給された電源電圧に基づいて所定の出力電圧を出力する回路である。ボルテージレギュレータは、温度又は電源電圧のリップルの周波数などの外部の動作環境の変化に応じて特性が劣化する。例えば、温度の変化によって、発振しやすくなると共に、出力電圧の立ち上がり時のオーバーシュートと立ち下がり時のアンダーシュートが大きくなる。また、電源電圧のリップルの周波数が高くなることにより、出力電圧におけるリップルが大きくなる。

特開２００２−２９７２４８号公報

本発明が解決しようとする課題は、動作環境の変化による特性の劣化を抑制できるボルテージレギュレータを提供することである。

一実施形態によれば、ボルテージレギュレータは、出力トランジスタと、分圧回路と、誤差増幅器と、検出回路と、位相補償容量回路と、を備える。前記出力トランジスタは、電源電圧が供給される一端と、制御信号が供給される制御端子と、出力電圧を出力する他端と、を有する。前記分圧回路は、前記出力トランジスタの前記他端と基準電源電圧の間に接続され、前記出力電圧を分圧した分圧電圧を出力する。前記誤差増幅器は、第１入力端子に前記分圧電圧が供給され、第２入力端子に基準電圧が供給され、前記分圧電圧と前記基準電圧の差に応じた前記制御信号を出力する。前記検出回路は動作環境を検出する。前記位相補償容量回路は、前記検出回路で検出された前記動作環境に応じて、前記出力トランジスタの前記他端と前記誤差増幅器の前記第１入力端子の間の位相補償容量を調整する。

第１の実施形態に係るボルテージレギュレータの回路図である。 第１の実施形態に係る温度検出回路の回路図である。 第１の実施形態に係る位相補償容量回路及び容量制御回路の回路図である。 第１の実施形態に係る温度と位相補償容量の時間変化を示す図である。 第１の実施形態に係るボルテージレギュレータのオープンループのゲインの周波数特性を示す図である。 第１の実施形態の変形例に係るボルテージレギュレータの回路図である。 第２の実施形態に係るボルテージレギュレータの回路図である。 第２の実施形態に係るリップルスルーレート検出回路の回路構成及び周波数特性を説明するための図である。 第２の実施形態に係るリップルと位相補償容量の時間変化を示す図である。 第２の実施形態に係るリップル圧縮度の周波数特性を示す図である。 第２の実施形態の変形例に係るボルテージレギュレータの回路図である。

以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。

（第１の実施形態）
図１は、第１の実施形態に係るボルテージレギュレータの回路図である。図１に示すように、このボルテージレギュレータは、Ｐ型ＭＯＳトランジスタ（出力トランジスタ）ＰＭ１と、分圧回路１０と、バンドギャップリファレンス回路２０と、誤差増幅器３０と、温度検出回路（検出回路）４０と、位相補償容量回路５０と、位相補償抵抗Ｒｃと、を備える。このボルテージレギュレータは、半導体集積回路として構成できる。

Ｐ型ＭＯＳトランジスタＰＭ１は、電源電圧ＶＣＣが供給されるソース（一端）と、制御信号が供給されるゲート（制御端子）と、出力電圧ＶＯＵＴを出力するドレイン（他端）と、を有する。Ｐ型ＭＯＳトランジスタＰＭ１は、パストランジスタとも称する。

分圧回路１０は、Ｐ型ＭＯＳトランジスタＰＭ１のドレインと接地（基準電源電圧）の間に接続され、出力電圧ＶＯＵＴを分圧した分圧電圧を出力する。具体的には、分圧回路１０は、一端がＰ型ＭＯＳトランジスタＰＭ１のドレインに接続された抵抗Ｒ１と、抵抗Ｒ１の他端と接地との間に接続された抵抗Ｒ２と、を有する。抵抗Ｒ１と抵抗Ｒ２の接続点から分圧電圧が出力される。

バンドギャップリファレンス回路２０は、接地を基準として、温度依存性が小さい基準電圧を出力する。

誤差増幅器３０は、分圧電圧が非反転入力端子（第１入力端子）に供給され、基準電圧が反転入力端子（第２入力端子）に供給され、分圧電圧と基準電圧との差に応じた制御信号をＰ型ＭＯＳトランジスタＰＭ１のゲートに出力する。このような構成により、誤差増幅器３０は分圧電圧が基準電圧と等しくなるように制御信号を制御するので、Ｐ型ＭＯＳトランジスタＰＭ１のドレインから、ほぼ一定の出力電圧ＶＯＵＴが出力される。

温度検出回路４０は、ボルテージレギュレータの動作環境として温度を検出する。本実施形態では、温度検出回路４０は、温度が予め定められた切り替え温度ＴＥｓ未満の場合、ハイレベルの制御信号ＶＣＯＮＴ１とローレベルの制御信号ＶＣＯＮＴ２を出力し、温度が切り替え温度ＴＥｓ以上の場合、ローレベルの制御信号ＶＣＯＮＴ１とハイレベルの制御信号ＶＣＯＮＴ２を出力する。

位相補償容量回路５０は、温度検出回路４０で検出された温度に応じて、第１端子Ｔ１と第２端子Ｔ２の間の位相補償容量を予め定められた基準容量に近づくように調整する。この位相補償容量は、温度依存性を有する。

本実施形態では、位相補償容量回路５０は、第１の容量素子Ｃ１と、第２の容量素子Ｃ２と、容量制御回路５１と、を有する。

第１の容量素子Ｃ１は、温度依存性を有する。第２の容量素子Ｃ２は、温度依存性を有し、第１の容量素子Ｃ１よりも容量が大きい。

容量制御回路５１は、制御信号ＶＣＯＮＴ１，ＶＣＯＮＴ２に基づいて、温度が切り替え温度ＴＥｓ以上の場合は、第１の容量素子Ｃ１の代わりに第２の容量素子Ｃ２を第１端子Ｔ１と第２端子Ｔ２の間に接続し、温度が切り替え温度ＴＥｓ未満の場合は、第２の容量素子Ｃ２の代わりに第１の容量素子Ｃ１を第１端子Ｔ１と第２端子Ｔ２の間に接続する。

即ち、位相補償容量は、第１の容量素子Ｃ１の容量または第２の容量素子Ｃ２の容量である。第１の容量素子Ｃ１及び第２の容量素子Ｃ２の容量は、温度の上昇に応じて小さくなる。

温度検出回路４０と、位相補償容量回路５０の容量制御回路５１の回路構成の一例を以下に説明する。

図２は、第１の実施形態に係る温度検出回路４０の回路図である。図２に示すように、温度検出回路４０は、抵抗Ｒ３と、サーミスタ４１と、インバータ４２，４３と、を有する。

抵抗Ｒ３の一端には電源電圧ＶＣＣが供給される。サーミスタ４１は、抵抗Ｒ３の他端と接地との間に接続されている。インバータ４２は、抵抗Ｒ３とサーミスタ４１の接続点の信号が入力され、その信号を反転して制御信号ＶＣＯＮＴ１を出力する。インバータ４３は、制御信号ＶＣＯＮＴ１が入力され、制御信号ＶＣＯＮＴ１を反転して制御信号ＶＣＯＮＴ２を出力する。

温度が切り替え温度ＴＥｓ未満の場合、サーミスタ４１の抵抗値は小さいため、制御信号ＶＣＯＮＴ１はハイレベルであり、制御信号ＶＣＯＮＴ２はローレベルである。

温度が切り替え温度ＴＥｓ以上の場合、サーミスタ４１の抵抗値は大きいため、制御信号ＶＣＯＮＴ１はローレベルであり、制御信号ＶＣＯＮＴ２はハイレベルである。

図３は、第１の実施形態に係る位相補償容量回路５０及び容量制御回路５１の回路図である。図３に示すように、容量制御回路５１は、Ｎ型ＭＯＳトランジスタＮＭ１，ＮＭ２と、Ｐ型ＭＯＳトランジスタＰＭ２，ＰＭ３と、インバータ５２，５３と、を含む。

インバータ５２は、供給された制御信号ＶＣＯＮＴ１を反転して出力する。インバータ５３は、供給された制御信号ＶＣＯＮＴ２を反転して出力する。

Ｎ型ＭＯＳトランジスタＮＭ１は、第２端子Ｔ２に接続されたソースと、第１の容量素子Ｃ１の一端に接続されたドレインと、制御信号ＶＣＯＮＴ１が供給されるゲートと、を有する。

Ｐ型ＭＯＳトランジスタＰＭ２は、第２端子Ｔ２に接続されたソースと、第１の容量素子Ｃ１の一端に接続されたドレインと、インバータ５２の出力信号が供給されるゲートと、を有する。

Ｎ型ＭＯＳトランジスタＮＭ２は、第２端子Ｔ２に接続されたソースと、第２の容量素子Ｃ２の一端に接続されたドレインと、制御信号ＶＣＯＮＴ２が供給されるゲートと、を有する。

Ｐ型ＭＯＳトランジスタＰＭ３は、第２端子Ｔ２に接続されたソースと、第２の容量素子Ｃ２の一端に接続されたドレインと、インバータ５３の出力信号が供給されるゲートと、を有する。

第１の容量素子Ｃ１の他端と、第２の容量素子Ｃ２の他端は、第１端子Ｔ１に接続されている。

この構成により、制御信号ＶＣＯＮＴ１がハイレベルであり、制御信号ＶＣＯＮＴ２がローレベルの場合、Ｎ型ＭＯＳトランジスタＮＭ１とＰ型ＭＯＳトランジスタＰＭ２がオンになり、Ｎ型ＭＯＳトランジスタＮＭ２とＰ型ＭＯＳトランジスタＰＭ３がオフになる。従って、前述のように、第１の容量素子Ｃ１が第１端子Ｔ１と第２端子Ｔ２の間に接続される。

また、制御信号ＶＣＯＮＴ１がローレベルであり、制御信号ＶＣＯＮＴ２がハイレベルの場合、Ｎ型ＭＯＳトランジスタＮＭ１とＰ型ＭＯＳトランジスタＰＭ２がオフになり、Ｎ型ＭＯＳトランジスタＮＭ２とＰ型ＭＯＳトランジスタＰＭ３がオンになる。従って、前述のように、第２の容量素子Ｃ２が第１端子Ｔ１と第２端子Ｔ２の間に接続される。

図４は、第１の実施形態に係る温度と位相補償容量の時間変化を示す図である。図４（ａ）に示す例では、温度は、時刻ｔ１までは一定の温度ＴＥ１である。そして、温度は、時刻ｔ１以降、単調に上昇し、時刻ｔｓにおいて切り替え温度ＴＥｓに達し、その後時刻ｔ２において温度ＴＥ２に達する。時刻ｔ２以降では、温度は一定の温度ＴＥ２である。

この例の場合、時刻ｔｓまでは、容量制御回路５１は、温度が切り替え温度ＴＥｓ未満であるため、第１の容量素子Ｃ１を第１端子Ｔ１と第２端子Ｔ２の間に接続している。温度が温度ＴＥ１の時、第１の容量素子Ｃ１の容量は基準容量である。従って、図４（ｂ）に示すように、時刻ｔ１からｔｓまでに温度が温度ＴＥ１から切り替え温度ＴＥｓまで上昇する間、位相補償容量は基準容量から単調に減少する。

そして、図４（ｂ）に示すように、容量制御回路５１は、温度が切り替え温度ＴＥｓになった時刻ｔｓにおいて、第１の容量素子Ｃ１の代わりに第２の容量素子Ｃ２を第１端子Ｔ１と第２端子Ｔ２の間に接続する。つまり、位相補償容量は、位相補償容量切り替えポイントである時刻ｔｓまでは第１の容量素子Ｃ１の容量であり、時刻ｔｓ以降では第２の容量素子Ｃ２の容量である。即ち、時刻ｔｓにおいて、位相補償容量が「小」から「大」に切り替わっている。

温度が温度ＴＥ２の時、第２の容量素子Ｃ２の容量は基準容量である。従って、時刻ｔｓからｔ２までに温度が切り替え温度ＴＥｓから温度ＴＥ２まで上昇する間、位相補償容量は単調に減少するが、温度ＴＥ２において基準容量を保つことができる。

このように本実施形態では、温度が切り替え温度ＴＥｓのとき、第１の容量素子Ｃ１の容量は基準容量よりも小さく、第２の容量素子Ｃ２の容量は基準容量よりも大きく、かつ、基準容量と第１の容量素子Ｃ１の容量の差は、第２の容量素子Ｃ２の容量と基準容量の差と等しい。これにより、切り替え温度ＴＥｓを中心として、広い温度範囲に関して位相補償容量を基準容量に近づけることができる。

図５は、第１の実施形態に係るボルテージレギュレータのオープンループのゲインの周波数特性を示す図である。図５において、折れ線Ｇ１は、図４における時刻ｔｓの直前のゲインの周波数特性、即ち温度の上昇によって位相補償容量が小さくなった場合のゲインの周波数特性を示す。折れ線Ｇ２は、図４における時刻ｔｓの直後のゲインの周波数特性、即ち位相補償容量が大きい場合のゲインの周波数特性を示す。

折れ線Ｇ１のように、温度の上昇によって位相補償容量が小さくなった場合、低周波側のポールは周波数ω_１にあり、高周波側のポールは周波数ω_２にある。即ち、低周波側のポールと高周波側のポールの周波数が近付いているので、位相余裕が小さくなる。図示は省略するが、折れ線Ｇ１の場合よりも位相補償容量が小さくなると、さらに位相余裕が小さくなり、ボルテージレギュレータが発振しやすくなる。

図４を参照して説明したように、時刻ｔｓにおいて、位相補償容量は大きくなるため、ゲインの周波数特性も折れ線Ｇ１から折れ線Ｇ２に変化する。つまり、折れ線Ｇ２のように、低周波側のポールは周波数ω_１より低い周波数ω_１’に移動し、高周波側のポールは周波数ω_２より高い周波数ω_２’に移動する。このように折れ線Ｇ２の場合、位相余裕が十分大きくなるため、ボルテージレギュレータが発振し難くなる。即ち、温度が高くなっても、位相余裕を小さくなり過ぎないようにできるので、ボルテージレギュレータを発振し難くすることができる。

以上で説明したように、本実施形態によれば、温度検出回路４０で検出された温度（動作環境）に応じて位相補償容量回路５０が位相補償容量を調整するようにしているので、ボルテージレギュレータにおけるフィードバックループの周波数特性を、温度に合わせて適切に調整できる。これにより、温度によらず、位相補償を適切に行うことができるので、ボルテージレギュレータを発振し難くすることができる。

また、温度の上昇に応じて位相補償容量が小さくなるに従い、「電流／容量」で決まるスルーレートが速くなるため、出力電圧ＶＯＵＴの立ち上がり時のオーバーシュートと立ち下がり時のアンダーシュートは大きくなるが、温度が切り替え温度ＴＥｓ以上になった時に、位相補償容量を大きくすることによってスルーレートを遅くできる。これにより、出力電圧ＶＯＵＴの立ち上がり時のオーバーシュートと立ち下がり時のアンダーシュートを抑えることができる。
従って、温度の変化による特性の劣化を抑制できる。

なお、以上の説明では、２つの容量素子Ｃ１，Ｃ２を切り替えて位相補償容量を調整する一例について説明したが、３つ以上の容量素子を切り替えてもよい。例えば３つの容量素子を用いる場合、以上の構成に加え、第２の容量素子Ｃ２よりも容量が大きい追加の容量素子を設ければよい。位相補償容量回路５０は、温度が切り替え温度ＴＥｓより高い追加の切り替え温度以上の場合は、第２の容量素子Ｃ２の代わりに追加の容量素子を接続し、温度が追加の切り替え温度未満且つ切り替え温度ＴＥｓ以上の場合は、追加の容量素子の代わりに第２の容量素子Ｃ２を接続してもよい。このような３つ以上の容量素子を切り替える構成により、位相補償容量を基準容量にさらに近づくように調整できる。

（第１の実施形態の変形例）
図６は、第１の実施形態の変形例に係るボルテージレギュレータの回路図である。図６に示すように、このボルテージレギュレータは、温度検出回路４０ａに外部から設定信号Ｅｘｔが供給されている点が、第１の実施形態と異なる。その他の回路構成は、図１の第１の実施形態と同一であるため、同一の要素に同一の符号を付して説明を省略する。

温度検出回路４０ａは、設定信号Ｅｘｔに応じて切り替え温度ＴＥｓを任意に設定することができる。これにより、使用する温度範囲が変更された場合などにおいても、切り替え温度ＴＥｓを調整できる。

（第２の実施形態）
上述した第１の実施形態は動作環境として温度を検出しているが、以下に説明する第２の実施形態では動作環境として電源電圧に含まれたリップルの周波数を検出する。

図７は、第２の実施形態に係るボルテージレギュレータの回路図である。図７に示すように、このボルテージレギュレータは、Ｐ型ＭＯＳトランジスタ（出力トランジスタ）ＰＭ１と、分圧回路１０と、バンドギャップリファレンス回路２０と、誤差増幅器３０と、位相補償容量回路５０と、位相補償抵抗Ｒｃと、リップルスルーレート検出回路（検出回路）６０と、を備える。図７では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。

リップルスルーレート検出回路６０は、動作環境として、電源から供給された電源電圧ＶＣＣに含まれたリップルの周波数（即ち、リップルのスルーレート）を検出する。リップルの周波数は、電源の特性などに依存して変化し得る。本実施形態では、リップルスルーレート検出回路６０は、リップルの周波数が予め定められた検出周波数以上である場合、ハイレベルの制御信号ＶＣＯＮＴ１とローレベルの制御信号ＶＣＯＮＴ２を出力し、リップルの周波数が検出周波数未満である場合、ローレベルの制御信号ＶＣＯＮＴ１とハイレベルの制御信号ＶＣＯＮＴ２を出力する。

位相補償容量回路５０は、第１の実施形態と同様の構成を有し、リップルスルーレート検出回路６０で検出されたリップルの周波数に応じて、第１端子Ｔ１と第２端子Ｔ２との間の位相補償容量を調整する。

具体的には、位相補償容量回路５０は、検出されたリップルの周波数が高くなった時（リップルのスルーレートが速くなった時）、位相補償容量を小さく調整し、検出されたリップルの周波数が低くなった時（リップルのスルーレートが遅くなった時）、位相補償容量を大きく調整する。

本実施形態においても、第１の実施形態と同様に、位相補償容量回路５０は、第１の容量素子Ｃ１と、第１の容量素子Ｃ１よりも容量が大きい第２の容量素子Ｃ２と、容量制御回路５１と、を有する。ただし、第１の容量素子Ｃ１と第２の容量素子Ｃ２の具体的な容量は、第１の実施形態と異なっていてもよい。

容量制御回路５１は、制御信号ＶＣＯＮＴ１，ＶＣＯＮＴ２に基づいて、検出されたリップルの周波数が検出周波数以上の場合は、第２の容量素子Ｃ２の代わりに第１の容量素子Ｃ１を第１端子Ｔ１と第２端子Ｔ２との間に接続し、リップルの周波数が検出周波数未満の場合は、第１の容量素子Ｃ１の代わりに第２の容量素子Ｃ２を第１端子Ｔ１と第２端子Ｔ２との間に接続する。

リップルスルーレート検出回路６０の回路構成の一例を以下に説明する。

図８は、第２の実施形態に係るリップルスルーレート検出回路６０の回路構成及び周波数特性を説明するための図である。図８（ａ）に示すように、リップルスルーレート検出回路６０は、第３の容量素子Ｃ３と、増幅器６１と、ハイパスフィルタ６２と、制御信号出力回路６３と、インバータ６４と、を有する。

第３の容量素子Ｃ３は、一端に電源電圧ＶＣＣが供給される。つまり、その一端には、電源電圧ＶＣＣに含まれたリップルも供給される。

増幅器６１は、第３の容量素子Ｃ３の他端に接続され、電源電圧ＶＣＣに含まれたリップルの成分を増幅する。

ハイパスフィルタ６２は、増幅器６１の出力信号に含まれる、検出周波数以上の信号成分を抽出する。

図８（ｂ）は、ハイパスフィルタ６２の出力端である点Ａにおける電圧の周波数特性を示す。図８（ｂ）に示すように、検出周波数未満の周波数ｆ１の信号成分の電圧は低く、検出周波数以上の周波数ｆ２の信号成分の電圧は高い。

制御信号出力回路６３は、ハイパスフィルタ６２の出力端に接続され、ハイパスフィルタ６２で検出周波数以上の信号成分が抽出されている間、リップルの周波数が検出周波数以上であることを表すハイレベルの制御信号ＶＣＯＮＴ１を出力する。また、制御信号出力回路６３は、ハイパスフィルタ６２で検出周波数以上の信号成分が抽出されていない間、リップルの周波数が検出周波数未満であることを表すローレベルの制御信号ＶＣＯＮＴ１を出力する。

インバータ６４は、制御信号ＶＣＯＮＴ１を反転して制御信号ＶＣＯＮＴ２を出力する。

図９は、第２の実施形態に係るリップルと位相補償容量の時間変化を示す図である。図９（ａ）に示す一例では、電源電圧ＶＣＣに含まれたリップルの周波数は、時刻ｔｓまでは検出周波数未満の周波数ｆ１であり、時刻ｔｓ以降、検出周波数以上の周波数ｆ２になっている。

この例の場合、図９（ｂ）に示すように、時刻ｔｓまでは、容量制御回路５１は第２の容量素子Ｃ２を第１端子Ｔ１と第２端子Ｔ２の間に接続している。そして、容量制御回路５１は、時刻ｔｓにおいて、第２の容量素子Ｃ２の代わりに第１の容量素子Ｃ１を第１端子Ｔ１と第２端子Ｔ２の間に接続する。つまり、位相補償容量切り替えポイントである時刻ｔｓまでは、位相補償容量は大きく、時刻ｔｓ以降では、位相補償容量は小さくなる。

図１０は、第２の実施形態に係るリップル圧縮度の周波数特性を示す図である。図１０において、曲線Ｒ１は、位相補償容量が第２の容量素子Ｃ２の容量である場合を示し、曲線Ｒ２は、位相補償容量が第１の容量素子Ｃ１の容量である場合を示す。リップル圧縮度は、電源電圧ＶＣＣに含まれたリップルに対する出力電圧ＶＯＵＴに現れたリップルの圧縮の度合を対数で表す。

図１０に示すように、曲線Ｒ１では、低い周波数ｆ１のリップル圧縮度は十分に高いが、高い周波数ｆ２のリップル圧縮度ＲＳ１は周波数ｆ１のリップル圧縮度よりも大幅に低い。

これに対して、曲線Ｒ２では、低い周波数ｆ１のリップル圧縮度は曲線Ｒ１の場合より低くなっているが、高い周波数ｆ２のリップル圧縮度ＲＳ２は曲線Ｒ１の場合のリップル圧縮度ＲＳ１より高くなっている。つまり、曲線Ｒ２では、高い周波数ｆ２のリップル圧縮度ＲＳ２は、低い周波数ｆ１のリップル圧縮度に近い値になっている。

このように、リップルの周波数が高くなった場合、位相補償容量を小さくすることで、低周波側のポールを高い周波数に移動させることができるので、高周波でのリップル圧縮度を高くできる。

一方、リップルの周波数が低くなった場合、位相補償容量を大きくすることで、低周波側のポールを低い周波数に移動させ、オープンループの出力インピーダンスを高くできるので、低周波でのリップル圧縮度を高くできる。

以上で説明したように、本実施形態によれば、リップルスルーレート検出回路６０で検出されたリップルの周波数（動作環境）に応じて位相補償容量回路５０が位相補償容量を調整するようにしているので、ボルテージレギュレータにおけるフィードバックループの周波数特性を、リップルの周波数に合わせて適切に調整できる。これにより、リップルの周波数によらず、リップルの圧縮を適切に行うことができるので、出力電圧ＶＯＵＴにおけるリップルを小さくすることができる。

従って、リップルの周波数の変化による特性の劣化を抑制できる。

なお、以上の説明では、２つの容量素子Ｃ１，Ｃ２を切り替えて位相補償容量を調整する一例について説明したが、３つ以上の容量素子を切り替えてもよい。例えば３つの容量素子を用いる場合、以上の構成に加え、第１の容量素子Ｃ１よりも容量が小さい追加の容量素子を設ければよい。位相補償容量回路５０は、リップルの周波数が検出周波数より高い追加の検出周波数以上の場合は、第１の容量素子Ｃ１の代わりに追加の容量素子を接続し、リップルの周波数が追加の検出周波数未満且つ検出周波数以上の場合は、追加の容量素子に代えて第１の容量素子Ｃ１を接続してもよい。このような３つ以上の容量素子を切り替える構成により、位相補償容量をさらに詳細に調整できる。

（第２の実施形態の変形例）
図１１は、第２の実施形態の変形例に係るボルテージレギュレータの回路図である。図１１に示すように、このボルテージレギュレータは、リップルスルーレート検出回路６０ａに外部から設定信号Ｅｘｔが供給されている点が、第２の実施形態と異なる。その他の回路構成は、図７の第２の実施形態と同一であるため、同一の要素に同一の符号を付して説明を省略する。

リップルスルーレート検出回路６０ａは、設定信号Ｅｘｔに応じて、検出周波数を任意に設定することができる。これにより、使用する電源が変更されてリップルの周波数が変更された場合などにおいても、検出周波数を調整できる。

なお、図１，６，７，１１のボルテージレギュレータは一例に過ぎず、種々の変形が可能である。例えば、ＭＯＳトランジスタの少なくとも一部を、バイポーラトランジスタ等の他の半導体素子を用いて構成してもよい。また、出力トランジスタであるＰ型ＭＯＳトランジスタＰＭ１に代えて、Ｎ型ＭＯＳトランジスタを用いてもよい。

以上説明した少なくともひとつの実施形態によれば、位相補償容量回路５０を備えることにより、動作環境の変化による特性の劣化を抑制できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＰＭ１ Ｐ型ＭＯＳトランジスタ（出力トランジスタ）
１０ 分圧回路
２０ バンドギャップリファレンス回路
３０ 誤差増幅器
４０ 温度検出回路（検出回路）
５０ 位相補償容量回路
５１ 容量制御回路
Ｃ１ 第１の容量素子
Ｃ２ 第２の容量素子
Ｒｃ 位相補償抵抗
６０ リップルスルーレート検出回路（検出回路）
Ｃ３ 第３の容量素子
６１ 増幅器
６２ ハイパスフィルタ
６３ 制御信号出力回路
６４ インバータ

Claims (6)

1. 電源電圧が供給される一端と、制御信号が供給される制御端子と、出力電圧を出力する他端と、を有する出力トランジスタと、
   前記出力トランジスタの前記他端と基準電源電圧の間に接続され、前記出力電圧を分圧した分圧電圧を出力する分圧回路と、
   第１入力端子に前記分圧電圧が供給され、第２入力端子に基準電圧が供給され、前記分圧電圧と前記基準電圧の差に応じた前記制御信号を出力する誤差増幅器と、
   動作環境を検出する検出回路と、
   前記検出回路で検出された前記動作環境に応じて、前記出力トランジスタの前記他端と前記誤差増幅器の前記第１入力端子の間の位相補償容量を調整する位相補償容量回路と、を備え、
   前記検出回路は、前記動作環境として温度を検出し、
   前記位相補償容量は、温度依存性を有し、
   前記位相補償容量回路は、検出された前記温度に応じて、前記位相補償容量を予め定められた基準容量に近づくように調整する
   ことを特徴とするボルテージレギュレータ。
2. 前記位相補償容量回路は、
   温度依存性を有する第１の容量素子と、
   温度依存性を有し、前記第１の容量素子よりも容量が大きい第２の容量素子と、
   前記検出回路が検出した温度が予め定められた切り替え温度以上の場合は、前記第１の容量素子の代わりに前記第２の容量素子を前記出力トランジスタの前記他端と前記誤差増幅器の前記第１入力端子との間に接続し、前記温度が前記切り替え温度未満の場合は、前記第２の容量素子の代わりに前記第１の容量素子を前記他端と前記第１入力端子との間に接続する容量制御回路と、を有する
   ことを特徴とする請求項１に記載のボルテージレギュレータ。
3. 前記温度が前記切り替え温度のとき、前記第１の容量素子の容量は前記基準容量よりも小さく、前記第２の容量素子の容量は前記基準容量よりも大きく、かつ、前記基準容量と前記第１の容量素子の容量の差は、前記第２の容量素子の容量と前記基準容量の差に等しい
   ことを特徴とする請求項２に記載のボルテージレギュレータ。
4. 電源電圧が供給される一端と、制御信号が供給される制御端子と、出力電圧を出力する他端と、を有する出力トランジスタと、
   前記出力トランジスタの前記他端と基準電源電圧の間に接続され、前記出力電圧を分圧した分圧電圧を出力する分圧回路と、
   第１入力端子に前記分圧電圧が供給され、第２入力端子に基準電圧が供給され、前記分圧電圧と前記基準電圧の差に応じた前記制御信号を出力する誤差増幅器と、
   動作環境を検出する検出回路と、
   前記検出回路で検出された前記動作環境に応じて、前記出力トランジスタの前記他端と前記誤差増幅器の前記第１入力端子の間の位相補償容量を調整する位相補償容量回路と、を備え、
   前記検出回路は、前記動作環境として、前記電源電圧に含まれたリップルの周波数を検出し、
   前記位相補償容量回路は、検出された前記リップルの周波数が高くなった時、前記位相補償容量を小さく調整し、検出された前記リップルの周波数が低くなった時、前記位相補償容量を大きく調整する
   ことを特徴とするボルテージレギュレータ。
5. 前記位相補償容量回路は、
   第１の容量素子と、
   前記第１の容量素子よりも容量が大きい第２の容量素子と、
   検出された前記リップルの周波数が予め定められた検出周波数以上の場合は、前記第２の容量素子の代わりに前記第１の容量素子を前記出力トランジスタの前記他端と前記誤差増幅器の前記第１入力端子との間に接続し、前記リップルの周波数が前記検出周波数未満の場合は、前記第１の容量素子の代わりに前記第２の容量素子を前記他端と前記第１入力端子との間に接続する容量制御回路と、を有する
   ことを特徴とする請求項４に記載のボルテージレギュレータ。
6. 前記検出回路は、
   一端に前記電源電圧が供給される第３の容量素子と、
   前記第３の容量素子の他端に接続され、前記電源電圧に含まれた前記リップルを増幅する増幅器と、
   前記増幅器の出力信号に含まれる、前記検出周波数以上の信号成分を抽出するハイパスフィルタと、を有する
   ことを特徴とする請求項５に記載のボルテージレギュレータ。

Images