JP6321967B2 - 半導体集積回路およびその動作方法 - Google Patents

半導体集積回路およびその動作方法 Download PDF

Info

Publication number
JP6321967B2
JP6321967B2 JP2014006361A JP2014006361A JP6321967B2 JP 6321967 B2 JP6321967 B2 JP 6321967B2 JP 2014006361 A JP2014006361 A JP 2014006361A JP 2014006361 A JP2014006361 A JP 2014006361A JP 6321967 B2 JP6321967 B2 JP 6321967B2
Authority
JP
Japan
Prior art keywords
circuit
phase compensation
power supply
voltage
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014006361A
Other languages
English (en)
Other versions
JP2015136229A (ja
Inventor
林 健太郎
健太郎 林
林 豊
豊 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014006361A priority Critical patent/JP6321967B2/ja
Priority to US14/593,912 priority patent/US9600005B2/en
Priority to EP15150901.5A priority patent/EP2897273B1/en
Priority to CN201510023733.1A priority patent/CN104793677B/zh
Publication of JP2015136229A publication Critical patent/JP2015136229A/ja
Application granted granted Critical
Publication of JP6321967B2 publication Critical patent/JP6321967B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0025Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/14Arrangements for reducing ripples from dc input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、安定化電源に使用される半導体集積回路およびその動作方法に関し、特に低温時での電解コンデンサの等価直列抵抗(ESR)の増加に起因する安定化電源の不安定性や異常発振を防止する際に外付部品の増大を軽減するのに有効な技術に関するものである。
良く知られているように、安定化電源には、シリーズレギュレータとスイッチングレギュレータとがある。
シリーズレギュレータでは、入力電圧と負荷の間に直列(シリーズ)に出力制御回路が接続され、出力制御回路の電圧降下は誤差増幅器によって制御される。誤差増幅器は負荷の出力電圧の分圧電圧と基準電圧とを比較して負荷の出力電圧の分圧電圧と基準電圧とが等しくなるように出力制御回路を制御するので、負荷の出力電圧が安定化される。このシリーズレギュレータは、例えば下記特許文献1に記載されている。
スイッチングレギュレータは、降圧機能を有するタイプと昇圧機能を有するタイプとに分類される。降圧機能を有するスイッチングレギュレータは、第1スイッチ素子と第2スイッチ素子とを有するスイッチング回路と、平滑コイルと平滑容量とを有するローパスフィルタと、誤差増幅器と、スイッチング制御回路とによって構成される。入力電圧は第1スイッチ素子を介して平滑コイルの一端に供給可能とされ、接地電圧は第2スイッチ素子を介して平滑コイルの一端に供給可能とされ、平滑コイルの他端は平滑容量と負荷の並列接続を介して接地電圧に接続される。スイッチング制御回路により第1スイッチ素子がオン状態に制御され第2スイッチ素子がオフ状態に制御されるオン期間にコイル電流と負荷の出力電圧とが増加して、スイッチング制御回路により第1スイッチ素子がオフ状態に制御され第2スイッチ素子がオン状態に制御されるオフ期間にコイル電流と負荷の出力電圧とが減少する。誤差増幅器は負荷の出力電圧の分圧電圧と基準電圧とを比較して負荷の出力電圧の分圧電圧と基準電圧とが等しくなるようにスイッチング制御回路を制御してオン期間TONとオフ期間TOFFとを調整するので、負荷の出力電圧が安定化される。降圧機能を有するスイッチングレギュレータの出力電圧VOUTは、入力電圧VINとオン期間TONとオフ期間TOFFとによって、次式で与えられる。
OUT=VIN・TON/(TON+TOFF) …(1)式
昇圧機能を有するスイッチングレギュレータは、平滑コイルと、第1スイッチ素子と第2スイッチ素子とを有するスイッチング回路と、平滑容量と、誤差増幅器と、スイッチング制御回路とによって構成される。入力電圧は平滑コイルの一端に供給され、平滑コイルの他端は第1スイッチ素子の一端と第2スイッチ素子の一端と接続され、第1スイッチ素子の他端は平滑容量と負荷との並列接続を介して接地電圧に接続され、第2スイッチ素子の他端は接地電圧に接続される。スイッチング制御回路によって第1スイッチ素子がオフ状態に制御され第2スイッチ素子がオン状態に制御されるオン期間にコイル電流が増加して、スイッチング制御回路により第1スイッチ素子がオン状態に制御され第2スイッチ素子がオフ状態に制御されるオフ期間にコイル電流が減少する。誤差増幅器は負荷の出力電圧の分圧電圧と基準電圧とを比較して出力電圧の分圧電圧と基準電圧とが等しくなるようにスイッチング制御回路を制御してオン期間TONとオフ期間TOFFとを調整するので、負荷の出力電圧が安定化される。昇圧機能を有するスイッチングレギュレータの出力電圧VOUTは、入力電圧VINとオン期間TONとオフ期間TOFFとによって、次式で与えられる。
OUT=(1+TON/TOFF)・VIN …(2)式
この降圧機能と昇圧機能とを有するスイッチングレギュレータは、例えば、下記特許文献2に記載されている。
下記非特許文献1には、スイッチング電源の出力平滑コンデンサに出力リップル電圧を抑圧するために小さな等価直列抵抗(ESR)を選択すると、出力電圧の異常発振と呼ばれる現象が発生することが記載されている。スイッチング電源は出力電圧を安定化するために負帰還回路を有するので、小さな等価直列抵抗(ESR)を有する出力平滑コンデンサを使用すると、より高周波帯域まで理想的なLCフィルタとなって、位相が180度近くまで遅れ発振しやすくなることが下記非特許文献1に記載されている。更に下記非特許文献1には、誤差増幅器の帰還回路で位相補償を行うことで、出力電圧の発振を防止することも記載されている。発振の防止のための位相補償回路は、スイッチング電源の平滑コイルLと出力平滑コンデンサCoutとの接続点の出力端子と誤差増幅器の反転入力端子との間に入力抵抗と入力容量の直列接続もしくは並列接続、または誤差増幅器の反転入力端子と出力端子の間に帰還抵抗と帰還容量の直列接続もしくは並列接続により構成されている。
下記非特許文献2には、下記非特許文献1と同様に、PWM制御チョッパ型レギュレータにおいて、平滑コイルと出力平滑コンデンサとのLCフィルタの部分で位相遅れが−180°に達して負帰還ループの位相遅れの−180°とで位相のずれの合計で360°に達し、異常発振を生じることが記載されている。更に下記非特許文献2には、出力平滑コンデンサの等価直列抵抗(ESR)の影響によりLCフィルタの位相遅れが180°よりも少なくなり、この等価直列抵抗(ESR)の位相補正効果によりレギュレータの位相余裕を確保することができることが記載されている。また下記非特許文献2には、等価直列抵抗(ESR)が大きい場合には、LCフィルタの位相遅れが小さくなるが、LCフィルタの減衰率の低下によるゲイン上昇のための位相余裕の低下、出力リップル電圧増大による異常発振の可能性があることも記載されている。更に下記非特許文献2には、LCフィルタにタンタル・コンデンサや積層セラミック・コンデンサのような等価直列抵抗(ESR)の非常に小さなコンデンサを使用するとフィルタ部分の位相遅れが大きくなるので、位相余裕確保の面から出力フィルタには電解コンデンサの使用が適当であることが記載されている。
下記非特許文献3には、オペアンプの非反転入力端子に入力信号を供給して、オペアンプの反転入力端子と出力端子とを接続してボルテージフォロワ回路を構成した場合には、100〜200MHz付近の周波数でゲインが0dB以上のピークを持ち位相遅れが−180°に達して、動作が不安定となることが記載されている。更に下記非特許文献3には、オペアンプの非反転入力端子と反転入力端子との間に入力抵抗と入力容量の直列接続を接続して位相補償することで、ゲインの0dB以上のピークが無くなり、発振を防止することができることが記載されている。また下記非特許文献3には、オペアンプの出力端子と接地電圧との間に補償抵抗と補償容量の直列接続を接続して位相補償することで、ゲインの0dB以上のピークが無くなり、発振を防止することができることが記載されている。
下記特許文献3には、スイッチング電源のトランスの二次側巻線に接続された電解コンデンサの等価直列抵抗(ESR)が低い温度で高くなり出力リップル電圧が増大して、この等価直列抵抗(ESR)が高い温度で低くなり制御系の安定性が影響されると言う課題を解決することが記載されている。この課題を解決するために、下記特許文献3では、電解コンデンサの温度特性を考慮して広い温度範囲において、より深い負帰還を安定にかけるようにするものである。従って、下記特許文献3では、スイッチング電源のトランスの二次側巻線に接続された出力電圧制御回路は温度補償付き位相補償回路を有するものであり、具体的には温度補償付き位相補償回路では感温素子としてのサーミスタとコンデンサと抵抗の直列接続がトランスの二次側巻線とシャントレギュレータのリファレンス端子との間に接続されたものである。低温時には電解コンデンサの等価直列抵抗(ESR)が増加するので出力リップル電圧が増加するが、低温時に温度補償付き位相補償回路のサーミスタの抵抗値が増加するので、シャントレギュレータのリファレンス端子への出力リップル成分の重畳量が減少してシャントレギュレータの位相進み信号は低減する。高温時には電解コンデンサの等価直列抵抗(ESR)が低下して温度補償付き位相補償回路のサーミスタの抵抗値が低下するので、シャントレギュレータのリファレンス端子への出力リップル成分の重畳量が増加させてシャントレギュレータの位相進み信号を一定に保つようにする。尚、このスイッチング電源では、トランスの二次側巻線での出力電圧に応答するフォトカプラの発光素子の発光量に応答して、フォトカプラの受光素子のフィードバック受光量が変化する。トランスの一次側巻線に接続された制御用ICはフィードバック受光量に応答して一次側巻線に接続された2個のスイッチング素子のオンオフのデューティを制御するので、トランスの二次側巻線の出力電圧は一定に維持されるものである。更に、フォトカプラの受光素子の両端間には、抵抗とコンデンサとの直列接続により構成された一次側の位相補償回路が並列に接続されている。
下記特許文献4には、スイッチング電源装置としての降圧DC−DCコンバータにおいて、平滑コイルと出力平滑コンデンサとのLCフィルタの部分で出力平滑コンデンサの等価直列抵抗(ESR)が低温時に増大して出力リップル電圧が増大して出力電圧が不安定となり、スイッチング電源装置が誤動作を起こすと言う課題を解決することが記載されている。この課題を解決するために、下記特許文献4では、LCフィルタを駆動するスイッチ素子のオンオフのデューティを制御する制御部において、誤差増幅器としての差動増幅器の反転入力端子にリップル電圧検出回路と比較器と切り換え回路とリップル電圧抑制回路を接続することが記載されている。リップル電圧検出回路はスイッチング電源装置の出力電圧に含まれるリップル電圧を検出して、検出値を比較器に供給する。比較直流電圧よりスイッチング電源装置の出力電圧に含まれるリップル電圧が増大した場合に、比較器は切り換え回路に切り換え信号を供給する。比較直流電圧よりスイッチング電源装置の出力電圧に含まれるリップル電圧が低い場合に、ローパスフィルタであるリップル電圧抑制回路は切り換え回路によって差動増幅器の反転入力端子に接続されない。反対に比較直流電圧よりスイッチング電源装置の出力電圧に含まれるリップル電圧が増大した場合に、切り換え回路によってローパスフィルタであるリップル電圧抑制回路は差動増幅器の反転入力端子に接続される。その結果、スイッチング電源装置の出力電圧に含まれるリップル電圧の周波数成分以上の信号が遮断され、スイッチング電源装置の出力電圧に含まれるリップル電圧の周波数成分より比較的低周波である周波数成分だけを差動増幅器の反転入力端子に供給するので、フィードバック系の安定が図られることが下記特許文献4に記載されている。従って、リップル電圧抑制回路は差動増幅器の利得を実効的に小さくするので、低温時にコンデンサの等価直列抵抗(ESR)が増大してリップル電圧が大きくなっても、フィードバック系が安定させることができると下記特許文献4に記載されている。
特開2000−284843号 公報 特開2007−151246号 公報 特開2002−136123号 公報 特開2002−044938号 公報
"スイッチング電源の平滑コンデンサへの応用"pp.65−69.http://itonet.co.jp/DataSheets/三洋電機/OS−CON/pld/65.pdf[平成25年11月07日検索] "アプリケーションノート 面実装チョッパ型スイッチングレギュレータIC SI−8000JDシリーズ"pp.1−29,サンケン電気株式会社, 2010年1月http://www.semicon.sanken−ele.co.jp/sk_content/si−80xxjdseries_an_jp.pdf[平成25年11月07日検索] "位相・ゲイン余裕の小さいオペアンプの使用の注意点" pp.1−8,http://tij.co.jp/jp/lit/an/jaja130/jaja130.pdf[平成25年11月07日検索]
本発明者等は本発明に先立って、自動車に搭載される安定化電源に使用可能な車載半導体集積回路の開発に従事した。この半導体集積回路は車載用途であるので、−40°の低温から+110°の高温の周囲温度で半導体集積回路が安定に動作することが要求された。更に安定化電源の出力平滑コンデンサは半導体集積回路の半導体チップに集積化されることが困難であるので、この出力平滑コンデンサは外付部品となる。
安定化電源では、半導体集積回路(IC)のコストダウンとともに、外付部品を可能な限り安価にすることが要求される。従って、安定化電源のコストダウンのために、出力平滑コンデンサを、高コストセラミックコンデンサから、低コストのアルミ電解コンデンサに変更することが検討された。
しかし、上記特許文献3と上記特許文献4とに記載されたように、アルミ電解コンデンサの等価直列抵抗(ESR;Equivalent Series Resistance)はセラミックコンデンサの等価直列抵抗(ESR)に比較して低温時での抵抗増加が大きいものである。その結果、低温時でのアルミ電解コンデンサの等価直列抵抗(ESR)の増加が原因となり、安定化電源回路のネガティブフィードバックループ(負帰還回路)が不安定となるか異常発振を起こす危険性があることが判明した。
従って、低温時での電解コンデンサの等価直列抵抗(ESR)の増加に起因する安定化電源回路の不安定性や異常発振を防止するために、本発明者等は本発明に先立って、上記特許文献3と上記特許文献4とに記載された手法に関して検討を行った。
上記特許文献3に記載の手法によれば、電解コンデンサの近傍に外付部品として感温素子(サーミスタ)を設置する必要があるので、部品コストが増大する。また、定電圧電源用ICのユーザは感温素子(サーミスタ)を外付部品として配線基板に設置する必要があるため、配線基板の面積と製造工程数とが増加して、安定化電源回路装置の製造コストが増加すると言う問題点があることが本発明に先立った本発明者等による検討により明らかとされた。
上記特許文献4に記載の手法によれば、平滑コンデンサの等価直列抵抗(ESR)の抵抗値が増加した場合に、差動増幅器の利得を実効的に小さくするので、出力電圧変動を抑圧する定電圧設定動作性能を決定するネガティブフィードバックループのループゲインを低下させるものである。その結果、この手法によれば、安定化電源の本来の目的とする出力電圧変動を抑圧するための定電圧設定動作性能を実現することが困難となるものである。すなわち、この手法によれば、平滑コンデンサの等価直列抵抗(ESR)の増加による出力電圧のリップルを抑圧することはできても、入力電圧の変動や負荷電流の変動による出力電圧の変動を抑圧すると言う安定化電源回路としての本来の性能が低下する言う問題があることが本発明に先立った本発明者等による検討により明らかとされた。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。
すなわち、代表的な実施の形態は、入力端子に供給される入力電源電圧(Vin)から出力端子に接続される平滑容量(C)と負荷(3)との並列接続に出力電源電圧(Vout)を供給可能な安定化電源回路(1)に利用される半導体集積回路(10)である。
前記半導体集積回路(10)は、出力電源電圧(Vout)の誤差を検出する誤差増幅器(11)と、入力端子と出力端子との間に接続された出力制御回路(12)と、誤差増幅器(11)に接続された位相補償回路(14)と、位相補償回路(14)に接続された検出制御回路(15)とを具備する。
出力制御回路(12)は、出力電源電圧(Vout)の誤差に応答する誤差増幅器(11)によって制御され出力電源電圧(Vout)を生成する。
検出制御回路(15)は、平滑容量(C)の等価直列抵抗(ESR)の温度の変動または当該温度の変動による抵抗の変動を検出して、その検出結果に従って位相補償回路(14)を可変制御することを特徴とする(図1参照)。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
すなわち、本半導体集積回路によれば、低温時での電解コンデンサの等価直列抵抗(ESR)の増加に起因する安定化電源の不安定性や異常発振を防止する際に外付部品の増大を軽減することができる。
図1は、実施の形態1による半導体集積回路10を使用した安定化電源回路1を利用した電子装置の構成を示す図である。 図2は、図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1に使用されるローパスフィルタの平滑容量Cを構成するアルミ電解コンデンサの等価直列抵抗(ESR)の温度依存性を示す図である。 図3は、図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1に使用されるローパスフィルタの平滑容量Cを構成するアルミ電解コンデンサの等価直列抵抗の例えば1MHzの特定の三角波信号の周波数における温度依存性をセラミックコンデンサの等価直列抵抗の温度依存性と比較した図である。 図4は、図1に示した実施の形態1による半導体集積回路10の検出制御回路15の構成を示す図である。 図5は、図4に示した実施の形態1による検出制御回路15に含まれた温度測定回路151とコード生成回路152の構成を示す図である。 図6は、図5に示した温度測定回路151の直列接続ダイオードDSはn個のダイオードD1〜Dnの各ダイオードの構成を示す図である。 図7は、実施の形態1による他の方式の検出制御回路15を採用することによってアルミ電解コンデンサで構成された平滑容量Cの温度変動または抵抗変動の検出を可能とする半導体集積回路10の構成を示す図である。 図8は、図1に示した実施の形態1による半導体集積回路10の検出制御回路15の他の構成を示す図である。 図9は、図8に示した他の方式の検出制御回路15に含まれたリップル電圧測定回路153とコード生成回路154の構成を示す図である。 図10は、図1または図7に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1において、位相補償特性が検出制御回路15の検出結果によって制御される位相補償回路14の構成を示す図である。 図11は、図10に示した実施の形態1による位相補償回路14の動作を説明する図である。 図12は、図1乃至図6に示した実施の形態1による位相補償回路14の動作を説明する図である。 図13は、図1または図7に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1において、位相補償特性が検出制御回路15の検出結果によって制御される位相補償回路14の他の構成を示す図である。 図14は、図13に示した実施の形態1による位相補償回路14の動作を説明する図である。 図15は、図1または図7に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1において、位相補償特性が検出制御回路15の検出結果によって制御される位相補償回路14の他の構成を示す図である。 図16は、図15に示した実施の形態1による位相補償回路14の動作を説明する図である。 図17は、実施の形態1による他の方式の位相補償回路14を採用した半導体集積回路10の構成を示す図である。 図18は、実施の形態1による他の方式の位相補償回路14を採用した半導体集積回路10の構成を示す図である。 図19は、図18に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1において、位相補償特性が検出制御回路15の検出結果によって制御される位相補償回路14´の構成を示す図である。 図20は、図19に示した実施の形態1による位相補償回路14´の動作を説明する図である。 図21は、図1乃至図20を参照して説明した実施の形態1による半導体集積回路10を使用した安定化電源回路1の最低温時(−25℃よりも低い状態)における位相補償特性を示す図である。 図22は、図1乃至図20を参照して説明した実施の形態1による半導体集積回路10を使用した安定化電源回路1の最高温時(+25℃よりも高い状態)における位相補償特性を示す図である。 図23は、実施の形態2による半導体集積回路10を使用した安定化電源回路1を利用した電子装置の構成を示す図である。 図24は、実施の形態3による半導体集積回路10を使用した安定化電源回路1を利用した電子装置の構成を示す図である。 図25は、上述の非安定化電源2と負荷回路3と実施の形態1乃至実施の形態3のいずれかの半導体集積回路を使用した安定化電源回路1とが、車両27に搭載される様子を示す図である。 図26は、図25に示した電子制御装置(ECU)29の内部の負荷回路3であるマイクロコントローラとしての半導体集積回路3の構成を示す図である。
1.実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕代表的な実施の形態は、入力端子に供給される入力電源電圧(Vin)から出力端子に接続される平滑容量(C)と負荷(3)との並列接続に出力電源電圧(Vout)を供給可能な安定化電源回路(1)に利用される半導体集積回路(10)である。
前記半導体集積回路(10)は、前記出力電源電圧(Vout)の誤差を検出する誤差増幅器(11)と、前記入力端子と前記出力端子との間に接続された出力制御回路(12)と、前記誤差増幅器(11)に接続された位相補償回路(14)と、前記位相補償回路(14)に接続された検出制御回路(15)とを具備する。
前記出力制御回路(12)は、前記出力電源電圧(Vout)の前記誤差に応答する前記誤差増幅器(11)によって制御されることによって、前記出力電源電圧(Vout)を生成する。
前記検出制御回路(15)は、前記平滑容量(C)の等価直列抵抗(ESR)の温度の変動または当該温度の変動による抵抗の変動を検出して、その検出結果に従って前記位相補償回路(14)を可変制御することを特徴とするものである(図1参照)。
前記実施の形態によれば、低温時での電解コンデンサの等価直列抵抗(ESR)の増加に起因する安定化電源の不安定性や異常発振を防止する際に外付部品の増大を軽減することができる。
好適な実施の形態では、前記平滑容量(C)の前記温度が所定の温度より低い状態において、前記検出制御回路(15)は前記位相補償回路(14)の時定数(R3VC1)を所定の時定数よりも小さな時定数(R3C10)に設定する。
前記平滑容量(C)の前記温度が前記所定の温度より高い状態において、前記検出制御回路(15)は前記位相補償回路(14)の前記時定数(R3VC1)を前記所定の時定数より大きな他の時定数(R3(C10+C11+C12+C13))に設定することを特徴とするものである(図1参照)。
他の好適な実施の形態では、前記平滑容量(C)の前記温度が前記低い状態において、前記小さな時定数の位相補償によって設定されるポール周波数が所定の周波数よりも高い周波数(fp(LT))に設定される。
前記平滑容量(C)の前記温度が前記高い状態において、前記大きな時定数の位相補償によって設定されるポール周波数が前記所定の周波数よりも低い周波数(fp(HT))に設定されることを特徴とする(図21、図22参照)。
更に他の好適な実施の形態では、前記検出制御回路(15)は前記平滑容量(C)の前記等価直列抵抗(ESR)の前記温度の変動または前記抵抗の変動を少なくとも4段階で検出することによって、前記位相補償回路(14)の位相補償特性を少なくとも4段階で可変制御することを特徴とするものである(図5、図9参照)。
より好適な実施の形態は、前記検出制御回路(15)は、少なくとも3個の基準値を使用して、前記温度の変動または前記抵抗の変動であるアナログ入力信号を少なくとも4個の多値レベルに判定するA/D変換を実行することを特徴とするものである(図5、図9参照)。
他のより好適な実施の形態は、前記A/D変換は、フラッシュ型A/D変換器と逐次比較型A/D変換器とパイプライン型A/D変換器とのいずれかによって実行されることを特徴とする。
更に他のより好適な実施の形態では、前記検出制御回路(15)はPN接合ダイオードの順方向電圧降下の温度変化率(ΔV)を利用することによって、前記安定化電源回路(1)の周囲温度である前記平滑容量(C)の前記温度の変動を検出することを特徴とするものである(図5参照)。
更に他のより好適な実施の形態では、前記検出制御回路(15)は前記出力電源電圧(Vout)中に含まれるリップル電圧の電圧振幅レベルの変動を検出することによって、前記温度の変動による前記平滑容量(C)の前記等価直列抵抗(ESR)の前記抵抗の変動を検出することを特徴とするものである(図9参照)。
別のより好適な実施の形態では、前記平滑容量(C)と前記負荷(3)との前記並列接続と前記出力端子との間にはローパスフィルタの平滑コイル(L)が接続可能とされる。
前記出力制御回路(12)は、前記入力端子と前記出力端子との間に接続された第1スイッチ素子(MP1)と、前記出力端子と接地電圧(GND)との間に接続された第2スイッチ素子(Di)を含む。
前記半導体集積回路(10)は、前記誤差増幅器(11)の誤差検出出力信号(Vd2)に応答して、前記出力制御回路(12)の前記第1スイッチ素子(MP1)と前記第2スイッチ素子(Di)とのスイッチングを制御するスイッチ制御回路(13)を更に具備する。
前記スイッチ制御回路(13)によって前記第1スイッチ素子(MP1)がオン状態に制御され前記第2スイッチ素子(Di)がオフ状態に制御される期間は、前記ローパスフィルタの前記平滑コイル(L)に磁気エネルギーが蓄積されるオン期間(TON)となるものである。
前記スイッチ制御回路(13)によって前記第1スイッチ素子(MP1)がオフ状態に制御され前記第2スイッチ素子(Di)がオン状態に制御される他の期間は、前記ローパスフィルタの前記平滑コイル(L)の磁気エネルギーが消費されるオフ期間(TOFF)となるものである。
前記スイッチ制御回路(13)が前記誤差増幅器(11)の前記誤差検出出力信号(Vd2)に応答して前記オン期間(TON)と前記オフ期間(TOFF)とをそれぞれ所定の値に設定して、前記入力電源電圧(Vin)よりも降圧された前記出力電源電圧(Vout)が前記安定化電源回路(1)から生成されることを特徴とするものである(図1、図7、図17、図18参照)。
更に別のより好適な実施の形態では、前記入力電源電圧(Vin)が供給される前記入力端子に平滑コイル(L)の一端が接続可能とされ、前記平滑コイル(L)の他端が前記出力制御回路(12)に接続可能とされる。
前記出力制御回路(12)は、前記平滑コイル(L)の前記他端と前記出力端子との間に接続可能とされる第1スイッチ素子(Di)と、前記平滑コイル(L)の前記他端と接地電圧(GND)との間に接続可能とされる第2スイッチ素子(MN1)を含む。
前記半導体集積回路(10)は、前記誤差増幅器(11)の誤差検出出力信号(Vd2)に応答して、前記出力制御回路(12)の前記第1スイッチ素子(Di)と前記第2スイッチ素子(MN1)とのスイッチングを制御するスイッチ制御回路(13)を更に具備する。
前記スイッチ制御回路(13)によって前記第2スイッチ素子(MN1)がオン状態に制御され前記第1スイッチ素子(Di)がオフ状態に制御される期間は、前記平滑コイル(L)に磁気エネルギーが蓄積されるオン期間(TON)となるものである。
前記スイッチ制御回路(13)によって前記第2スイッチ素子(MN1)がオフ状態に制御され前記第1スイッチ素子(Di)がオン状態に制御される他の期間は、前記平滑コイル(L)の磁気エネルギーが消費されるオフ期間(TOFF)となるものである。
前記スイッチ制御回路(13)が前記誤差増幅器(11)の前記誤差検出出力信号(Vd2)に応答して前記オン期間(TON)と前記オフ期間(TOFF)とをそれぞれ所定の値に設定して、前記入力電源電圧(Vin)よりも昇圧された前記出力電源電圧(Vout)が前記安定化電源回路(1)から生成されることを特徴とするものである(図23参照)。
具体的な実施の形態では、前記出力端子には、前記平滑容量(C)と前記負荷(3)の前記並列接続が接続可能とされる。
前記入力電源電圧が変動しても前記出力電源電圧が実質的に一定となるように前記誤差増幅器(11)の前記誤差検出出力信号(Vd2)によって前記出力制御回路(12)の電圧降下が調整されて、前記入力電源電圧(Vin)の変動が前記出力制御回路の電圧降下によって吸収されるシリーズレギュレータとして前記安定化電源回路(1)が動作することを特徴とする(図24参照)。
他の具体的な実施の形態では、前記位相補償回路(14、14´)は、前記誤差増幅器(11)の入力端子と出力端子との少なくともいずれか一方に直列接続された補償抵抗と補償容量とを含む。
前記位相補償回路(14、14´)の前記補償抵抗と前記補償容量とのいずれかは、前記検出制御回路(15)によって可変制御可能な可変定数素子であることを特徴とするものである。
より具体的な実施の形態では、前記可変定数素子は、前記検出制御回路(15)によって可変制御可能な可変抵抗素子と可変容量素子とのいずかであることを特徴とするものである。
他のより具体的な実施の形態では、前記誤差増幅器(11)と前記出力制御回路(12)と前記スイッチ制御回路(13)と前記位相補償回路(14)と前記検出制御回路(15)とは、前記半導体集積回路(1)の単一の半導体チップに集積化されたことを特徴とするものである。
最も具体的な実施の形態では、前記誤差増幅器(11)と前記出力制御回路(12)と前記スイッチ制御回路(13)と前記位相補償回路(14)と前記検出制御回路(15)とは、システムインパッケージ(SIP)もしくはマルチチップモジュール(MCP)によって構成された前記半導体集積回路(1)の単一の樹脂封止パッケージに形成されたことを特徴とするものである。
他の最も具体的な実施の形態では、前記負荷(3)は、車両の動力源であるエンジンとモーターとの少なくともいずれか一方(28)を制御する電子制御装置(29)を含むことを特徴とするものである(図25、図26)。
〔2〕別の観点の代表的な実施の形態は、入力端子に供給される入力電源電圧(Vin)から出力端子に接続される平滑容量(C)と負荷(3)との並列接続に出力電源電圧(Vout)を供給可能な安定化電源回路(1)に利用される半導体集積回路(10)の動作方法である。
前記半導体集積回路(10)は、前記出力電源電圧(Vout)の誤差を検出する誤差増幅器(11)と、前記入力端子と前記出力端子との間に接続された出力制御回路(12)と、前記誤差増幅器(11)に接続された位相補償回路(14)と、前記位相補償回路(14)に接続された検出制御回路(15)とを具備する。
前記出力制御回路(12)は、前記出力電源電圧(Vout)の前記誤差に応答する前記誤差増幅器(11)によって制御されることによって、前記出力電源電圧(Vout)を生成する。
前記検出制御回路(15)は、前記平滑容量(C)の等価直列抵抗(ESR)の温度の変動または当該温度の変動による抵抗の変動を検出して、その検出結果に従って前記位相補償回路(14)を可変制御することを特徴とするものである(図1参照)。
前記実施の形態によれば、低温時での電解コンデンサの等価直列抵抗(ESR)の増加に起因する安定化電源の不安定性や異常発振を防止する際に外付部品の増大を軽減することができる。
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
[実施の形態1]
《安定化電源回路を利用した電子装置の構成》
図1は、実施の形態1による半導体集積回路10を使用した安定化電源回路1を利用した電子装置の構成を示す図である。
この電子装置は、非安定化電源2と、安定化電源回路1と、負荷回路3とによって構成される。非安定化電源2の出力電圧(Vin)は、負荷回路3の推奨動作電源範囲外の電圧とされることが可能である。非安定化電源2の高電圧側端子(+)は安定化電源回路1の入力端子Vinに接続されて、非安定化電源2の低電圧側端子は接地電圧GNDに接続される。安定化電源回路1は、入力電圧Vinを負荷回路3の推奨動作電源範囲内の電圧に変換して生成した出力電圧Voutを負荷回路3に供給するように構成されたものである。負荷回路3は、安定化電源回路1の出力電圧Voutと接地電圧GNDとから動作電力(電圧×電流)の供給を受けて、所望の動作を行うものである。
安定化電源回路1には、冒頭で説明したように、降圧機能を有するタイプと昇圧機能を有するタイプとの2つの種類がある。すなわち、その1つのタイプは、非安定化電源2の電圧Vinが負荷回路3の推奨動作電源電圧範囲以上である、降圧型安定化電源回路である。他の1つのタイプは、非安定化電源2の電源2の電圧Vinが負荷回路3の推奨動作電源電圧範囲以下である、昇圧型安定化電源回路である。図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1は、降圧型安定化電源回路である。
《半導体集積回路を使用した安定化電源回路の構成》
図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1は、冒頭にて説明した降圧機能を有するスイッチングレギュレータであるので、出力電圧Voutは平滑コイルLと平滑容量Cとで構成されるローパスフィルタを介して負荷回路3に供給される。
安定化電源回路1を降圧型スイッチングレギュレータとして構成するために、半導体集積回路10は誤差増幅器11と出力制御回路12とPWM制御回路13を具備する。平滑コイルLと平滑容量Cで構成されたローパスフィルタで生成される出力電圧Voutは、出力検出電圧Svとして2個の分圧抵抗R1、R2によって分圧される。2個の分圧抵抗R1、R2の接続ノードNp1での分圧電圧Vm1は誤差増幅器11の反転入力端子−に供給されて、誤差検出のための基準電圧Vrefは誤差増幅器11の非反転入力端子+に供給される。誤差増幅器11の出力端子Np2での誤差検出出力電圧Vd2は、PWM制御回路13に供給される。
PWM制御回路13は比較器Cmpと三角波生成器TWGとによって構成され、比較器Cmpの反転入力端子−には誤差増幅器11の出力端子Np2の誤差検出出力電圧Vd2が供給され、比較器Cmpの非反転入力端子+に三角波生成器TWGで生成される三角波信号が供給される。
PWM制御回路13において、比較器Cmpの非反転入力端子+に供給される三角波生成器TWGの三角波信号の電圧レベルが比較器Cmpの反転入力端子−に供給される誤差増幅器11の出力端子Np2の誤差検出出力電圧Vd2の電圧レベルよりも低下する場合には、PWM制御回路13の比較器Cmpの出力電圧Vpmwはローレベルとなる。その結果、比較器Cmpの出力電圧Vpmwのローレベルに応答して、出力制御回路12では、PチャネルMOSトランジスタMP1はオン状態に制御される一方、ダイオードDiはオフ状態に制御される。この状態では、PチャネルMOSトランジスタMP1のソース・ドレイン電流経路を介して非安定化電源2から平滑コイルLに流入する出力電流Ioutと出力電圧Voutとが、時間経緯とともに、増加する。その結果、PチャネルMOSトランジスタMP1はオン状態に制御されダイオードDiはオフ状態に制御される期間は、ローパスフィルタの平滑コイルLに磁気エネルギーが蓄積されるオン期間TONとなるものである。
PWM制御回路13において、比較器Cmpの非反転入力端子+に供給される三角波生成器TWGの三角波信号の電圧レベルが比較器Cmpの反転入力端子−に供給される誤差増幅器11の出力端子Np2の誤差検出出力電圧Vd2の電圧レベルよりも上昇する場合には、PWM制御回路13の比較器Cmpの出力電圧Vpmwはハイレベルとなる。その結果、比較器Cmpの出力電圧Vpmwのハイレベルに応答して、出力制御回路12では、PチャネルMOSトランジスタMP1はオフ状態に制御される一方、ダイオードDiはオン状態に制御される。この状態では、ダイオードDiのアノードとカソードを介して接地電圧GNDから平滑コイルLに出力電流Ioutが流れ、出力電流Ioutと出力電圧Voutとが時間経緯とともに減少する。その結果、PチャネルMOSトランジスタMP1はオフ状態に制御されダイオードDiはオン状態に制御される期間は、ローパスフィルタの平滑コイルLの磁気エネルギーが消費されるオン期間TOFFとなるものである。
負荷回路3に流入する出力電流Ioutの減少によって出力電圧Voutが増加すると、誤差増幅器11の反転入力端子−に供給される分圧電圧Vm1も増加して、誤差増幅器11の出力端子Np2での誤差検出出力電圧Vd2は低下する。その結果、PWM制御回路13において、比較器Cmpの非反転入力端子+に供給される三角波生成器TWGの三角波信号の電圧レベルが比較器Cmpの反転入力端子−に供給される誤差増幅器11の誤差検出出力電圧Vd2の電圧レベルより低下するオン期間TONの時間が、短縮されるものとなる。従って、上記(1)式より明らかなように、オン期間TONの時間の短縮に応答して、降圧型スイッチングレギュレータとして構成された安定化電源回路1の出力電圧Voutが減少され、出力電圧Voutは略一定に維持される。
負荷回路3に流入する出力電流Ioutの増加によって出力電圧Voutが減少すると、誤差増幅器11の反転入力端子−に供給される分圧電圧Vm1も減少して、誤差増幅器11の出力端子Np2での誤差検出出力電圧Vd2は増加する。その結果、PWM制御回路13において、比較器Cmpの非反転入力端子+に供給される三角波生成器TWGの三角波信号の電圧レベルが比較器Cmpの反転入力端子−に供給される誤差増幅器11の誤差検出出力電圧Vd2の電圧レベルより低下するオン期間TONの時間が、増大されるものとなる。従って、上記(1)式より明らかなように、オン期間TONの時間の増大に応答して、降圧型スイッチングレギュレータとして構成された安定化電源回路1の出力電圧Voutが増加され、出力電圧Voutは略一定に維持される。
図1に示した実施の形態1による半導体集積回路10は、上述した誤差増幅器11と出力制御回路12とPWM制御回路13と2個の分圧抵抗R1、R2と以下に説明する位相補償回路14と検出制御回路15とを内蔵する。好適な実施の形態では、誤差増幅器11と出力制御回路12とPWM制御回路13と2個の分圧抵抗R1、R2と位相補償回路14と検出制御回路15とは、半導体集積回路10の単一の半導体チップに集積化される。
出力制御回路12で、PチャネルMOSトランジスタMP1は、PNP型バイポーラトランジスタに置換されることが可能である。図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1の電力効率を改善するためには、このトランジスタの電圧降下を低減するために、トランジスタサイズの大きなパワートランジスタを使用することが必要となる。しかしながら、このパワートランジスタが上述の半導体集積回路10の単一の半導体チップに集積化されることが困難な場合には、このパワートランジスタは上述の半導体集積回路10の単一の半導体チップとは別個の半導体チップに形成される。
出力制御回路12で、ダイオードDiはPN接合ダイオードによって形成されることが可能であるが、更に安定化電源回路1の電力効率を改善するためには、PN接合ダイオードの順方向電圧より小さな順方向電圧を有するショットキーバリアダイオードで形成されるものである。このショットキーバリアダイオードDiの順方向電圧を小さくするには、バリアメタルに特殊な金属を使用することによって、バリアメタルの仕事関数と半導体シリコンのフェルミ電位との差に依存したバリアハイト(障壁高さ)を低減するものである。しかし、バリアメタルに特殊な金属を使用したショットキーバリアダイオードDiが上述の半導体集積回路10の単一の半導体チップに集積化されることが困難な場合には、このダイオードDiは上述の半導体集積回路10の単一の半導体チップとは別個の半導体チップに形成される。
上述のように複数の半導体チップを半導体集積回路10の単一の樹脂封止パッケージに形成する技術は、システムインパッケージ(SIP)もしくはマルチチップモジュール(MCP)と呼ばれる。
出力制御回路12のPチャネルMOSトランジスタMP1は、NチャネルMOSトランジスタもしくはNPN型バイポーラトランジスタに置換されることが可能である。この場合には、このトランジスタのゲートもしくはベースにブートストラップ容量を接続して、ゲートもしくはベースをPWM制御回路13とブートストラップ容量とによって安定化電源回路1の出力電圧Voutよりも高電圧に駆動するものである。その結果、NチャネルMOSトランジスタもしくはNPN型バイポーラトランジスタのオン状態の電圧降下を、低減することが可能となる。
また出力制御回路12のダイオードDiは、NチャネルMOSトランジスタもしくはNPN型バイポーラトランジスタに置換されることが可能である。この場合には、このトランジスタは、半導体集積回路10の単一の半導体チップに集積化されることも可能であり、半導体集積回路10の単一の半導体チップとは別個の半導体チップに形成されることも可能である。
《位相補償回路》
安定化電源回路1は平滑コイルLと平滑容量Cとを含んだローパスフィルタを使用する降圧型スイッチングレギュレータとして構成されているので、半導体集積回路10では、誤差増幅器11には位相補償回路14が接続されている。すなわち、図1の実施の形態1の半導体集積回路10の誤差増幅器11に接続された位相補償回路14は、上記非特許文献1に記載されたようにローパスフィルタの平滑容量Cの等価直列抵抗(ESR)が小さい場合に平滑コイルLと平滑容量Cを含んだローパスフィルタでの位相遅れが180度近くに達することで生じる異常発振を防止する機能を有するものである。尚、この位相補償回路14は、誤差増幅器11の出力端子Np2と接地電圧GNDとの間に直列接続された補償抵抗R3と補償容量VC1とによって構成されている。
《検出制御回路と電解コンデンサの等価直列抵抗の温度依存性》
更にローパスフィルタの平滑容量Cがアルミ電解コンデンサで構成された場合に、平滑容量Cの等価直列抵抗(ESR)の抵抗値が低温時で著しく増大して、スイッチングレギュレータが不安定となって異常発振を起こすことを考慮して、図1に示した実施の形態1の半導体集積回路10の位相補償回路14には検出制御回路15が接続されている。
図2は、図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1に使用されるローパスフィルタの平滑容量Cを構成するアルミ電解コンデンサの等価直列抵抗(ESR)の温度依存性を示す図である。
図2において、縦軸は、平滑容量Cを構成するアルミ電解コンデンサの等価直列抵抗(ESR)の抵抗値であり、横軸はPWM制御回路13の三角波生成器TWGの三角波信号の周波数である。
+20°と+65°と+105°との高温時には特に1kHz以下の周波数低下に依存して等価直列抵抗ESRの値が増加するが、高温時の等価直列抵抗ESRは、−25°の低温時の等価直列抵抗ESRと比較すると小さい抵抗値となる。−25°の低温時の等価直列抵抗ESRは三角波信号の周波数依存性も小さく、高温時の等価直列抵抗ESRと比較すると大きな抵抗値となる。
図3は、図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1に使用されるローパスフィルタの平滑容量Cを構成するアルミ電解コンデンサの等価直列抵抗(ESR)の例えば1MHzの特定の三角波信号の周波数における温度依存性をセラミックコンデンサの等価直列抵抗(ESR)の温度依存性と比較した図である。
低コストのアルミ電解コンデンサの等価直列抵抗(ESR)の大きな温度依存性と比較すると、高コストのセラミックコンデンサの等価直列抵抗(ESR)の温度依存性は極めて小さいことが理解できる。また更に、−25°の低温時で、低コストのアルミ電解コンデンサの等価直列抵抗(ESR)は、高コストのセラミックコンデンサの等価直列抵抗(ESR)の略100倍以上の抵抗値を有することが理解できる。
図2と図3に示した大きな温度依存性を考慮して、図1の実施の形態1の半導体集積回路10の位相補償回路14に接続された検出制御回路15は、アルミ電解コンデンサで構成された平滑容量Cの温度変動またはこの温度変動による抵抗変動を検出してその検出結果に従って位相補償回路14の位相補償特性を制御するものである。
図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1において、周囲温度が高温である場合には、半導体集積回路10の温度とアルミ電解コンデンサによって構成された平滑容量Cの温度も高温となる。この高温時には、ローパスフィルタでアルミ電解コンデンサにより構成された平滑容量Cの等価直列抵抗(ESR)の抵抗値が小さくなり、平滑コイルLと平滑容量Cを含んだローパスフィルタでの位相遅れが180度近くに達するものである。一方、誤差増幅器11の反転入力端子−と出力端子Np2との間に180度の位相遅れが存在するので、ローパスフィルタと誤差増幅器11との合計の位相遅延は360度に達して、スイッチングレギュレータが不安定となって異常発振を起こす危険性がある。この危険性を考慮して、図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1では、検出制御回路15は、この高温状態を検出してその検出結果に従って位相補償回路14を制御して強い位相補償特性に設定する。強い位相補償特性に設定された位相補償回路14の作用により、ローパスフィルタと誤差増幅器11の合計のループゲインが0dBとなる周波数における誤差増幅器11の位相遅れが180度よりも小さく制御される。その結果、合計のループゲインが0dBとなる周波数における周波数余裕が確保され、高温状態におけるスイッチングレギュレータの不安定動作と異常発振を起こす危険性を軽減することが可能となる。位相補償回路14の強い位相補償特性は、検出制御回路15によって位相補償回路14の直列接続された補償抵抗R3と補償容量VC1の時定数を大きな値に設定することによって実現される。すなわち、図1に示した例では、可変容量素子として補償容量VC1の容量値は、検出制御回路15により大きな容量に設定される。
図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1において、周囲温度が低温である場合には、半導体集積回路10の温度とアルミ電解コンデンサによって構成された平滑容量Cの温度も低温となる。この低温時には、ローパスフィルタでアルミ電解コンデンサにより構成された平滑容量Cの等価直列抵抗(ESR)の抵抗値が著しく増大して、平滑コイルLと平滑容量Cとを含んだローパスフィルタでの位相遅れは180度より小さくなり、不安定動作と異常発振とを起こす危険性が低減されるものである。その一方で、平滑容量Cの等価直列抵抗(ESR)の抵抗値の増大により、平滑コイルLと平滑容量Cとを含んだローパスフィルタでの出力電圧リップルが増大して、スイッチングレギュレータの負帰還制御系が不安定となる危険性がある。この危険性を考慮して、図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1では、検出制御回路15は、この低温状態を検出してその検出結果に従って位相補償回路14を制御して弱い位相補償特性に設定するものである。弱い位相補償特性に設定された位相補償回路14の作用により、出力電圧リップルの高い周波数成分における誤差増幅器11のゲインとループゲインとが比較的大きな値に設定される。その結果、出力電圧リップルの高い周波数成分での高いループゲインによって、スイッチングレギュレータには強い負帰還制御が実行されるものとなるので、スイッチングレギュレータの負帰還制御系が不安定となる危険性を軽減することが可能となる。位相補償回路14の弱い位相補償特性は、検出制御回路15によって位相補償回路14の直列接続された補償抵抗R3と補償容量VC1の時定数を小さな値に設定することによって実現される。すなわち、図1に示した例では、可変容量素子として補償容量VC1の容量値は、検出制御回路15により小さな容量に設定される。
好適な実施の形態によれば、図1に示した実施の形態1による半導体集積回路10の単一の半導体チップに集積化された位相補償回路14と検出制御回路15とは、アルミ電解コンデンサで構成された平滑容量Cの温度変動または抵抗変動を4段階で検出して、その検出結果に従って位相補償回路14の位相補償特性を4段階で制御するものである。検出制御回路15は、この4段階の検出を可能とするために、3値の基準値を使用する。その結果、4段階で検出された平滑容量Cの温度値または抵抗値に最適な位相補償回路14の位相補償特性を、半導体集積回路10の単一の半導体チップの低コストで実現することが可能となる。
《検出制御回路の構成》
図4は、図1に示した実施の形態1による半導体集積回路10の検出制御回路15の構成を示す図である。
図4に示したように、検出制御回路15は、温度測定回路151とコード生成回路152とを含む。
検出制御回路15によるアルミ電解コンデンサで構成された平滑容量Cの温度変動または抵抗変動の精密な検出を可能とするためには、検出制御回路15の温度測定回路151が平滑容量Cの温度と高精度で一致する必要がある。
長時間の時間経過では、検出制御回路15の温度測定回路151の温度と平滑容量Cの温度とは、図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1を利用した電子装置の周囲温度と一致する。従って、長時間の時間経過では、検出制御回路15の温度測定回路151の温度と平滑容量Cの温度とを一致させるために格別の手段は必要とされない。
一方、短時間の時間経過では、半導体集積回路10に内蔵された検出制御回路15の温度測定回路151の温度とアルミ電解コンデンサで構成された平滑容量Cの温度とは、不一致となる可能性がある。例えば、半導体集積回路10の消費電力の増大によって、半導体集積回路10の発熱が増加した場合は、短時間では検出制御回路15の温度測定回路151の温度とアルミ電解コンデンサで構成された平滑容量Cの温度とは不一致となるので、平滑容量Cの温度変動または抵抗変動の精密な検出が不可能となる。
この短時間での精密な検出を可能とするために、半導体集積回路10に内蔵された検出制御回路15の温度測定回路151とアルミ電解コンデンサで構成された平滑容量Cとを低い熱抵抗で結合(熱結合)することが必要となる。この熱結合を具体的に実現するために、図1に示した実施の形態1の半導体集積回路10を使用した安定化電源回路1を利用した電子装置の回路配線基板上で、半導体集積回路10の半導体チップを封止したパッケージとアルミ電解コンデンサで構成された平滑容量Cとは近距離で配置される。より好ましくは、パッケージと平滑容量Cとが回路配線基板上で直接接触するように配置されることによって、両者の間の熱結合が可能とされ、短時間での平滑容量Cの温度変動または抵抗変動の精密な検出が可能となるものである。
その結果、温度測定回路151はアルミ電解コンデンサで構成された平滑容量Cの温度を計測して、温度測定結果であるアナログ信号Stをコード生成回路152の入力端子に供給する。コード生成回路152は、温度測定結果であるアナログ信号Stに応答して位相補償回路14の位相補償特性を制御するデジタル制御信号であるコード信号Cnt1を生成するものである。すなわち、コード生成回路152は、アナログ信号Stをデジタル制御信号コード信号Cnt1に変換するA/D変換を実行するものである。またコード生成回路152は、A/D変換デジタル信号をその他のコード信号に変換するためのルックアップテーブルを含むことも可能である。更に好適な実施の形態によれば、コード生成回路152から生成されるデジタル制御信号コード信号Cnt1は、上述したように位相補償回路14の位相補償特性を4段階で制御するものである。
図5は、図4に示した実施の形態1による検出制御回路15に含まれた温度測定回路151とコード生成回路152の構成を示す図である。
図5に示したように、温度測定回路151は、n個のダイオードD1〜Dnの直列接続で構成された直列接続ダイオードDSと定電流源CSとを含んでいる。定電流源CSの一端には安定化電源回路1の入力電圧Vinである動作電圧VDDが供給され、定電流源CSの他端は直列接続ダイオードDSのアノードAに接続されることによってアナログ信号Stを生成する。直列接続ダイオードDSは、ダイオードDnのカソードにダイオードD2のアノードを接続し、ダイオードD2のカソードにダイオードD1のアノードを接続し、と言うようにして、ダイオードDn〜D1のn個のダイオードを順方向に直列接続する。従って、直列ダイオードDSのアノードAには定電流源からの定電流が、ダイオードの順方向に流入する。直列ダイオードDSのカソードKは、基準電源GNDに接続する。その結果、直列接続ダイオードDSのn個のダイオードD1〜Dnは、それぞれ順方向電圧降下Vを発生する。
良く知られているようにダイオードの順方向電圧降下Vの値は、温度変化によって変化する。シリコンのPN接合ダイオードでは、その順方向電圧降下Vの変化率ΔVは、ダイオードの流入電流値によって変化するが、一般的に、ΔV=−2[mV/℃]である。
図5に示した温度測定回路151の直列接続ダイオードDSはn個のダイオードD1〜Dnの直列接続によって構成されているため、直列ダイオードDSの順方向電圧降下VFsの温度変化に対する電圧変化率ΔVFsは、ΔVFs=−2×n[mV/℃]となる。
従って、周囲温度T0=25℃の場合のダイオードの順方向電圧降下Vの値をVF0として、ダイオードD1〜Dnの直列接続の個数をnとすると、任意の周囲温度Tの場合における直列ダイオードDSの順方向電圧降下VFsは、次式で表される。
VFs=(VF0+ΔVF×(T−T0))×n …(3)式
直列接続の個数n=10、周囲温度T0=25℃の場合のダイオードの順方向電圧降下VF0=0.65Vと想定すると、周囲温度Tがそれぞれ25℃、+20℃、+0℃、−25℃の場合の直列ダイオードDSの順方向電圧降下VFsは、以下の通りである。
周囲温度T=+25℃の場合、
VFs0=(0.65−0.002×(25−(+25)))×10=6.5[V]
周囲温度T=+20℃の場合、
VFs0=(0.65−0.002×(20−(+25)))×10=6.6[V]
周囲温度T=+0℃の場合、
VFs0=(0.65−0.002×( 0−(+25)))×10=7.0[V]
周囲温度T=−25℃の場合、
VFs0=(0.65−0.002×(−25−(+25)))×10=7.5[V]
図5に示すように、コード生成回路152は、アナログ信号Stをデジタル制御信号コード信号Cnt1に変換するフラッシュ型A/D変換器を構成するための並列動作を実行する3個の電圧比較器CMP1〜3と、3個の基準電圧Vref1〜3とによって構成される。
3個の電圧比較器CMP1、2、3の反転入力端子(−)には温度測定回路151から温度測定結果であるアナログ信号Stが共通に供給される。その一方、第1の電圧比較器CMP1の非反転入力端子(+)には第1の基準電圧Vref1が供給され、第2の電圧比較器CMP2の非反転入力端子(+)には第2の基準電圧Vref2が供給され、第3の電圧比較器CMP3の非反転入力端子(+)には第3の基準電圧Vref3が供給される。
第1の電圧比較器CMP1によって周囲温度Tが−25℃より低いか否かを判定可能とするために、第1の基準電圧Vref1は7.5[V]に設定され、第2の電圧比較器CMP2によって周囲温度Tが+0℃より低いか否かを判定可能とするために、第2の基準電圧Vref2は7.0[V]に設定される。更に、第3の電圧比較器CMP3によって周囲温度Tが+20℃より低いか否かを判定可能とするために、第3の基準電圧Vref3は6.6[V]に設定される。
3個の電圧比較器CMP1、2、3の3個の制御ビット信号Cnt11、12、13によって、デジタル制御信号コード信号Cnt1が構成される。
周囲温度Tが−25℃よりも低い場合には、直列ダイオードDSの順方向電圧降下VFsは7.5[V]よりも高電圧となる。その結果、第1の電圧比較器CMP1の第1の制御ビット信号Cnt11と、第2の電圧比較器CMP2の第2の制御ビット信号Cnt12と、第3の電圧比較器CMP3の第3の制御ビット信号Cnt13とは、全てローレベル“0”となる。
周囲温度Tが−25℃より高く+0℃より低い場合には、直列ダイオードDSの順方向電圧降下VFsは7.5[V]と7.0[V]との間の中間電圧となる。その結果、第1の電圧比較器CMP1の第1の制御ビット信号Cnt11はハイレベル“1”となる一方、第2の電圧比較器CMP2の第2の制御ビット信号Cnt12と第3の電圧比較器CMP3の第3の制御ビット信号Cnt13とはローレベル“0”となる。
周囲温度Tが+0℃より高く+25℃より低い場合には、直列ダイオードDSの順方向電圧降下VFsは7.0[V]と6.5[V]との間の中間電圧となる。その結果、第1の電圧比較器CMP1の第1の制御ビット信号Cnt11と第2の電圧比較器CMP2の第2の制御ビット信号Cnt12とはハイレベル“1”となる一方、第3の電圧比較器CMP3の第3の制御ビット信号Cnt13とはローレベル“0”となる。
周囲温度Tが+25℃よりも高い場合には、直列ダイオードDSの順方向電圧降下VFsは6.5[V]よりも低電圧となる。その結果、第1の電圧比較器CMP1の第1の制御ビット信号Cnt11と、第2の電圧比較器CMP2の第2の制御ビット信号Cnt12と、第3の電圧比較器CMP3の第3の制御ビット信号Cnt13とは、全てハイレベル“1”となる。
図6は、図5に示した温度測定回路151の直列接続ダイオードDSはn個のダイオードD1〜Dnの各ダイオードの構成を示す図である。
図6に示したように、各ダイオードDのアノードAとカソードKとは、NPNバイポーラトランジスタのコレクタ・ベース共通接続点とエミッタとでそれぞれ構成されることが可能であり、PNPバイポーラトランジスタのエミッタとベース・コレクタ共通接続点とでそれぞれ構成されることが可能である。
《他の方式の検出制御回路》
図7は、実施の形態1による他の方式の検出制御回路15を採用することによってアルミ電解コンデンサで構成された平滑容量Cの温度変動または抵抗変動の検出を可能とする半導体集積回路10の構成を示す図である。図7に示した半導体集積回路10のその他の構成は、図1に示した半導体集積回路10と全く同一であるので、重複する説明は省略する。
図7に示したように、この他の方式の検出制御回路15の入力端子は、分圧抵抗R1の一端に接続され、更に外部端子Svを介して平滑コイルLと平滑容量Cで構成されたローパスフィルタで生成される出力電圧Voutが供給される。その結果、図7に示したこの他の方式の検出制御回路15は、平滑コイルLと平滑容量Cとで構成されたローパスフィルタで生成される出力電圧Voutに含まれるリップル電圧の電圧振幅を検出する。
図7に示したこの他の方式の検出制御回路15により検出されるローパスフィルタの出力電圧Voutに含まれるリップル電圧の電圧振幅レベルは、平滑容量Cの等価直列抵抗(ESR)の抵抗値の大きさに正比例する。従って、平滑容量Cがアルミ電解コンデンサで構成された場合には、周囲温度の低下に従って、平滑容量Cの等価直列抵抗(ESR)の抵抗値の大きさが増加するので、出力電圧Vout中に含まれるリップル電圧の電圧振幅レベルも増加する。
周囲温度Tが+25℃よりも高い場合には、平滑容量Cの等価直列抵抗(ESR)の抵抗値は最小値となり、出力電圧Vout中に含まれるリップル電圧の電圧振幅レベルも最小値となる。
周囲温度Tが+0℃より高く+25℃より低い場合には、平滑容量Cの等価直列抵抗(ESR)の抵抗値は最小値よりも若干高い抵抗となり、出力電圧Vout中に含まれるリップル電圧の電圧振幅レベルも最小値よりも若干高いレベルとなる。
周囲温度Tが−25℃より高く+0℃より低い場合には、平滑容量Cの等価直列抵抗(ESR)の抵抗値は最小値よりも相当高い抵抗となり、出力電圧Vout中に含まれるリップル電圧の電圧振幅レベルも最小値よりも相当高いレベルとなる。
周囲温度Tが−25℃よりも低い場合には、平滑容量Cの等価直列抵抗(ESR)の抵抗値は最大値となり、出力電圧Vout中に含まれるリップル電圧の電圧振幅レベルも最大値となる。
図8は、図1に示した実施の形態1による半導体集積回路10の検出制御回路15の他の構成を示す図である。
図8に示すように、図7に示した他の方式の検出制御回路15は、リップル電圧測定回路153とコード生成回路154とを含む。
リップル電圧測定回路153は平滑コイルLと平滑容量Cとで構成されたローパスフィルタで生成される出力電圧Voutに含まれるリップル電圧の電圧振幅レベルを計測して、リップル電圧測定結果であるアナログ信号Stをコード生成回路154の入力端子に供給する。コード生成回路154は、リップル電圧測定結果であるアナログ信号Stに応答して位相補償回路14の位相補償特性を制御するデジタル制御信号であるコード信号Cnt1を生成する。すなわち、コード生成回路154は、アナログ信号Stをデジタル制御信号コード信号Cnt1に変換するA/D変換を実行する。またコード生成回路154は、A/D変換デジタル信号をその他のコード信号に変換するためのルックアップテーブルを含むことも可能である。更に好適な実施の形態では、コード生成回路154から生成されるデジタル制御信号コード信号Cnt1は、上述したように位相補償回路14の位相補償特性を4段階で制御するものである。
図9は、図8に示した他の方式の検出制御回路15に含まれたリップル電圧測定回路153とコード生成回路154の構成を示す図である。
図9に示したように、リップル電圧測定回路153は、サンプル・ホールド回路S/Hを含み、サンプル・ホールド回路S/Hの入力端子には外部端子Svを介して平滑コイルLと平滑容量Cで構成されたローパスフィルタで生成される出力電圧Voutが供給される。従って、サンプル・ホールド回路S/Hは出力電圧Voutに含まれるリップル電圧の電圧振幅レベルのピーク値をサンプルしてホールドすることによって、リップル電圧測定結果であるアナログ信号Stをコード生成回路154の入力端子に供給する。図9に示すように、リップル電圧測定回路153のサンプル・ホールド回路S/Hは、サンプリングスイッチ1531とホールド容量1532とによって構成される。サンプリングクロックφsによってサンプリング期間中にサンプリングスイッチ1531がオン状態に制御されるので、外部端子Svを介して出力電圧Voutに含まれるリップル電圧の電圧振幅レベルのピーク値がホールド容量1532にサンプリングされる。その後、サンプリングクロックφsによってホールド期間中にサンプリングスイッチ1531がオフ状態に制御され、リップル電圧の電圧振幅レベルのピーク値がホールド容量1532にホールドされる。このようにホールド容量1532にホールドされたリップル電圧の電圧振幅レベルのピーク値(リップル電圧測定結果としてのアナログ信号St)は、コード生成回路154の入力端子に供給される。尚、リップル電圧測定回路153のサンプル・ホールド回路S/Hにおいて、サンプリングスイッチ1531はMOSトランジスタ等によって構成され、ホールド容量1532はMOS容量やPN接合容量等によって構成されることが可能である。
出力電圧Voutのリップル電圧の周波数は、出力制御回路12のPチャネルMOSトランジスタMP1とダイオードDiのオン・オフ・スイッチング動作を制御する三角波生成器TWGで生成される三角波信号の周波数と等しいと考えることができる。従って、リップル電圧測定回路153のサンプル・ホールド回路S/Hのサンプリングスイッチ1531に供給されるサンプリングクロックφsは、三角波生成器TWGで生成される三角波信号から生成されることが可能である。
図9に示すように、コード生成回路154は、アナログ信号Stをデジタル制御信号コード信号Cnt1に変換するフラッシュ型A/D変換器を構成するための並列動作を実行する3個の電圧比較器CMP1〜3と、3個の基準電圧Vref1〜3とによって構成される。
3個の電圧比較器CMP1、2、3の反転入力端子(−)には、リップル電圧測定回路153からのリップル電圧測定結果であるアナログ信号Stが共通に供給される。その一方で、第1の電圧比較器CMP1の非反転入力端子(+)には第1の基準電圧Vref1が供給され、第2の電圧比較器CMP2の非反転入力端子(+)には第2の基準電圧Vref2が供給され、第3の電圧比較器CMP3の非反転入力端子(+)には第3の基準電圧Vref3が供給される。
第1の電圧比較器CMP1によって周囲温度Tが−25℃より低いか否かを判定可能とするために、第1の基準電圧Vref1は最大電圧に設定され、第2の電圧比較器CMP2によって周囲温度Tが+0℃より低いか否かを判定可能とするために、第2の基準電圧Vref2は中間電圧に設定される。また更に、第3の電圧比較器CMP3によって周囲温度Tが+20℃より低いか否かを判定可能とするために、第3の基準電圧Vref3は最小電圧に設定される。
3個の電圧比較器CMP1、2、3の3個の制御ビット信号Cnt11、12、13によって、デジタル制御信号コード信号Cnt1が構成される。
周囲温度Tが−25℃よりも低い場合には、平滑容量Cの等価直列抵抗(ESR)の抵抗値は最大値となるので、リップル電圧測定結果であるアナログ信号Stは3個の基準電圧Vref1、2、3のいずれよりも高電圧となる。その結果、第1の電圧比較器CMP1の第1の制御ビット信号Cnt11と、第2の電圧比較器CMP2の第2の制御ビット信号Cnt12と、第3の電圧比較器CMP3の第3の制御ビット信号Cnt13とは、全てローレベル“0”となる。
周囲温度Tが−25℃より高く+0℃より低い場合には、平滑容量Cの等価直列抵抗(ESR)の抵抗値は最大値よりも若干低下するので、リップル電圧測定結果であるアナログ信号Stは第1の基準電圧Vref1と第2の基準電圧Vref2の間の中間電圧となる。その結果、第1の電圧比較器CMP1の第1の制御ビット信号Cnt11はハイレベル“1”となる一方、第2の電圧比較器CMP2の第2の制御ビット信号Cnt12と第3の電圧比較器CMP3の第3の制御ビット信号Cnt13とはローレベル“0”となる。
周囲温度Tが+0℃より高く+25℃より低い場合には、平滑容量Cの等価直列抵抗(ESR)の抵抗値は最大値よりも相当低下するので、リップル電圧測定結果であるアナログ信号Stは第2の基準電圧Vref2と第3の基準電圧Vref3の間の中間電圧となる。その結果、第1の電圧比較器CMP1の第1の制御ビット信号Cnt11と第2の電圧比較器CMP2の第2の制御ビット信号Cnt12とはハイレベル“1”となる一方、第3の電圧比較器CMP3の第3の制御ビット信号Cnt13とはローレベル“0”となる。
周囲温度Tが+25℃よりも高い場合には、平滑容量Cの等価直列抵抗(ESR)の抵抗値は最小値となるので、リップル電圧測定結果であるアナログ信号Stは第3の基準電圧Vref3より低電圧となる。その結果、第1の電圧比較器CMP1の第1の制御ビット信号Cnt11と、第2の電圧比較器CMP2の第2の制御ビット信号Cnt12と、第3の電圧比較器CMP3の第3の制御ビット信号Cnt13とは、全てハイレベル“1”となる。
《位相補償回路の構成および動作》
図10は、図1または図7に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1において、位相補償特性が検出制御回路15の検出結果によって制御される位相補償回路14の構成を示す図である。
図10に示すように、位相補償回路14は、誤差増幅器11の出力端子Np2と接地電圧GNDとの間に直列接続された補償抵抗R3と補償容量VC1とによって構成されている。特に補償容量VC1は、ベース容量C10と第1容量C11と第2容量C12と第3容量C13と、第1スイッチ素子Mn11と第2スイッチ素子Mn12と第3スイッチ素子Mn13とによって構成されている。第1容量C11と第1スイッチ素子Mn11との第1直列接続と、第2容量C12と第2スイッチ素子Mn12との第2直列接続と、第3容量C13と第3スイッチ素子Mn13との第3直列接続は、ベース容量C10の両端間に並列接続されている。図10に示した位相補償回路14では、第1スイッチ素子Mn11と第2スイッチ素子Mn12と第3スイッチ素子Mn13とは、NチャネルMOSトランジスタによって構成されている。
図10に示すように、位相補償回路14の第1スイッチ素子Mn11の第1制御入力端子と第2スイッチ素子Mn12の第2制御入力端子と第3スイッチ素子Mn13の第3制御入力端子とは、それぞれ検出制御回路15から生成されるデジタル制御信号コード信号Cnt1の3個の制御ビット信号Cnt11、12、13によって制御される。
図11は、図10に示した実施の形態1による位相補償回路14の動作を説明する図である。
上述したように、検出制御回路15は、アルミ電解コンデンサで構成された平滑容量Cの温度変動または抵抗変動を4段階で検出するので、図11の第1行目には4段階の検出結果であるデジタル制御信号コード信号Cnt1が示されている。
周囲温度Tが−25℃よりも低い状態に対応する第1状態“0”のデジタル制御信号コード信号Cnt1では、図11の第1列目の第2行目乃至第4行目に示すように、第1の制御ビット信号Cnt11と第2の制御ビット信号Cnt12と第3の制御ビット信号Cnt13とは、全てローレベル“0”(Off)となる。その結果、位相補償回路14の第1スイッチ素子Mn11の第2スイッチ素子Mn12と第3スイッチ素子Mn13とは、全てオフ状態となる。従って、図11の第1列目の第5行目に示すように位相補償回路14の補償容量VC1はベース容量C10のみとなって、位相補償回路14は補償抵抗R3とベース容量C10の乗算値である最小値の第1時定数に設定される。その結果、周囲温度Tが−25℃よりも低い状態に対応する第1状態“0”のデジタル制御信号コード信号Cnt1により、位相補償回路14は最も弱い位相補償特性に設定されるものである。
周囲温度Tが−25℃より高く+0℃より低い場合に対応する第2状態“1”のデジタル制御信号コード信号Cnt1では、図11の第2列目の第2行目乃至第4行目に示すように、第1の制御ビット信号Cnt11はハイレベル“1”(On)となり第2の制御ビット信号Cnt12と第3の制御ビット信号Cnt13はローレベル“0”(Off)となる。その結果、位相補償回路14では、第1スイッチ素子Mn11がオン状態となり、第2スイッチ素子Mn12と第3スイッチ素子Mn13とはオフ状態となる。従って、図11の第2列目の第5行目に示したように位相補償回路14の補償容量VC1はベース容量C10と第1容量C11の加算容量C10+C11となって、位相補償回路14は補償抵抗R3と加算容量C10+C11との乗算値である最小値より若干おおきな第2時定数に設定されるものである。その結果、周囲温度Tが−25℃より高く+0℃より低い場合に対応する第2状態“1”のデジタル制御信号コード信号Cnt1によって、位相補償回路14は若干弱い位相補償特性に設定されるものである。
周囲温度Tが+0℃より高く+25℃より低い場合に対応する第3状態“2”のデジタル制御信号コード信号Cnt1では、図11の第3列目の第2行目乃至第4行目に示すように、第1の制御ビット信号Cnt11と第2の制御ビット信号Cnt12はハイレベル“1”(On)となり第3の制御ビット信号Cnt13はローレベル“0”(Off)となる。その結果、位相補償回路14では、第1スイッチ素子Mn11と第2スイッチ素子Mn12がオン状態となり、第3スイッチ素子Mn13とはオフ状態となる。従って、図11の第3列目の第5行目に示したように位相補償回路14の補償容量VC1はベース容量C10と第1容量C11と第2容量C12の加算容量C10+C11+C12となって、位相補償回路14は補償抵抗R3と加算容量C10+C11+C12との乗算値である最小値よりも相当おおきな第3時定数に設定されるものである。その結果、周囲温度Tが+0℃より高く+25℃より低い場合に対応する第3状態“2”のデジタル制御信号コード信号Cnt1によって、位相補償回路14は若干強い位相補償特性に設定されるものである。
周囲温度Tが+25℃よりも高い場合に対応する第4状態“3”のデジタル制御信号コード信号Cnt1では、図11の第4列目の第2行目乃至第4行目に示すように、第1の制御ビット信号Cnt11と第2の制御ビット信号Cnt12と第3の制御ビット信号Cnt13とは、全てハイレベル“1”(On)となる。その結果、位相補償回路14の第1スイッチ素子Mn11の第2スイッチ素子Mn12と第3スイッチ素子Mn13は、全てオン状態となる。従って、図11の第4列目の第5行目に示したように位相補償回路14の補償容量VC1はベース容量C10と第1容量C11と第2容量C12と第3容量C13との加算容量C10+C11+C12+C13となって、位相補償回路14は補償抵抗R3と加算容量C10+C11+C12+C13との乗算値である最大値の第4時定数に設定される。その結果、周囲温度Tが+25℃よりも高い場合に対応する第4状態“3”のデジタル制御信号コード信号Cnt1によって、位相補償回路14は最も強い位相補償特性に設定されるものである。
図12は、図1乃至図6に示した実施の形態1による位相補償回路14の動作を説明する図である。
図12は、図11に4段階の周囲温度の変化および4段階の直列ダイオードDSの順方向電圧降下VFsの温度変化を追加したものである。
図13は、図1または図7に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1において、位相補償特性が検出制御回路15の検出結果によって制御される位相補償回路14の他の構成を示す図である。
図13に示すように、位相補償回路14は、誤差増幅器11の出力端子Np2と接地電圧GNDとの間に直列接続された補償抵抗R3と補償容量VC1とによって構成されている。特に補償容量VC1は、ベース容量C10と第1容量C11と第2容量C12と第3容量C13と、第1スイッチ素子Mn11と第2スイッチ素子Mn12と第3スイッチ素子Mn13とによって構成されている。第1容量C11と第1スイッチ素子Mn11との第1並列接続と、第2容量C12と第2スイッチ素子Mn12との第2並列接続と、第3容量C13と第3スイッチ素子Mn13との第3並列接続は、ベース容量C10と補償容量VC1とに直列接続されている。図13に示した位相補償回路14では、第1スイッチ素子Mn11と第2スイッチ素子Mn12と第3スイッチ素子Mn13とは、NチャネルMOSトランジスタによって構成されている。
図13に示すように、位相補償回路14の第1スイッチ素子Mn11の第1制御入力端子と第2スイッチ素子Mn12の第2制御入力端子と第3スイッチ素子Mn13の第3制御入力端子とは、それぞれ検出制御回路15から生成されるデジタル制御信号コード信号Cnt1の3個の制御ビット信号Cnt11、Cnt12、Cnt13によって制御される。
図14は、図13に示した実施の形態1による位相補償回路14の動作を説明する図である。
上述したように、検出制御回路15は、アルミ電解コンデンサで構成された平滑容量Cの温度変動または抵抗変動を4段階で検出するので、図11の第1行目には4段階の検出結果であるデジタル制御信号コード信号Cnt1が示されている。
周囲温度Tが−25℃よりも低い状態に対応する第1状態“0”のデジタル制御信号コード信号Cnt1では、図14の第4列目の第2行目乃至第4行目に示すように、第1の制御ビット信号Cnt11と第2の制御ビット信号Cnt12と第3の制御ビット信号Cnt13とは、全てローレベル“0”(Off)となる。その結果、位相補償回路14の第1スイッチ素子Mn11の第2スイッチ素子Mn12と第3スイッチ素子Mn13とは、全てオフ状態となる。従って、図14の第4列目の第5行目に示すように位相補償回路14の補償容量VC1はベース容量C10と第1容量C11と第2容量C12と第3容量C13との4個の直列容量となって、位相補償回路14は補償抵抗R3と4個の直列容量の乗算値である最小値の第1時定数に設定される。その結果、周囲温度Tが−25℃よりも低い状態に対応する第1状態“0”のデジタル制御信号コード信号Cnt1により、位相補償回路14は最も弱い位相補償特性に設定されるものである。
周囲温度Tが−25℃より高く+0℃より低い場合に対応する第2状態“1”のデジタル制御信号コード信号Cnt1では、図14の第3列目の第2行目乃至第4行目に示すように、第1の制御ビット信号Cnt11と第2の制御ビット信号Cnt12とはローレベル“0”(Off)となって、第3の制御ビット信号Cnt13はハイレベル“1”(On)となる。その結果、位相補償回路14で、第1スイッチ素子Mn11と第2スイッチ素子Mn12がオフ状態となり、第3スイッチ素子Mn13とはオン状態となる。従って、図14の第3列目の第5行目に示したように位相補償回路14の補償容量VC1はベース容量C10と第1容量C11と第2容量C12との3個の直列容量となって、位相補償回路14は補償抵抗R3と3個の直列容量の乗算値である最小値よりも若干おおきな第2時定数に設定されるものである。その結果、周囲温度Tが−25℃よりも高く+0℃より低い場合に対応する第2状態“1”のデジタル制御信号コード信号Cnt1によって、位相補償回路14は若干弱い位相補償特性に設定されるものである。
周囲温度Tが+0℃より高く+25℃より低い場合に対応する第3状態“2”のデジタル制御信号コード信号Cnt1では、図14の第3列目の第2行目乃至第4行目に示すように、第1の制御ビット信号Cnt11はローレベル“0”(Off)となって第2の制御ビット信号Cnt12と第3の制御ビット信号Cnt13はハイレベル“1”(On)となる。その結果、位相補償回路14で、第1スイッチ素子Mn11はオフ状態となり、第2スイッチ素子Mn12と第3スイッチ素子Mn13がオン状態となる。従って、図14の第2列目の第5行目に示したように、位相補償回路14の補償容量VC1はベース容量C10と第1容量C11との2個の直列容量となって、位相補償回路14は補償抵抗R3と2個の直列容量の乗算値である最小値よりも相当おおきな第3時定数に設定されるものである。その結果、周囲温度Tが+0℃より高く+25℃より低い場合に対応する第3状態“2”のデジタル制御信号コード信号Cnt1によって、位相補償回路14は若干強い位相補償特性に設定されるものである。
周囲温度Tが+25℃よりも高い場合に対応する第4状態“3”のデジタル制御信号コード信号Cnt1では、図14の第4列目の第2行目乃至第4行目に示すように、第1の制御ビット信号Cnt11と第2の制御ビット信号Cnt12と第3の制御ビット信号Cnt13とは、全てハイレベル“1”(On)となる。その結果、位相補償回路14の第1スイッチ素子Mn11の第2スイッチ素子Mn12と第3スイッチ素子Mn13は、全てオン状態となる。従って、図14の第1列目の第5行目に示したように位相補償回路14の補償容量VC1はベース容量C10のみとなって、位相補償回路14は補償抵抗R3とベース容量C10の乗算値である最大値の第4時定数に設定される。その結果、周囲温度Tが+25℃よりも高い場合に対応する第4状態“3”のデジタル制御信号コード信号Cnt1によって、位相補償回路14は最も強い位相補償特性に設定されるものである。
図15は、図1または図7に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1において、位相補償特性が検出制御回路15の検出結果によって制御される位相補償回路14の他の構成を示す図である。
図15に示した位相補償回路14の回路接続構成は、図10に示した位相補償回路14の回路接続構成と全く同一である。しかし、図15に示した位相補償回路14では第1容量C11の容量値と第2容量C12の容量値と第3容量C13の容量値が、それぞれ“1”と“2”と“4”とバイナリウェイトの比率により重み付けされている点が、図10に示した位相補償回路14と相違するものである。
図16は、図15に示した実施の形態1による位相補償回路14の動作を説明する図である。
図16に示した図15の位相補償回路14の回路動作が図11に示した図10の位相補償回路14の回路動作と相違するのは、図15の検出制御回路15がアルミ電解コンデンサ等で構成された平滑容量Cの温度変動または抵抗変動を4段階ではなく8段階で検出する点である。この8段階の検出のために、7個の基準値を使用した電圧比較が実行されるものである。このようにして、図15に示した検出制御回路15の8段階の検出結果に応答して、図15に示した位相補償回路14の時定数は、8段階に設定されるものである。すなわち、周囲温度Tが最低温度の状態に対応する第1状態“0”のデジタル制御信号コード信号Cnt1では、位相補償回路14は補償抵抗R3とベース容量C10の乗算値である最小値の第1時定数に設定され、位相補償回路14は最も弱い位相補償特性に設定されるものである。更に、周囲温度Tが最高温度の状態に対応する第8状態“7”のデジタル制御信号コード信号Cnt1では、位相補償回路14は補償抵抗R3と加算容量C10+7cとの乗算値である最大値の第8時定数に設定され、位相補償回路14は最も強い位相補償特性に設定されるものである。
《他の方式の位相補償回路を採用した半導体集積回路》
図17は、実施の形態1による他の方式の位相補償回路14を採用した半導体集積回路10の構成を示す図である。
図1と図7とに示した実施の形態1による半導体集積回路10の位相補償回路14は、補償容量VC1を検出制御回路15から生成されるデジタル制御信号コード信号Cnt1により容量値が可変制御される可変容量によって構成されるものである。それに対し、図17に示した実施の形態1による半導体集積回路10の位相補償回路14では、補償容量C1を固定の容量値とする一方、補償抵抗R3を検出制御回路15から生成されるデジタル制御信号コード信号Cnt1によって抵抗値が可変制御される可変抵抗VR3によって構成したものである。図17に示した実施の形態1による半導体集積回路10のその他の構成は、図1と図7とに示した実施の形態1による半導体集積回路10と全く同一であるので、重複する説明は省略する。
図18は、実施の形態1による他の方式の位相補償回路14を採用した半導体集積回路10の構成を示す図である。
図18に示した実施の形態1による半導体集積回路10が図17に示した実施の形態1による半導体集積回路10と相違するのは、図18の半導体集積回路10では最初に誤差増幅器11の出力端子Np2と接地電圧GNDとの間に接続された位相補償回路14の補償容量C1が固定の容量値とされ補償抵抗R3も固定の抵抗値とされている。次の相違点は、図18に示した実施の形態1による半導体集積回路10では、誤差増幅器11の反転入力端子と接地電圧GNDとの間に、アルミ電解コンデンサで構成された平滑容量Cの温度変動または抵抗変動を4段階で検出する検出制御回路15によって位相補償特性が制御される位相補償回路14´が接続されていることである。この位相補償回路14´は、誤差増幅器11の反転入力端子と接地電圧GNDとの間に直列接続された補償抵抗VR4と補償容量C2とによって構成されている。位相補償回路14´では、補償容量C2が固定の容量値とされて、補償抵抗VR4が検出制御回路15から生成されるデジタル制御信号コード信号Cnt1によって抵抗値が可変制御される可変抵抗によって構成されるものである。
図18に示した実施の形態1による半導体集積回路10の単一の半導体チップ中に集積化された位相補償回路14´と検出制御回路15とは、アルミ電解コンデンサで構成された平滑容量Cの温度変動または抵抗変動を4段階で検出して、その検出結果に応答して位相補償回路14´の位相補償特性を4段階で制御するものである。その結果、4段階で検出された平滑容量Cの温度値または抵抗値に最適な位相補償回路14´の位相補償特性を、半導体集積回路10の単一の半導体チップの低コストで実現することが可能となる。
図19は、図18に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1において、位相補償特性が検出制御回路15の検出結果によって制御される位相補償回路14´の構成を示す図である。
図19に示すように、位相補償回路14´は、誤差増幅器11の出力端子Np2と接地電圧GNDとの間に直列接続された補償抵抗VR4と補償容量C2によって構成されている。特に補償抵抗VR4は、ベース抵抗R30と第1抵抗R31と第2抵抗R32と第3抵抗R33と、第1スイッチ素子Mn11と第2スイッチ素子Mn12と第3スイッチ素子Mn13とによって構成されている。第1抵抗R31と第1スイッチ素子Mn11との第1並列接続と、第2抵抗R32と第2スイッチ素子Mn12との第2並列接続と、第3抵抗R33と第3スイッチ素子Mn13との第3並列接続は、抵抗R30と補償容量C2とに直列接続されている。図19に示した位相補償回路14´では、第1スイッチ素子Mn11と第2スイッチ素子Mn12と第3スイッチ素子Mn13とは、NチャネルMOSトランジスタによって構成されている。
図19に示したように、位相補償回路14´の第1スイッチ素子Mn11の第1制御入力端子と第2スイッチ素子Mn12の第2制御入力端子と第3スイッチ素子Mn13の第3制御入力端子とは、それぞれ検出制御回路15から生成されるデジタル制御信号コード信号Cnt1の3個の反転制御ビット信号/Cnt11、/Cnt12、/Cnt13によって制御される。図19に示した検出制御回路15から生成される3個の反転制御ビット信号Cnt11、/Cnt12、/Cnt13は、図10の検出制御回路15から生成されるデジタル制御信号コード信号Cnt1の3個の制御ビット信号Cnt11、Cnt12、Cnt13の反転信号に対応するものである。
図20は、図19に示した実施の形態1による位相補償回路14´の動作を説明する図である。
上述したように、検出制御回路15は、アルミ電解コンデンサで構成された平滑容量Cの温度変動または抵抗変動を4段階で検出するので、図11の第1行目には4段階の検出結果であるデジタル制御信号コード信号Cnt1が示されている。
周囲温度Tが−25℃よりも低い状態に対応する第1状態“0”のデジタル制御信号コード信号Cnt1では、図20の第1列目の第2行目乃至第4行目に示すように、第1の反転制御ビット信号/Cnt11と第2の反転制御ビット信号/Cnt12と第3の反転制御ビット信号/Cnt13とは、全てハイレベル“1”(On)となる。その結果、位相補償回路14´では、第1スイッチ素子Mn11の第2スイッチ素子Mn12と第3スイッチ素子Mn13とは、全てオン状態となる。従って、図20の第1列目の第5行目に示すように位相補償回路14´の補償抵抗VR4はベース抵抗R30のみとなって、位相補償回路14´は補償容量C2とベース抵抗R30との乗算値である最小値の第1時定数に設定される。その結果、周囲温度Tが−25℃よりも低い状態に対応する第1状態“0”のデジタル制御信号コード信号Cnt1により、位相補償回路14´は最も弱い位相補償特性に設定されるものである。
周囲温度Tが−25℃より高く+0℃より低い場合に対応する第2状態“1”のデジタル制御信号コード信号Cnt1では、図20の第2列目の第2行目乃至第4行目に示すように、第1の反転制御ビット信号/Cnt11はローレベル“0”(Off)となり、第2の反転制御ビット信号/Cnt12と第3の反転制御ビット信号/Cnt13はハイレベル“1”(On)となる。その結果、位相補償回路14´で、第1スイッチ素子Mn11がオフ状態となり、第2スイッチ素子Mn12と第3スイッチ素子Mn13とはオン状態となる。従って、図20の第2列目の第5行目に示したように位相補償回路14´の補償抵抗VR4はベース抵抗R30と第1抵抗R31の2個の直列抵抗となって、位相補償回路14´は補償容量C2と2個の直列抵抗の乗算値である最小値よりも若干おおきな第2時定数に設定されるものである。その結果、周囲温度Tが−25℃よりも高く+0℃より低い場合に対応する第2状態“1”のデジタル制御信号コード信号Cnt1によって、位相補償回路14´は若干弱い位相補償特性に設定されるものである。
周囲温度Tが+0℃より高く+25℃より低い場合に対応する第3状態“2”のデジタル制御信号コード信号Cnt1では、図20の第3列目の第2行目乃至第4行目に示すように、第1の反転制御ビット信号/Cnt11と第2の反転制御ビット信号/Cnt12はローレベル“0”(Off)となって第3の反転制御ビット信号/Cnt13はハイレベル“1”(On)となる。その結果、位相補償回路14´では、第1スイッチ素子Mn11と第2スイッチ素子Mn12とはオフ状態となり、第3スイッチ素子Mn13がオン状態となる。従って、図20の第3列目の第5行目に示したように、位相補償回路14´の補償抵抗VR4はベース抵抗R30と第1抵抗R31と第2抵抗R32の3個の直列抵抗となって、位相補償回路14´は補償容量C2と3個の直列抵抗の乗算値である最小値よりも相当おおきな第3時定数に設定されるものである。その結果、周囲温度Tが+0℃よりも高く+25℃より低い場合に対応する第3状態“2”のデジタル制御信号コード信号Cnt1によって、位相補償回路14´は若干強い位相補償特性に設定されるものである。
周囲温度Tが+25℃よりも高い場合に対応する第4状態“3”のデジタル制御信号コード信号Cnt1では、図20の第4列目の第2行目乃至第4行目に示すように、第1の反転制御ビット信号/Cnt11と第2の反転制御ビット信号/Cnt12と第3の反転制御ビット信号/Cnt13とは、全てローレベル“0”(Off)となる。その結果、位相補償回路14´の第1スイッチ素子Mn11の第2スイッチ素子Mn12と第3スイッチ素子Mn13とは、全てオフ状態となる。従って、図20の第4列目の第5行目に示したように位相補償回路14´の補償抵抗VR4はベース抵抗R30と第1抵抗R31と第2抵抗R32と第3抵抗R33の4個の直列抵抗となって、位相補償回路14´は補償容量C2と4個の直列抵抗の乗算値である最大値の第4時定数に設定される。その結果、周囲温度Tが+25℃よりも高い場合に対応する第4状態“3”のデジタル制御信号コード信号Cnt1によって、位相補償回路14´は最も強い位相補償特性に設定されるものである。
《温度変化に応答する位相補償特性》
《最低温時の位相補償特性》
図21は、図1乃至図20を参照して説明した実施の形態1による半導体集積回路10を使用した安定化電源回路1の最低温時(−25℃よりも低い状態)における位相補償特性を示す図である。
図21の1番目には、出力電圧Voutを生成する平滑コイルLと平滑容量Cで構成されるローパスフィルタLCのゲインGain(LC)の周波数依存性L1(LT)が示されている。ローパスフィルタLCのカットオフ周波数fcは、次式で与えられる。
fc=1/2π√LC …(4)式
このカットオフ周波数fcよりも低い周波数fでは、ローパスフィルタLCのゲインGain(LC)は略0dBとなって、カットオフ周波数fcよりも高い周波数fでは、ローパスフィルタLCのゲインGain(LC)は略−40dB/decの減衰率で減衰する。更にカットオフ周波数fcと一致する周波数fでは、ローパスフィルタLCのゲインGain(LC)が0dB以上に上昇すると言うピーク特性を示している。
図21の2番目には、出力電圧Voutを生成する平滑コイルLと平滑容量Cで構成されるローパスフィルタLCの位相遅延Phase(LC)の周波数依存性L2(LT)が示されている。
最低温時(−25℃よりも低い状態)においては、アルミ電解コンデンサによって構成された平滑容量Cの等価直列抵抗(ESR)が最大となるので、周波数依存性L2(LT)に示したように、ローパスフィルタLCの位相遅延Phase(LC)は−180よりも小さくなる。これは、上記非特許文献2の出力平滑コンデンサの等価直列抵抗(ESR)の影響によりLCフィルタの位相遅れが180よりも小さくなると言う記載と一致するものである。
図21の3番目には、誤差増幅器11のゲインの周波数依存性が示されている。周波数依存性L3(LT)は誤差増幅器11に位相補償回路14または位相補償回路14´が接続されていない状態の誤差増幅器11のゲインの周波数依存性を示したものである。このように位相補償が不実施の状態における誤差増幅器11のゲインGain(EA)は、図21の3番目に示すように第1ポールP1と第2ポールP2等を有するものである。この第1ポールP1と第2ポールP2とは、誤差増幅器11を構成する多段増幅回路の前段増幅器の遅延と後段増幅器の遅延等とに起因する。第1ポールP1では誤差増幅器11のゲインGain(EA)は3dB減衰して、更に周波数fが高くなるとゲインGain(EA)は20dB/decで減衰する。更に、第2ポールP2では誤差増幅器11のゲインGain(EA)は3dB減衰して、更に周波数fが高くなるとゲインGain(EA)は40dB/decで減衰する。また周波数fが高くなると、ゲインGain(EA)は0dB以下に低下する。
図21の4番目には、誤差増幅器11の位相遅延の周波数依存性が示されている。周波数依存性L5(LT)は誤差増幅器11に位相補償回路14または位相補償回路14´が接続されていない状態の誤差増幅器11の位相遅延の周波数依存性を示したものである。第1ポールP1で位相補償が不実施の状態の位相遅延は、−45°に達する。更に周波数fが高くなると、位相補償が不実施の状態の位相遅延は、−90°に達した後、第2ポールP2で位相補償が不実施の状態の位相遅延は、−135°に達する。更に、周波数fが高くなると、位相補償が不実施の状態の位相遅延は、−180°を超過する。位相補償が不実施の状態のゲインGain(EA)が0dBとなるクロスオーバー周波数において、十分な位相余裕が周波数依存性L5(LT)で実現されずに、実施の形態1による半導体集積回路10を使用した安定化電源回路1が不安定となったり異状発振する危険性が生じる。
この最低温時(−25℃よりも低い状態)における危険性を低減するために、誤差増幅器11に接続された位相補償回路14または位相補償回路14´の時定数は最小値に設定されて、最も弱い位相補償特性が設定されるものである。すなわち、位相補償回路14または位相補償回路14´の時定数が最小値に設定されることによって、図21の3番目に示すように誤差増幅器11のゲインの周波数依存性は、周波数依存性L3(LT)から周波数依存性L4(LT)に変化する。従って、この変化によって第1ポールは、位相補償が不実施の状態での第1ポールP1から最弱の位相補償の実施による第1ポールP1´に移動する。
この第1ポールの移動によって、図21の4番目に示すように誤差増幅器11の位相遅延の周波数依存性は、周波数依存性L5(LT)から周波数依存性L6(LT)に変化する。このように誤差増幅器11の位相遅延の周波数依存性が周波数依存性L5(LT)から周波数依存性L6(LT)に変化した後は、位相補償の実施の状態のゲインGain(EA)が0dBとなるクロスオーバー周波数において、十分な位相余裕が周波数依存性L6(LT)で実現されることが理解される。
最低温時(−25℃よりも低い状態)においては、アルミ電解コンデンサによって構成された平滑容量Cの等価直列抵抗(ESR)が最大となるので、平滑コイルLと平滑容量Cとを含んだローパスフィルタでの出力電圧リップルが増大して、スイッチングレギュレータの負帰還制御系が不安定となる危険性がある。しかし、最低温時(−25℃よりも低い状態)では、検出制御回路15によって位相補償回路14または位相補償回路14´は最弱の位相補償特性に設定されるので、最弱の位相補償特性が実施された誤差増幅器11のゲインGain(EA)は、出力電圧リップルの比較的高い周波数において、比較的大きな値に設定される。従って、最弱の位相補償特性が実施された誤差増幅器11の比較的大きな値のゲインGain(EA)によりローパスフィルタでの出力電圧リップルが十分抑圧されるので、スイッチングレギュレータの負帰還制御系が不安定となる危険性を軽減することが可能となる。
尚、図21の4番目には、最低温時での最弱の位相補償の実施による第1ポールP1´の周波数fp(LT)が次の図22で説明する最高温時での最強の位相補償の実施による第1ポールP1´´の周波数fp(HT)よりも高い周波数であることが示されている。
図21の4番目に示した最低温時(−25℃よりも低い状態)での最弱の位相補償の実施による第1ポールP1´の周波数fp(LT)は、図10に示した位相補償回路14では、次式に示すように、最小値の時定数R3C10よって与えられる。
fp(LT)=1/2πR3VC1=1/2πR3C10 …(5)式
図21の4番目に示した最低温時(−25℃よりも低い状態)での最弱の位相補償の実施による第1ポールP1´の周波数fp(LT)は、図13に示した位相補償回路14では、次式に示すように、最小値の時定数R3((1/C10)+(1/C11)+(1/C12)+(1/C13))よって与えられる。
fp(LT)=1/2πR3VC1=
1/2πR3((1/C10)+(1/C11)+(1/C12)+(1/C13))…(6)式
図21の4番目に示した最低温時(−25℃よりも低い状態)での最弱の位相補償の実施による第1ポールP1´の周波数fp(LT)は、図15に示した位相補償回路14では、次式に示すように、最小値の時定数R3C10よって与えられる。
fp(LT)=1/2πR3VC1=1/2πR3C10 …(7)式
図21の4番目に示した最低温時(−25℃よりも低い状態)での最弱の位相補償の実施による第1ポールP1´の周波数fp(LT)は、図19に示した位相補償回路14´では、次式に示すように最小値の時定数R30C2よって与えられる。
fp(LT)=1/2πVR4C2=1/2πR30C2 …(8)式
《最高温時の位相補償特性》
図22は、図1乃至図20を参照して説明した実施の形態1による半導体集積回路10を使用した安定化電源回路1の最高温時(+25℃よりも高い状態)における位相補償特性を示す図である。
図22の1番目には、出力電圧Voutを生成する平滑コイルLと平滑容量Cで構成されるローパスフィルタLCのゲインGain(LC)の周波数依存性L1(HT)が示されている。ローパスフィルタLCのカットオフ周波数fcは、上記(4)式で与えられる。
このカットオフ周波数fcよりも低い周波数fでは、ローパスフィルタLCのゲインGain(LC)は略0dBとなって、カットオフ周波数fcよりも高い周波数fでは、ローパスフィルタLCのゲインGain(LC)は略−40dB/decの減衰率で減衰する。更にカットオフ周波数fcと一致する周波数fでは、ローパスフィルタLCのゲインGain(LC)が0dB以上に上昇すると言うピーク特性を示している。
図22の2番目には、出力電圧Voutを生成する平滑コイルLと平滑容量Cで構成されるローパスフィルタLCの位相遅延Phase(LC)の周波数依存性L2(HT)が示されている。
最高温時(+25℃よりも高い状態)においては、アルミ電解コンデンサによって構成された平滑容量Cの等価直列抵抗(ESR)が最小となるので、周波数依存性L2(HT)に示したように、ローパスフィルタLCの位相遅延Phase(LC)は−180近くに達するものとなる。これは、上記非特許文献1の小さな等価直列抵抗(ESR)を有する出力平滑コンデンサを使用するとLCフィルタでの位相遅延が180度近くまで遅れる言う記載と一致するものである。
図22の3番目には、誤差増幅器11のゲインの周波数依存性が示されている。周波数依存性L3(HT)は誤差増幅器11に位相補償回路14または位相補償回路14´が接続されていない状態の誤差増幅器11のゲインの周波数依存性を示したものである。このように位相補償が不実施の状態における誤差増幅器11のゲインGain(EA)は、図22の3番目に示すように第1ポールP1と第2ポールP2等を有するものである。この第1ポールP1と第2ポールP2とは、誤差増幅器11を構成する多段増幅回路の前段増幅器の遅延と後段増幅器の遅延等とに起因する。第1ポールP1では誤差増幅器11のゲインGain(EA)は3dB減衰して、更に周波数fが高くなるとゲインGain(EA)は20dB/decで減衰する。更に、第2ポールP2では誤差増幅器11のゲインGain(EA)は3dB減衰して、更に周波数fが高くなるとゲインGain(EA)は40dB/decで減衰する。また周波数fが高くなると、ゲインGain(EA)は0dB以下に低下する。
図22の4番目には、誤差増幅器11の位相遅延の周波数依存性が示されている。周波数依存性L5(HT)は誤差増幅器11に位相補償回路14または位相補償回路14´が接続されていない状態の誤差増幅器11の位相遅延の周波数依存性を示したものである。第1ポールP1で位相補償が不実施の状態の位相遅延は、−45°に達する。更に周波数fが高くなると、位相補償が不実施の状態の位相遅延は、−90°に達した後、第1ポールP2で位相補償が不実施の状態の位相遅延は、−135°に達する。更に、周波数fが高くなると、位相補償が不実施の状態の位相遅延は、−180°を超過する。位相補償が不実施の状態のゲインGain(EA)が0dBとなるクロスオーバー周波数において、十分な位相余裕が周波数依存性L5(HT)で実現されずに、実施の形態1による半導体集積回路10を使用した安定化電源回路1が不安定となったり異状発振する危険性が生じる。特に、最高温時(+25℃よりも高い状態)にアルミ電解コンデンサにより構成された平滑容量Cの等価直列抵抗(ESR)が最小となることに起因したローパスフィルタLCでの位相遅延Phase(LC)の−180°と、誤差増幅器11の位相遅延の−180°とを合計して、−360°の合計位相遅延となり、不安定動作や異状発振の危険性が顕著に増大する。
この最高温時(+25℃より高い状態)における危険性を低減するために、誤差増幅器11に接続された位相補償回路14または位相補償回路14´の時定数は最大値に設定されて、最も強い位相補償特性が設定されるものである。すなわち、位相補償回路14または位相補償回路14´の時定数が最大値に設定されることによって、図22の3番目に示すように誤差増幅器11のゲインの周波数依存性は、周波数依存性L3(HT)から周波数依存性L4(HT)に変化する。従って、この変化によって第1ポールは、位相補償が不実施の状態での第1ポールP1から最強の位相補償が実施の状態での第1ポールP1´´に移動する。
この第1ポールの移動によって、図22の4番目に示すように誤差増幅器11の位相遅延の周波数依存性は、周波数依存性L5(HT)から周波数依存性L6(HT)に変化する。このように誤差増幅器11の位相遅延の周波数依存性が周波数依存性L5(HT)から周波数依存性L6(HT)に変化した後は、位相補償の実施の状態のゲインGain(EA)が0dBとなるクロスオーバー周波数において、十分な位相余裕が周波数依存性L6(HT)で実現されることが理解される。
最高温時(+25℃より高い状態)においては、アルミ電解コンデンサによって構成された平滑容量Cの等価直列抵抗(ESR)が最小となるので、平滑コイルLと平滑容量Cとを含んだローパスフィルタでの位相遅延が−180°に達して、スイッチングレギュレータの負帰還制御系が不安定となる危険性が低い。従って、最高温時に検出制御回路15によって位相補償回路14または位相補償回路14´が最強の位相補償特性に設定して誤差増幅器11のゲインGain(EA)を出力電圧リップルの比較的高い周波数で比較的小さな値に設定しても、平滑容量Cの等価直列抵抗(ESR)が最小のローパスフィルタによって出力電圧リップルを十分抑圧することが可能となる。更に、この最高温時での最強の位相補償特性により誤差増幅器11のゲインGain(EA)が0dBとなるクロスオーバー周波数で十分な位相余裕を確保することができるので、顕著に増大した不安定動作や異状発振の危険性を効果的に低減することが可能となる。
更に、図22の4番目には、最高温時での最強の位相補償の実施による第1ポールP1´´の周波数fp(HT)が以前の図21にて説明した最低温時での最弱の位相補償の実施による第1ポールP1´の周波数fp(LT)よりも低い周波数であることが示されている。
尚、図1乃至図20で説明した実施の形態1による半導体集積回路10を使用した安定化電源回路1は、図21で説明した最低温時(−25℃よりも低い状態)での最弱の位相補償と図22で説明した最高温時(+25℃より高い状態)での最強の位相補償だけではなく、上述した4段階の位相補償特性を実行するために更に下記の位相補償動作を実行するものである。すなわち、図1乃至図20で説明した実施の形態1による半導体集積回路10を使用した安定化電源回路1は、低温時(−25℃より高く+0℃より低い状態)での比較的弱い位相補償と高温時(+0℃よりも高く+25℃より低い高い状態)の比較的強い位相補償動作を実行するように構成されたものである。
図22の4番目に示した最高温時(+25℃よりも高い状態)での最強の位相補償の実施による第1ポールP1´´の周波数fp(HT)は、図10に示した位相補償回路14では、次式に示すように最大値の時定数R3(C10+C11+C12+C13)よって与えられる。
fp(HT)=1/2πR3VC1
=1/2πR3(C10+C11+C12+C13) …(9)式
図21の4番目に示した最高温時(+25℃より高い状態)での最強の位相補償の実施による第1ポールP1´´の周波数fp(HT)は、図13に示した位相補償回路14では、次式に示すように最大値の時定数R3C10よって与えられる。
fp(HT)=1/2πR3VC1=1/2πR3C10 …(10)式
図21の4番目に示した最高温時(+25℃より高い状態)での最強の位相補償の実施による第1ポールP1´´の周波数fp(HT)は、図15に示した位相補償回路14では、次式に示すように最大値の時定数R3(C10+7C)よって与えられる。
fp(HT)=1/2πR3VC1
=1/2πR3(C10+7C) …(11)式
図21の4番目に示した最高温時(+25℃より高い状態)での最強の位相補償の実施による第1ポールP1´´の周波数fp(HT)は、図19に示した位相補償回路14´では、次式に示すように最小値の時定数(R30+R31+R32+R33)C2よって与えられる。
fp(HT)=1/2πVR4C2
=1/2π(R30+R31+R32+R33)C2 …(12)式
[実施の形態2]
図23は、実施の形態2による半導体集積回路10を使用した安定化電源回路1を利用した電子装置の構成を示す図である。
図23に示した実施の形態2による半導体集積回路10を使用した安定化電源回路1が図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1と相違するのは、図23の実施の形態2による半導体集積回路10を使用した安定化電源回路1が昇圧型安定化電源回路である点である。
まず、最初の相違点は、下記の通りである。
図23の実施の形態2による半導体集積回路10を使用した安定化電源回路1を昇圧型安定化電源回路として動作させるために、オン期間TONに磁気エネルギーが蓄積される平滑コイルLは、安定化電源回路1の入力端子Vinと出力制御回路12の入力端子との間に接続されている。出力制御回路12の入力端子にはNチャネルMOSトランジスタMN1のドレインとダイオードDiのアノードとが接続され、出力制御回路12の出力端子にはダイオードDiのカソードが接続され、NチャネルMOSトランジスタMN1のソースは接地電圧GNDに接続される。
次の相違点は、図23に示した実施の形態2による半導体集積回路10では、図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1と比較するとPチャネルMOSトランジスタMP1からNチャネルMOSトランジスタMN1に置換されているので、比較器Cmpの反転出力端子の反転出力信号によってNチャネルMOSトランジスタMN1のゲートが駆動される。
上記の相違点以外は、図23に示した実施の形態2による半導体集積回路10に含まれた誤差増幅器11と出力制御回路12とPWM制御回路13と2個の分圧抵抗R1、R2と位相補償回路14と検出制御回路15の構成は、図1乃至図22で説明した実施の形態1による半導体集積回路10と同一であるので、重複する説明は省略する。
PWM制御回路13の制御によって、平滑コイルLに磁気エネルギーが蓄積されるオン期間TONにNチャネルMOSトランジスタMN1とダイオードDiとはそれぞれオン状態とオフ状態に制御され、平滑コイルLの磁気エネルギーが消費されるオン期間TOFFにNチャネルMOSトランジスタMN1とダイオードDiとはそれぞれオフ状態とオン状態に制御される。
負荷回路3に流入する出力電流Ioutの増加によって出力電圧Voutが減少すると、誤差増幅器11の反転入力端子−に供給される分圧電圧Vm1も減少して、誤差増幅器11の出力端子Np2での誤差検出出力電圧Vd2は増加する。その結果、PWM制御回路13において、比較器Cmpの非反転入力端子+に供給される三角波生成器TWGの三角波信号の電圧レベルが比較器Cmpの反転入力端子−に供給される誤差増幅器11の誤差検出出力電圧Vd2の電圧レベルより低下するオン期間TONの時間が、増大されるものとなる。従って、上記(2)式より明らかなように、オン期間TONの時間の増大に応答して、昇圧型スイッチングレギュレータとして構成された安定化電源回路1の出力電圧Voutが増加され、出力電圧Voutは略一定に維持される。
図23に示した実施の形態2による半導体集積回路10を使用した昇圧型安定化電源回路1も、図1乃至図22で説明した実施の形態1による半導体集積回路10を使用した降圧型安定化電源回路1と同様に温度変化に応答する位相補償動作を実行するものである。
すなわち、図23に示した実施の形態2による半導体集積回路10を使用した昇圧型安定化電源回路1においても周囲温度が高温である場合には、半導体集積回路10の温度とアルミ電解コンデンサによって構成された平滑容量Cの温度も高温となる。この高温時には、ローパスフィルタでアルミ電解コンデンサにより構成された平滑容量Cの等価直列抵抗(ESR)の抵抗値が小さくなって、平滑コイルLと平滑容量Cを含んだローパスフィルタでの位相遅れが180度近くに達するものである。一方、誤差増幅器11の反転入力端子−と出力端子Np2との間に180度の位相遅れが存在するので、ローパスフィルタと誤差増幅器11との合計の位相遅延は360度に達して、スイッチングレギュレータが不安定となり異常発振を起こす危険性がある。
この危険性を考慮して、図23に示した実施の形態2による半導体集積回路10を使用した昇圧型安定化電源回路1においても、検出制御回路15は、この高温状態を検出してその検出結果に従って位相補償回路14を制御して強い位相補償特性に設定する。強い位相補償特性に設定された位相補償回路14の作用により、ローパスフィルタと誤差増幅器11の合計のループゲインが0dBとなる周波数における誤差増幅器11の位相遅れが180度よりも小さく制御される。その結果、合計のループゲインが0dBとなる周波数における周波数余裕が確保されて、高温状態におけるスイッチングレギュレータの不安定動作と異常発振を起こす危険性を軽減することが可能となる。位相補償回路14の強い位相補償特性は、検出制御回路15によって位相補償回路14の直列接続された補償抵抗R3と補償容量VC1の時定数を大きな値に設定することによって実現される。
図23に示した実施の形態2による半導体集積回路10を使用した昇圧型安定化電源回路1においても、周囲温度が低温である場合には、半導体集積回路10の温度とアルミ電解コンデンサにより構成された平滑容量Cの温度も低温となる。この高温時には、ローパスフィルタでアルミ電解コンデンサにより構成された平滑容量Cの等価直列抵抗(ESR)の抵抗値が著しく増大して、平滑コイルLと平滑容量Cとを含んだローパスフィルタでの位相遅れは180度より小さくなり、不安定動作と異常発振とを起こす危険性が低減されるものである。その一方で、平滑容量Cの等価直列抵抗(ESR)の抵抗値の増大によって、平滑コイルLと平滑容量Cとを含んだローパスフィルタでの出力電圧リップルが増大して、スイッチングレギュレータの負帰還制御系が不安定となる危険性がある。この危険性を考慮して、図23に示した実施の形態2による半導体集積回路10を使用した昇圧型安定化電源回路1でも、検出制御回路15はこの低温状態を検出してその検出結果に従って位相補償回路14を制御して弱い位相補償特性に設定するものである。弱い位相補償特性に設定された位相補償回路14の作用により、出力電圧リップルの高い周波数成分における誤差増幅器11のゲインとループゲインとが比較的大きな値に設定される。その結果、出力電圧リップルの高い周波数成分での高いループゲインによって、スイッチングレギュレータには強い負帰還制御が実行されるので、スイッチングレギュレータの負帰還制御系が不安定となる危険性を軽減することが可能となる。位相補償回路14の弱い位相補償特性は、検出制御回路15によって位相補償回路14の直列接続された補償抵抗R3と補償容量VC1の時定数を小さな値に設定することによって実現される。
負荷回路3が安定化電源回路1の出力電圧Voutとして高電圧の動作電源電圧を必要とする場合には、図1乃至図22で説明した実施の形態1による半導体集積回路10を使用した降圧型安定化電源回路1ではなく、図23に示した実施の形態2による半導体集積回路10を使用した昇圧型安定化電源回路1が特に使用されるものである。しかし、その場合には、ローパスフィルタの平滑容量Cは、高電圧の動作電源電圧によって破壊されないように高降伏電圧が必要とされる。
ローパスフィルタの平滑容量Cとして等価直列抵抗(ESR)の小さなセラミックコンデンサを使用する場合には、高降伏電圧のセラミックコンデンサは特に高コストとなり、安定化電源回路装置の製造コストが特に増加すると言う問題点がある。
それに対してローパスフィルタの平滑容量Cとして等価直列抵抗(ESR)の大きなアルミ電解コンデンサを使用する場合には、高降伏電圧のアルミ電解コンデンサは高降伏電圧のセラミックコンデンサと比較して比較的安価である。従って、負荷回路3に高電圧の動作電源電圧を供給する図23に示した実施の形態2による半導体集積回路10を使用した昇圧型安定化電源回路1は、ローパスフィルタでの高降伏電圧の平滑容量Cとして比較的安価なアルミ電解コンデンサの使用を可能とするものである。その結果、図23に示した実施の形態2によれば、負荷回路3に高電圧の動作電源電圧を供給する昇圧型安定化電源回路装置の製造コストの増大を軽減することが可能となる。
[実施の形態3]
図24は、実施の形態3による半導体集積回路10を使用した安定化電源回路1を利用した電子装置の構成を示す図である。
図24に示した実施の形態3による半導体集積回路10を使用した安定化電源回路1が図1に示した実施の形態1による半導体集積回路10を使用した安定化電源回路1と相違するのは、図24の実施の形態3による半導体集積回路10を使用した安定化電源回路1がシリーズレギュレータ型の安定化電源回路である点である。
すなわち、図24の実施の形態3による半導体集積回路10を使用した安定化電源回路1をシリーズレギュレータ型安定化電源回路として動作させるために、入力電圧Vinが変動しても出力電圧Voutが一定となるように誤差増幅器11によって出力制御回路12の電圧降下が調整されて、入力電圧Vinの変動が出力制御回路12の電圧降下によって吸収されるものである。従って、図24の実施の形態3による半導体集積回路10の出力制御回路12は、上述した実施の形態1および実施の形態2のようにスイッチング動作を実行するのではなく、出力制御回路12の電圧降下がリニアに変化するリニア動作を実行するものである。
従って、図24の実施の形態3による半導体集積回路10からは、上述の実施の形態1および実施の形態2のスイッチング動作を実行するためのPWM制御回路13が省略されている。その結果、図24の実施の形態3による半導体集積回路10では、出力制御回路12の電圧降下素子であるトランジスタMN1の制御入力端子は、誤差増幅器11の出力端子Np2の誤差検出出力電圧Vd2により直接駆動されている。
図24の実施の形態3による半導体集積回路1の例では、出力制御回路12の電圧降下素子であるトランジスタは、NチャネルMOSトランジスタMN1により構成されているが、NPNバイポーラトランジスタにより構成されることも可能である。他の例として、出力制御回路12の電圧降下素子であるトランジスタをPチャネルMOSトランジスタまたはPNPバイポーラトランジスタによって構成する場合には、2個の分圧抵抗R1、R2の接続ノードNp1の分圧電圧Vm1は誤差増幅器11の非反転入力端子+に供給され、誤差検出のための基準電圧Vrefは誤差増幅器11の反転入力端子−に供給される。
負荷回路3に流入する出力電流Ioutの増加によって出力電圧Voutが減少すると、誤差増幅器11の反転入力端子−に供給される分圧電圧Vm1も減少して、誤差増幅器11の出力端子Np2での誤差検出出力電圧Vd2は増加する。その結果、出力制御回路12の電圧降下素子であるNチャネルMOSトランジスタMN1の導通度が増加して電圧降下素子の電圧降下が減少して、安定化電源回路1の出力電圧Voutが増加され、出力電圧Voutは略一定に維持される。
図24に示した実施の形態3による半導体集積回路10を使用したシリーズレギュレータ型の安定化電源回路1では、負荷回路3に安定化電源回路1の出力電圧Voutを供給する電源配線には無視できない寄生インダクタンスL´が存在するものである。この電源配線の配線長が長くなる場合には、寄生インダクタンスL´のインダクタンスも大きくなる。
負荷回路3と並列に出力リップル電圧を抑圧するために大容量を有する平滑容量Cが接続された場合には、寄生インダクタンスL´と平滑容量Cとによってローパスフィルタが構成される。その結果、このローパスフィルタでの位相遅れが略180度に達する一方、誤差増幅器11の反転入力端子−と出力端子Np2との間に180度の位相遅れが存在するので、ローパスフィルタと誤差増幅器11との合計の位相遅延は360度に達して、リニア動作を実行するシリーズレギュレータが不安定となり異常発振を起こす危険性がある。従って、この危険性を考慮して、図24に示した実施の形態3による半導体集積回路10においても、位相補償回路14が誤差増幅器11に接続されているものである。
更に、図24に示した実施の形態3による半導体集積回路10を使用したシリーズレギュレータ型の安定化電源回路1には、負荷回路3に供給される出力電圧Vout中に含まれるリップル電圧を抑圧するための平滑容量Cとして低コストのアルミ電解コンデンサが使用される。この場合も、低温時でアルミ電解コンデンサによって構成された平滑容量Cの等価直列抵抗(ESR)の抵抗値が著しく増大して、シリーズレギュレータが不安定となり異常発振を起こす可能性がある。これを考慮して、図24に示した実施の形態3による半導体集積回路10の位相補償回路14にも、検出制御回路15が接続されている。検出制御回路15は、この低温状態を検出してその検出結果に従って位相補償回路14を制御して弱い位相補償特性に設定する。弱い位相補償特性に設定された位相補償回路14の作用によって、出力電圧リップルの高い周波数成分での誤差増幅器11のゲインとループゲインとが比較的大きな値に設定される。その結果、出力電圧リップルの高い周波数成分での高いループゲインにより、シリーズレギュレータには強い負帰還制御が実行されるものとなるので、シリーズレギュレータの負帰還制御系が不安定となる危険性を軽減することが可能となる。
一方、高温時には、ローパスフィルタでアルミ電解コンデンサにより構成された平滑容量Cの等価直列抵抗(ESR)の抵抗値が小さくなり、寄生インダクタンスL´と平滑容量Cとを含んだローパスフィルタでの位相遅れが180度近くに達する。一方、誤差増幅器11の反転入力端子−と出力端子Np2の間に180度の位相遅れが存在するので、ローパスフィルタと誤差増幅器11との合計の位相遅延は360度に達して、シリーズレギュレータが不安定となって異常発振を起こす危険性がある。この危険性を考慮して、図24に示した実施の形態3による半導体集積回路10を使用した安定化電源回路1では、検出制御回路15はこの高温状態を検出してその検出結果に従って位相補償回路14を制御して強い位相補償特性に設定する。強い位相補償特性に設定された位相補償回路14の作用によって、ローパスフィルタと誤差増幅器11の合計のループゲインが0dBとなる周波数における誤差増幅器11の位相遅れが180度よりも小さく制御される。その結果、合計のループゲインが0dBとなる周波数における周波数余裕が確保されて、高温状態におけるシリーズレギュレータの不安定動作と異常発振を起こす危険性を軽減することが可能となる。
尚、上述した実施の形態1乃至実施の形態3によれば、ローパスフィルタの平滑容量Cにセラミックコンデンサを使用した場合には、最低温時(−25℃よりも低い状態)から最高温時(+25℃より高い状態)までのいずれの状態においても、セラミックコンデンサの等価直列抵抗(ESR)の抵抗値が小さいので、検出制御回路15は位相補償回路14を制御して強い位相補償特性に設定する。しかし、このいずれの状態における位相補償回路14の強い位相補償特性によって、特別の弊害が生じることはないものとなる。
《車両への搭載》
図25は、上述の非安定化電源2と負荷回路3と実施の形態1乃至実施の形態3のいずれかの半導体集積回路を使用した安定化電源回路1とが、車両27に搭載される様子を示す図である。
すなわち、図25は陸上を移動する車両としての自動車27の動力源であるエンジン28を制御する電子制御装置(ECU:Electronic Control Unit)29の内部に、負荷回路3であるマイクロコントローラと呼ばれる半導体集積回路が搭載される。更に、この電子制御装置(ECU)29の内部には、上述の非安定化電源2と実施の形態1乃至実施の形態3のいずれかの半導体集積回路を使用した安定化電源回路1とが搭載されている。
すなわち、図25に示した電子制御装置(ECU)29の内部の負荷回路3は、安定化電源回路1から供給される出力電源電圧により動作するマイクロコントローラであり、点火機構、燃料系統、吸排気系統、始動制御等を制御するものである。すなわち、点火機構はプラグの点火時期を制御して、燃料系統は燃料噴射装置(噴射タイミング、噴射量、アイドル回転数)、フューエルポンプを制御する。吸排気系統はスロットル開度(ドライブ・バイ・ワイヤ)、過給器(ターボチャージャー、スーパーチャージャー)の過給圧、排気デバイス、排ガス還元量を制御する。動弁機構はバルブタイミング、バルブリフト量を制御して、始動制御はセルモーター、イモビライザーを制御する。
特に、図25に示した電子制御装置(ECU)29の内部の負荷回路3であるマイクロコントローラにエンジンの回転数および温度、ギアポジション、スロットル開度等の複数の入力情報が供給されることによって、点火時期や噴射タイミング、噴射量等の複数のエンジン制御情報がマイクロコントローラから生成される。
図26は、図25に示した電子制御装置(ECU)29の内部の負荷回路3であるマイクロコントローラとしての半導体集積回路3の構成を示す図である。
図26に示したように、半導体集積回路3の半導体チップIC_Chipは、アナログ回路コア310とデジタル回路コア320とを含んでいる。アナログ回路コア310には例えば、5ボルトと比較的高い電圧に設定されたアナログ電源電圧AVccが安定化電源回路1から供給される一方、アナログ回路コア310にはアナログ接地電位AVssが供給される。更に、デジタル回路コア320には、例えば略1ボルトと比較的低い電圧に設定されたデジタル電源電圧Vccが安定化電源回路1から供給される一方、デジタル回路コア320にはデジタル接地電位Vssが供給される。
《アナログ回路コア》
アナログ回路コア310は、アナログマルチプレクサー(MPX)311と逐次比較型A/D変換器(SAR_ADC)312を含んでいる。アナログマルチプレクサー(MPX)311に供給される複数のアナログ入力信号AN0、AN1、AN2…AN7は、エンジンの回転数および温度、ギアポジション、スロットル開度等の複数の入力情報である。アナログマルチプレクサー(MPX)311によって複数のアナログ入力信号AN0、AN1、AN2…AN7が逐次選択され、選択されたアナログ入力信号はアナログマルチプレクサー(MPX)311の出力端子から逐次比較型A/D変換器(SAR_ADC)312の入力端子に供給される。
《デジタル回路コア》
デジタル回路コア320は、中央処理ユニット(CPU)321とランダムアクセスメモリ(RAM)322とフラッシュ不揮発性メモリデバイス(NV_Flash)323とリードオンリーメモリ(ROM)324とバススイッチコントローラ(BSC)325とを含んでいる。
すなわち、中央処理ユニット(CPU)321には、CPUバスCPU_Busと制御線Cntr_Linesとを介して、ランダムアクセスメモリ(RAM)322とフラッシュ不揮発性メモリデバイス(NV_Flash)323とリードオンリーメモリ(ROM)324とバススイッチコントローラ(BSC)325とが接続されている。尚、中央処理ユニット(CPU)321には、CPUバスCPU_Busと制御線Cntr_Linesと周辺バスPeriph_Busとバススイッチコントローラ(BSC)325とを介して、複数の周辺回路Periph_Cir1、Periph Cir2が接続されている。
従って、アナログ回路コア310のアナログマルチプレクサー(MPX)311により逐次選択された複数の入力アナログ信号が逐次比較型A/D変換器(SAR_ADC)312によって複数のデジタル信号に逐次変換される。逐次変換された複数のデジタル信号は、周辺バスPeriph_Bus、バススイッチコントローラ(BSC)325、CPUバスCPU_Busを介して、ランダムアクセスメモリ(RAM)322に格納される。
フラッシュ不揮発性メモリデバイス(NV_Flash)323とリードオンリーメモリ(ROM)324の少なくともいずれか一方に格納されたECU制御プログラムに従って、中央処理ユニット(CPU)321はランダムアクセスメモリ(RAM)322に格納された複数のデジタル信号から点火時期や噴射タイミング、噴射量等の複数のエンジン制御情報を算出する。中央処理ユニット(CPU)321によって算出された複数のエンジン制御情報は、CPUバスCPU_Busと制御線Cntr_Linesと周辺バスPeriph_Busとバススイッチコントローラ(BSC)325とを介して、複数の周辺回路Periph_Cir1、Periph Cir2に供給される。
更に、図25に示した上述の非安定化電源2と負荷回路3と実施の形態1乃至実施の形態3のいずれかの半導体集積回路を使用した安定化電源回路1とが搭載される車両27は、動力源を内燃エンジン28とする自動車にのみ限定されるものではない。
例えば、この車両27は、バッテリーまたは燃料電池からの電気エネルギーによって駆動されるモーターを動力源とする電気自動車によって構成されるものである。
この電気自動車においては、電子制御装置(ECU)29はアクセルペダルの踏み量に応答してバッテリーまたは燃料電池からの電気エネルギーを調整してモーターの出力を制御するものである。この制御において、モータトルクは基本的にアクセルペダルの踏み量に比例するが、更に高速ではエンジンブレーキに相当する負のトルク(減速トルク)を発生する必要がある。また、また進行方向と逆向きに下がる(上り坂で後退方向に下がる)時には進行方向のトルクを発生させる必要があり、進行方向の向きに下がる(下り坂で進行方向に下がる)時には後退方向のトルクを発生させる必要ある。このような電気自動車27のモーター28を制御する電子制御装置(ECU)29の内部に、上述の非安定化電源2と負荷回路3と実施の形態1乃至実施の形態3のいずれかの半導体集積回路を使用した安定化電源回路1が搭載されることが可能である。
更に、図25に示した車両27としては、エンジンとモーターの2つを動力源とするハイブリッドカーとすることも可能である。すなわち、実施の形態1乃至実施の形態3のいずれかの半導体集積回路を使用した安定化電源回路1から生成される出力電源電圧が供給される負荷3は、車両の動力源であるエンジンとモーターとの少なくともいずれか一方を制御する電子制御装置(ECU)29を含むものである。
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、図23に示した実施の形態2による半導体集積回路10を使用した昇圧型安定化電源回路1と図24に示した実施の形態3による半導体集積回路10を使用した安定化電源回路1において、検出制御回路15は、図4に示したように温度測定回路151とコード生成回路152とによって構成されることが可能である。その他の例では、この検出制御回路15は、図8に示したようにリップル電圧測定回路153とコード生成回路154とによって構成されることが可能である。
更に図23に示した実施の形態2による半導体集積回路10と図24に示した実施の形態3による半導体集積回路10は、図1に示した実施の形態1による半導体集積回路10と同様に単一の半導体チップの形態またはシステムインパッケージ(SIP)またはマルチチップモジュール(MCP)の形態に構成されることが可能である。
更に図23に示した実施の形態2による半導体集積回路10と図24に示した実施の形態3による半導体集積回路10においては、図18に示した実施の形態1による半導体集積回路10と同様に誤差増幅器11の反転入力端子と接地電圧GNDとの間に、検出制御回路15によって位相補償特性が制御される位相補償回路14´を接続することも可能である。
また更に図23に示した実施の形態2による半導体集積回路10と図24に示した実施の形態3による半導体集積回路10で使用される位相補償回路14、14´として、図1に示したように補償抵抗R3を固定抵抗として、補償容量C1を検出制御回路15のデジタル制御信号コード信号Cnt1により容量値が可変制御される可変容量VC1によって構成することができる。この位相補償回路14、14´の他の例としては、図8に示したように補償容量C2を固定容量として、補償抵抗R4を検出制御回路15のデジタル制御信号コード信号Cnt1により抵抗値が可変制御される可変抵抗VC4によって構成することもできる。
図4と図8に示した実施の形態1の検出制御回路15において3個の基準値を使用してアナログ入力電圧を4個の多値レベルに判定するA/D変換を実行するコード生成回路152とコード生成回路153とは、図5と図9とに示すようにフラッシュ型A/D変換器にのみ限定されるものではない。
4個の多値レベルに判定するA/D変換を実行するコード生成回路152とコード生成回路153とは、逐次比較型A/D変換器もしくはパイプライン型A/D変換器を使用することが可能である。
逐次比較型A/D変換器は、電圧比較器と逐次変換レジスタと局部D/A変換器とによって構成される。最初のA/D変換動作に先行して逐次変換レジスタと局部D/A変換器とによって1/2のレベルの基準値が生成され、1/2のレベルの基準値は電圧比較器の非反転入力端子に供給される。電圧比較器の反転入力端子にアナログ入力電圧が供給されて、最初のA/D変換動作が実行され、最初のA/D変換動作によって逐次変換レジスタに最上位ビット(MSB)の1ビットが格納される。最上位ビット(MSB)の1ビットがハイレベル“1”である場合には逐次変換レジスタと局部D/A変換器によって基準値は3/4のレベルに変更され、最上位ビット(MSB)の1ビットがローレベル“0”である場合には逐次変換レジスタと局部D/A変換器によって基準値は1/4のレベルに変更される。その後、2回目のA/D変換動作が実行され、この2回目のA/D変換動作によって逐次変換レジスタに最下位ビット(LSB)の1ビットが格納され、4個の多値レベルのA/D変換が完了するものである。
パイプライン型A/D変換器は、サンプル・ホールド回路と局部A/D変換器と局部D/A変換器と減算器と増幅器とを含む基本回路ブロックを複数個、直列に接続することによって構成される。第1段目の基本回路ブロックでは、アナログ入力電圧はサンプル・ホールド回路によってサンプル・ホールドされて、サンプル・ホールド回路のアナログ出力電圧は局部A/D変換器によって第1回目のA/D変換が実行される。局部A/D変換器による第1回目のA/D変換結果は局部D/A変換器により第1のアナログ基準値に変換され、減算器でアナログ出力電圧から第1のアナログ基準値が減算され、減算出力信号は増幅器により増幅され、増幅出力信号は残差信号として第2段目の基本回路ブロックの入力端子に供給される。更に第2段目の基本回路ブロックにおいても上述した第1段目の基本回路ブロックと同様な動作が実行され、最終段目の基本回路ブロックまで同様な動作が実行される。パイプライン型A/D変換器は、直列接続された基本回路ブロックを複数個、含むことによって、上述した逐次比較型A/D変換器と同様に、4個またはそれ以上の多値レベルのA/D変換を実行することが可能である。
1…安定化電源回路
2…非安定化電源
3…負荷回路
10…半導体集積回路
11…誤差増幅器
12…出力制御回路
13…PWM制御回路
14、14´…位相補償回路14
15…検出制御回路
L…平滑コイル
C…平滑容量
Vin…入力電圧
Vout…出力電圧
GND…接地電圧
MP1…MOSトランジスタ
Di…ダイオード
R1、R2…分圧抵抗

Claims (17)

  1. 入力端子に供給される入力電源電圧から出力端子に接続される平滑容量と負荷との並列接続に出力電源電圧を供給可能な安定化電源回路に利用される半導体集積回路であって、
    前記半導体集積回路は、前記出力電源電圧の誤差を検出する誤差増幅器と、前記入力端子と前記出力端子との間に接続された出力制御回路と、前記誤差増幅器に接続された位相補償回路と、前記位相補償回路に接続された検出制御回路とを具備して、
    前記出力制御回路は、前記出力電源電圧の前記誤差に応答する前記誤差増幅器によって制御されることによって、前記出力電源電圧を生成し、
    前記位相補償回路は補償抵抗と補償容量とを含み、前記補償抵抗と前記補償容量とのいずれかは、前記平滑容量の温度に従って可変制御可能な可変定数素子であり、
    前記検出制御回路は、前記平滑容量の等価直列抵抗の温度の変動または当該温度の変動による抵抗の変動を検出し、
    前記平滑容量の前記温度が所定の温度より低い状態において、前記位相補償回路の時定数を所定の時定数よりも小さな時定数に設定し、
    前記平滑容量の前記温度が前記所定の温度より高い状態において前記位相補償回路の前記時定数を前記所定の時定数より大きな他の時定数に設定する
    半導体集積回路。
  2. 請求項において、
    前記平滑容量の前記温度が前記低い状態において、前記小さな時定数の位相補償によって設定されるポール周波数が所定の周波数よりも高い周波数に設定され、
    前記平滑容量の前記温度が前記高い状態において、前記大きな時定数の位相補償によって設定されるポール周波数が前記所定の周波数よりも低い周波数に設定される
    半導体集積回路。
  3. 請求項において、
    前記検出制御回路は前記平滑容量の前記等価直列抵抗の前記温度の変動または前記抵抗の変動を少なくとも4段階で検出することによって、前記位相補償回路の位相補償特性を少なくとも4段階で可変制御する
    半導体集積回路。
  4. 請求項において、
    前記検出制御回路は、少なくとも3個の基準値を使用して、前記温度の変動または前記抵抗の変動であるアナログ入力信号を少なくとも4個の多値レベルに判定するA/D変換を実行する
    半導体集積回路。
  5. 請求項において、
    前記A/D変換は、フラッシュ型A/D変換器と逐次比較型A/D変換器とパイプライン型A/D変換器とのいずれかによって実行される
    半導体集積回路。
  6. 請求項において、
    前記検出制御回路はPN接合ダイオードの順方向電圧降下の温度変化率を利用することによって、前記安定化電源回路の周囲温度である前記平滑容量の前記温度の変動を検出する
    半導体集積回路。
  7. 請求項において、
    前記検出制御回路は前記出力電源電圧中に含まれるリップル電圧の電圧振幅レベルの変動を検出することによって、前記温度の変動による前記平滑容量の前記等価直列抵抗の前記抵抗の変動を検出する
    半導体集積回路。
  8. 請求項において、
    前記平滑容量と前記負荷との前記並列接続と前記出力端子との間にはローパスフィルタの平滑コイルが接続可能とされ、
    前記出力制御回路は、前記入力端子と前記出力端子との間に接続された第1スイッチ素子と、前記出力端子と接地電圧との間に接続された第2スイッチ素子を含み、
    前記半導体集積回路は、前記誤差増幅器の誤差検出出力信号に応答して、前記出力制御回路の前記第1スイッチ素子と前記第2スイッチ素子とのスイッチングを制御するスイッチ制御回路を更に具備して、
    前記スイッチ制御回路によって前記第1スイッチ素子がオン状態に制御され前記第2スイッチ素子がオフ状態に制御される期間は、前記ローパスフィルタの前記平滑コイルに磁気エネルギーが蓄積されるオン期間となるものであり、
    前記スイッチ制御回路によって前記第1スイッチ素子がオフ状態に制御され前記第2スイッチ素子がオン状態に制御される他の期間は、前記ローパスフィルタの前記平滑コイルの磁気エネルギーが消費されるオフ期間となるものであり、
    前記スイッチ制御回路が前記誤差増幅器の前記誤差検出出力信号に応答して前記オン期間と前記オフ期間とをそれぞれ所定の値に設定して、前記入力電源電圧よりも降圧された前記出力電源電圧が前記安定化電源回路から生成される
    半導体集積回路。
  9. 請求項において、
    前記入力電源電圧が供給される前記入力端子に平滑コイルの一端が接続可能とされ、前記平滑コイルの他端が前記出力制御回路に接続可能とされ、
    前記出力制御回路は、前記平滑コイルの前記他端と前記出力端子との間に接続可能とされる第1スイッチ素子と、前記平滑コイルの前記他端と接地電圧との間に接続可能とされる第2スイッチ素子を含み、
    前記半導体集積回路は、前記誤差増幅器の誤差検出出力信号に応答して、前記出力制御回路の前記第1スイッチ素子と前記第2スイッチ素子とのスイッチングを制御するスイッチ制御回路を更に具備して、
    前記スイッチ制御回路によって前記第2スイッチ素子がオン状態に制御され前記第1スイッチ素子がオフ状態に制御される期間は、前記平滑コイルに磁気エネルギーが蓄積されるオン期間となるものであり、
    前記スイッチ制御回路によって前記第2スイッチ素子がオフ状態に制御され前記第1スイッチ素子がオン状態に制御される他の期間は、前記平滑コイルの磁気エネルギーが消費されるオフ期間となるものであり、
    前記スイッチ制御回路が前記誤差増幅器の前記誤差検出出力信号に応答して前記オン期間と前記オフ期間とをそれぞれ所定の値に設定して、前記入力電源電圧よりも昇圧された前記出力電源電圧が前記安定化電源回路から生成される
    半導体集積回路。
  10. 請求項において、
    前記出力端子には、前記平滑容量と前記負荷の前記並列接続が接続可能とされ、
    前記入力電源電圧が変動しても前記出力電源電圧が実質的に一定となるように前記誤差増幅器の誤差検出出力信号によって前記出力制御回路の電圧降下が調整されて、前記入力電源電圧の変動が前記出力制御回路の電圧降下によって吸収されるシリーズレギュレータとして前記安定化電源回路が動作する
    半導体集積回路。
  11. 請求項において、
    前記可変定数素子は、前記検出制御回路によって可変制御可能な可変抵抗素子と可変容量素子とのいずかである
    半導体集積回路。
  12. 請求項11において、
    前記誤差増幅器と前記出力制御回路と前記位相補償回路と前記検出制御回路とは、前記半導体集積回路の単一の半導体チップに集積化された
    半導体集積回路。
  13. 請求項11において、
    前記誤差増幅器と前記出力制御回路と前記位相補償回路と前記検出制御回路とは、システムインパッケージもしくはマルチチップモジュールによって構成された前記半導体集積回路の単一の樹脂封止パッケージに形成された
    半導体集積回路。
  14. 請求項において、
    前記負荷は、車両の動力源であるエンジンとモーターとの少なくともいずれか一方を制御する電子制御装置を含む
    半導体集積回路。
  15. 入力端子に供給される入力電源電圧から出力端子に接続される平滑容量と負荷との並列接続に出力電源電圧を供給可能な安定化電源回路に利用される半導体集積回路の動作方法であって、
    前記半導体集積回路は、前記出力電源電圧の誤差を検出する誤差増幅器と、前記入力端子と前記出力端子との間に接続された出力制御回路と、前記誤差増幅器に接続された位相補償回路と、前記位相補償回路に接続された検出制御回路とを具備して、
    前記出力制御回路は、前記出力電源電圧の前記誤差に応答する前記誤差増幅器によって制御されることによって、前記出力電源電圧を生成し、
    前記位相補償回路は補償抵抗と補償容量とを含み、前記補償抵抗と前記補償容量とのいずれかは、前記平滑容量の温度に従って可変制御可能な可変定数素子であり、
    前記検出制御回路は、前記平滑容量の等価直列抵抗の温度の変動または当該温度の変動による抵抗の変動を検出し、
    前記平滑容量の前記温度が所定の温度より低い状態において、前記位相補償回路の時定数を所定の時定数よりも小さな時定数に設定し、
    前記平滑容量の前記温度が前記所定の温度より高い状態において前記位相補償回路の前記時定数を前記所定の時定数より大きな他の時定数に設定する
    半導体集積回路の動作方法。
  16. 請求項15において、
    前記平滑容量の前記温度が前記低い状態において、前記小さな時定数の位相補償によって設定されるポール周波数が所定の周波数よりも高い周波数に設定され、
    前記平滑容量の前記温度が前記高い状態において、前記大きな時定数の位相補償によって設定されるポール周波数が前記所定の周波数よりも低い周波数に設定される
    半導体集積回路の動作方法。
  17. 請求項16において、
    前記検出制御回路は前記平滑容量の前記等価直列抵抗の前記温度の変動または前記抵抗の変動を少なくとも4段階で検出することによって、前記位相補償回路の位相補償特性を少なくとも4段階で可変制御する
    半導体集積回路の動作方法。
JP2014006361A 2014-01-17 2014-01-17 半導体集積回路およびその動作方法 Active JP6321967B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014006361A JP6321967B2 (ja) 2014-01-17 2014-01-17 半導体集積回路およびその動作方法
US14/593,912 US9600005B2 (en) 2014-01-17 2015-01-09 Semiconductor integrated circuit and method for operating the same for a stabilizing power supply
EP15150901.5A EP2897273B1 (en) 2014-01-17 2015-01-13 Semiconductor integrated circuit and method for operating the same
CN201510023733.1A CN104793677B (zh) 2014-01-17 2015-01-16 半导体集成电路及其动作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014006361A JP6321967B2 (ja) 2014-01-17 2014-01-17 半導体集積回路およびその動作方法

Publications (2)

Publication Number Publication Date
JP2015136229A JP2015136229A (ja) 2015-07-27
JP6321967B2 true JP6321967B2 (ja) 2018-05-09

Family

ID=52339042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014006361A Active JP6321967B2 (ja) 2014-01-17 2014-01-17 半導体集積回路およびその動作方法

Country Status (4)

Country Link
US (1) US9600005B2 (ja)
EP (1) EP2897273B1 (ja)
JP (1) JP6321967B2 (ja)
CN (1) CN104793677B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110362144A (zh) * 2019-08-16 2019-10-22 电子科技大学 基于指数补偿的低温漂高电源抑制比带隙基准电路

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6381953B2 (ja) * 2014-04-25 2018-08-29 ローム株式会社 スイッチング電源の制御回路およびそれを用いた電源回路、ならびに電子機器および基地局
EP3109648B1 (en) * 2015-06-25 2018-05-02 Mitsubishi Electric R&D Centre Europe B.V. Method and system for on-line monitoring an electrolytic capacitor condition
BR112018000931A2 (pt) * 2015-07-17 2018-09-11 Closed-Up Joint-Stock Company Drive dispositivo regulador para regular corrente contínua fluindo em um circuito de alimentação de potência de uma carga
CN106774591B (zh) * 2015-11-20 2018-02-23 明纬(广州)电子有限公司 具有温度补偿功能的反馈电路
JP6384733B2 (ja) * 2015-11-20 2018-09-05 本田技研工業株式会社 通信システム、及び制御装置
US9531086B1 (en) 2016-01-06 2016-12-27 International Business Machines Corporation Dynamic phased array tapering without phase recalibration
DE102016221863B4 (de) * 2016-11-08 2020-02-27 Dialog Semiconductor (Uk) Limited Schaltleistungsversorgung
CN107070190B (zh) * 2017-04-26 2020-06-09 华为技术有限公司 一种电源装置及其电容加热控制方法
US10193447B2 (en) * 2017-04-27 2019-01-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. DC topology circuit workable with various loads through inclusion of subtractor
CN107688366B (zh) * 2017-08-28 2020-11-17 广州慧智微电子有限公司 一种ldo电路及ldo的实现方法
KR102433843B1 (ko) * 2017-12-28 2022-08-19 삼성디스플레이 주식회사 전압 발생기를 포함하는 표시 장치
CN111819358B (zh) * 2018-03-13 2022-06-10 罗姆股份有限公司 开关控制电路、点火器
US11112812B2 (en) * 2018-06-19 2021-09-07 Stmicroelectronics Sa Low-dropout voltage regulation device having compensation circuit to compensate for voltage overshoots and undershoots when changing between activity mode and standby mode
CN108992068A (zh) * 2018-08-10 2018-12-14 京东方科技集团股份有限公司 一种相位补偿电路、磁感应成像装置及相位补偿方法
JP7115939B2 (ja) * 2018-09-04 2022-08-09 エイブリック株式会社 ボルテージレギュレータ
CN109375690A (zh) * 2018-10-17 2019-02-22 江门市新会区炎泰电子有限公司 一种串联型开关稳压电路
JP7177661B2 (ja) 2018-10-31 2022-11-24 ローム株式会社 リニア電源回路
CN109683650B (zh) * 2019-01-31 2020-10-16 大禹电气科技股份有限公司 电压转4-20mA电流的电路
EP3944482B1 (en) * 2019-03-22 2024-01-17 NISSAN MOTOR Co., Ltd. Method for controlling power conversion device, and power conversion device
US12051972B2 (en) * 2019-05-23 2024-07-30 Infineon Technologies Austria Ag Hybrid resonant power supply
JP7257255B2 (ja) 2019-05-29 2023-04-13 株式会社ジェイテクト 補助電源装置
CN112764448B (zh) * 2019-11-05 2022-05-24 台达电子工业股份有限公司 过温度补偿控制电路
CN112782484A (zh) 2019-11-05 2021-05-11 大唐恩智浦半导体有限公司 检测电路和集成电路
CN110761903B (zh) * 2019-11-11 2022-08-19 陕西航空电气有限责任公司 一种改善晶体管点火装置低温工作性能的电路及设计方法
WO2021106712A1 (ja) * 2019-11-26 2021-06-03 ローム株式会社 スイッチング電源およびその制御回路、基地局、サーバ
JP7381397B2 (ja) * 2020-04-28 2023-11-15 ローム株式会社 電源装置
JP7472663B2 (ja) * 2020-06-05 2024-04-23 富士電機株式会社 電力変換装置
JP7489244B2 (ja) * 2020-07-09 2024-05-23 ローム株式会社 リニア電源回路
KR20220008011A (ko) 2020-07-13 2022-01-20 현대모비스 주식회사 전동식 조향 시스템에서 아날로그 디지털 컨버터의 레퍼런스 신호의 오류를 검출하는 방법 및 그 전자 장치
TWI746099B (zh) * 2020-08-03 2021-11-11 茂達電子股份有限公司 具快速暫態響應的電源轉換器
EP4205272A4 (en) * 2020-08-25 2024-05-29 Astec International Limited MASS CAPACITOR HEATING CIRCUITS IN ELECTRICAL CURRENT TRANSFORMERS
DE102020129614B3 (de) * 2020-11-10 2021-11-11 Infineon Technologies Ag Spannungsregelschaltkreis und Verfahren zum Betreiben eines Spannungsregelschaltkreises
WO2023027999A1 (en) * 2021-08-23 2023-03-02 The Florida State University Research Foundation, Inc. Power electronics parameter independency using memristor control
CN115833545A (zh) * 2021-09-17 2023-03-21 哈曼贝克自动系统股份有限公司 电源滤波器
EP4344059A1 (en) * 2022-09-21 2024-03-27 Nxp B.V. System and method of protecting a low voltage capacitor of an error amplifier operating in a higher voltage domain
WO2024090108A1 (ja) * 2022-10-24 2024-05-02 ローム株式会社 電源回路、半導体集積回路装置、及び車両
CN115940626B (zh) * 2023-02-08 2023-05-23 合肥联宝信息技术有限公司 一种电源控制电路、方法、电子设备及存储介质

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304467A (ja) * 1992-04-24 1993-11-16 Ricoh Co Ltd 発振回路
JP3744680B2 (ja) * 1998-03-31 2006-02-15 富士通株式会社 電源装置、および電源回路の制御方法
JP2000284843A (ja) 1999-03-31 2000-10-13 Fuji Electric Co Ltd シリーズレギュレータ電源回路
JP3471297B2 (ja) * 2000-07-21 2003-12-02 シャープ株式会社 スイッチング電源装置
JP3574394B2 (ja) * 2000-10-02 2004-10-06 シャープ株式会社 スイッチング電源装置
JP3465682B2 (ja) 2000-10-27 2003-11-10 サンケン電気株式会社 スイッチング電源
JP4371769B2 (ja) * 2003-10-27 2009-11-25 株式会社ルネサステクノロジ 半導体回路デバイス及びデータ処理システム
JP2006127225A (ja) * 2004-10-29 2006-05-18 Torex Device Co Ltd 電源回路
JP4708976B2 (ja) * 2005-11-22 2011-06-22 株式会社リコー 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP4721274B2 (ja) 2005-11-25 2011-07-13 ルネサスエレクトロニクス株式会社 Dc/dcコンバータ
CN1987710B (zh) * 2005-12-23 2010-05-05 深圳市芯海科技有限公司 一种电压调整装置
JP2008289258A (ja) * 2007-05-16 2008-11-27 Toyota Motor Corp 電源装置およびその制御方法並びに車両
JP2009044081A (ja) * 2007-08-10 2009-02-26 Rohm Co Ltd 駆動装置
US7544995B2 (en) * 2007-09-10 2009-06-09 Enpirion, Inc. Power converter employing a micromagnetic device
JP4485568B2 (ja) * 2007-12-07 2010-06-23 株式会社日立製作所 センサシステム用半導体装置
US7759912B2 (en) * 2008-05-13 2010-07-20 Micrel, Inc. Adaptive compensation scheme for LC circuits in feedback loops
US8115459B2 (en) * 2008-07-24 2012-02-14 Exar Corporation ESR zero estimation and auto-compensation in digitally controlled buck converters
JP5277913B2 (ja) 2008-11-28 2013-08-28 富士通セミコンダクター株式会社 Dc−dcコンバータ及びdc−dcコンバータの制御回路
TWI433439B (zh) * 2011-03-07 2014-04-01 Au Optronics Corp 直流/直流升壓轉換器
JP5772191B2 (ja) * 2011-04-28 2015-09-02 ミツミ電機株式会社 スイッチング電源装置
JP2013070263A (ja) * 2011-09-22 2013-04-18 Renesas Electronics Corp 電力変換回路、多相ボルテージレギュレータ、及び電力変換方法
US20130187619A1 (en) * 2012-01-19 2013-07-25 Fairchild Semiconductor Corporation Shunt regulator
US9136760B2 (en) * 2012-06-27 2015-09-15 Analog Devices Global Digital switched mode voltage regulator
JP5818761B2 (ja) * 2012-09-14 2015-11-18 株式会社東芝 ボルテージレギュレータ
US8970287B1 (en) * 2013-08-15 2015-03-03 Silicon Laboratories Inc. Apparatus and method of adjusting analog parameters for extended temperature operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110362144A (zh) * 2019-08-16 2019-10-22 电子科技大学 基于指数补偿的低温漂高电源抑制比带隙基准电路

Also Published As

Publication number Publication date
EP2897273A1 (en) 2015-07-22
EP2897273B1 (en) 2019-12-25
JP2015136229A (ja) 2015-07-27
US20150205314A1 (en) 2015-07-23
US9600005B2 (en) 2017-03-21
CN104793677A (zh) 2015-07-22
CN104793677B (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
JP6321967B2 (ja) 半導体集積回路およびその動作方法
US8368363B2 (en) Current sensing circuit and switching regulator including the same
US7615973B2 (en) Adder and current mode switching regulator
US8928305B2 (en) Reference compensation module and switching regulator circuit comprising the same
US8129977B2 (en) Reference voltage generating circuit and DC-DC converter including the same
US8093878B2 (en) Switching power supply device
US20180131379A1 (en) Cot control circuit and associated dc-dc converter
US20090066305A1 (en) Switching regulator
US9595866B2 (en) Hysteretic switching regulator including a power converting unit and a switch driving unit
US8294299B2 (en) Control device for DC-DC converter and related DC-DC converter
JP2019132618A (ja) 半導体装置、負荷駆動システムおよびインダクタ電流の電流検出方法
US7888923B2 (en) Dynamic phase manager for multi-phase switching regulators
US8742743B2 (en) Switching control circuit
JP4721274B2 (ja) Dc/dcコンバータ
TWI509964B (zh) 電源轉換器的驅動器及其驅動控制方法
US8742742B2 (en) Switching control circuit for fixed-on-time power conversion system
US20150084613A1 (en) Zero current detector and dc-dc converter using same
US20220393586A1 (en) Semiconductor device and switching power supply
US10951115B2 (en) Switching regulator
US20100097042A1 (en) Low dropout regulator having a current-limiting mechanism
US20100117611A1 (en) Regulator circuit having N-type MOS transistor controlled by error amplifier
US8704504B2 (en) Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits
US20230314484A1 (en) Current sensing for power converter
JP2022015509A (ja) リニア電源回路
US20120182000A1 (en) Soft start circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161026

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180406

R150 Certificate of patent or registration of utility model

Ref document number: 6321967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150