WO2024090108A1 - 電源回路、半導体集積回路装置、及び車両 - Google Patents

電源回路、半導体集積回路装置、及び車両 Download PDF

Info

Publication number
WO2024090108A1
WO2024090108A1 PCT/JP2023/035191 JP2023035191W WO2024090108A1 WO 2024090108 A1 WO2024090108 A1 WO 2024090108A1 JP 2023035191 W JP2023035191 W JP 2023035191W WO 2024090108 A1 WO2024090108 A1 WO 2024090108A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
supply circuit
voltage
output
phase compensation
Prior art date
Application number
PCT/JP2023/035191
Other languages
English (en)
French (fr)
Inventor
知彦 鷲見
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024090108A1 publication Critical patent/WO2024090108A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Definitions

  • the invention disclosed in this specification relates to a power supply circuit, a semiconductor integrated circuit device, and a vehicle.
  • power supply circuits have an output capacitor (see, for example, Patent Document 1 and Patent Document 2).
  • One candidate for the output capacitor is a ceramic capacitor.
  • the characteristics of a ceramic capacitor change with temperature little.
  • ceramic capacitors are expensive.
  • the mounting area per ceramic capacitor is small, the capacitance value per ceramic capacitor is small, so in order to increase the capacitance value, the number of ceramic capacitors needs to be increased, which results in a problem of a larger mounting area.
  • the output capacitor In order to reduce the cost of the output capacitor and the mounting area, it is sufficient to configure the output capacitor to include an electrolytic capacitor, which is less expensive than a ceramic capacitor and has a larger capacitance value per unit mounting area than a ceramic capacitor.
  • electrolytic capacitor which is less expensive than a ceramic capacitor and has a larger capacitance value per unit mounting area than a ceramic capacitor.
  • the characteristics of electrolytic capacitors change significantly with temperature; for example, at low temperatures the ESR (Equivalent Series Resistance) increases and the capacitance decreases.
  • the power supply circuit disclosed in this specification is configured to generate an output voltage from an input voltage.
  • the power supply circuit has an error amplifier configured to output an error voltage corresponding to the error between a reference voltage and a voltage based on the output voltage, a driver configured to drive a switching element or an output transistor based on the error voltage, and a phase compensation circuit connected to the output terminal of the error amplifier.
  • the phase compensation circuit is configured so that the resistance value of the phase compensation circuit is smaller when the ambient temperature of the power supply circuit is equal to or lower than a threshold value than when the ambient temperature of the power supply circuit is higher than the threshold value.
  • the invention disclosed in this specification makes it possible to prevent the phase margin from decreasing at low temperatures even when the output capacitor includes an electrolytic capacitor.
  • FIG. 1 is a diagram showing a schematic configuration of a power supply circuit according to a first embodiment.
  • FIG. 2 is a diagram showing a schematic configuration of a power supply circuit according to the second embodiment.
  • FIG. 3 is a diagram showing a schematic configuration of a power supply circuit according to the third embodiment.
  • FIG. 4 is a diagram showing a schematic configuration of a power supply circuit according to the fourth embodiment.
  • FIG. 5 is a diagram showing a schematic configuration of a power supply circuit according to the fifth embodiment.
  • FIG. 6 is an external view (front) of a vehicle on which a light emitting device is mounted.
  • FIG. 7 is an external view (rear view) of a vehicle on which a light emitting device is mounted.
  • FIG. 8 is an external view of the LED headlight module.
  • FIG. 9 is an external view of the LED turn lamp module.
  • FIG. 10 is an external view of the LED rear lamp module.
  • FIG. 11 is a diagram showing the interior of a vehicle.
  • a MOS field effect transistor refers to a transistor whose gate structure is made up of at least three layers: a layer made of a conductor or a semiconductor such as polysilicon with a low resistance value, an insulating layer, and a P-type, N-type, or intrinsic semiconductor layer.
  • the gate structure of a MOS field effect transistor is not limited to a three-layer structure of metal, oxide, and semiconductor.
  • the reference voltage refers to a voltage that is constant under ideal conditions, but in reality it is a voltage that may fluctuate slightly due to temperature changes, etc.
  • a constant voltage means a voltage that is constant under ideal conditions, but in reality it is a voltage that may fluctuate slightly due to temperature changes, etc.
  • First Embodiment Fig. 1 is a diagram showing a schematic configuration of a power supply circuit according to a first embodiment.
  • the power supply circuit 1 shown in Fig. 1 includes a semiconductor integrated circuit device 10, a phase compensation circuit 21, an inductor L1, an N-channel MOS field effect transistor Q1 which is an example of a switching element, a diode D1, and an output capacitor COUT.
  • the power supply circuit 1 generates an output voltage VOUT from an input voltage VIN.
  • the power supply circuit 1 is a step-up DC/DC converter (switching power supply circuit).
  • the power supply circuit 1 is also a two-channel LED driver that drives an LED string Z1 in which multiple LEDs (Light Emitting Diodes) are directly connected, and an LED string Z2 in which multiple LEDs are directly connected. Note that in this embodiment, the number of channels related to the LED strings is two, but the number of channels related to the LED strings may be one, or may be three or more.
  • the power supply circuit 1 and the LED strings Z1 and Z2 form a light-emitting device.
  • An input voltage VIN is applied to a first end of the inductor L1.
  • a second end of the inductor L1 is connected to the drain of the MOS field effect transistor Q1 and the anode of the diode D1.
  • a gate of the MOS field effect transistor Q1 is connected to the terminal T1 of the semiconductor integrated circuit device 10.
  • a source of the MOS field effect transistor Q1 is connected to the ground potential.
  • the output capacitor COUT includes an electrolytic capacitor C2. More specifically, the output capacitor COUT is composed of a ceramic capacitor C1 and an electrolytic capacitor C2. The ceramic capacitor C1 and the electrolytic capacitor C2 are connected in parallel. The first ends of the ceramic capacitor C1 and the electrolytic capacitor C2 are connected to the cathode of the diode D1 and to the anodes of the LED strings Z1 and Z2. The output voltage VOUT is supplied to the anodes of the LED strings Z1 and Z2.
  • the second ends of the ceramic capacitor C1 and the electrolytic capacitor C2 are connected to the ground potential.
  • the cathode of the LED string Z1 is connected to the terminal T2 of the semiconductor integrated circuit device 10.
  • the cathode of the LED string Z2 is connected to the terminal T3 of the semiconductor integrated circuit device 10.
  • the semiconductor integrated circuit device 10 has a reference voltage source 11, an error amplifier 12, a slope circuit 13, a comparator 14, a driver 15, current sources 16 and 17, and terminals T1 to T4. Therefore, the power supply circuit 1 has a reference voltage source 11, an error amplifier 12, a slope circuit 13, a comparator 14, a driver 15, and current sources 16 and 17.
  • the positive electrode of the reference voltage source 11 is connected to the inverting input terminal of the error amplifier 12.
  • the negative electrode of the reference voltage source 11 is connected to the ground potential.
  • the first non-inverting input terminal of the error amplifier 12 is connected to the terminal T2 and to the first terminal of the current source 16.
  • the second non-inverting input terminal of the error amplifier 12 is connected to the terminal T3 and to the first terminal of the current source 17.
  • the second terminals of the current sources 16 and 17 are connected to the ground potential.
  • the output terminal of the error amplifier 12 is connected to the non-inverting input terminal of the comparator 14 and to the terminal T4.
  • the slope voltage VSLP output from the slope circuit 13 is supplied to the inverting input terminal of the comparator 14.
  • the PWM (Pulse Width Modulation) voltage VPWM output from the comparator 14 is supplied to the driver 15.
  • the output terminal of the driver 15 is connected to the terminal T1.
  • a voltage VLED1 that is less than the output voltage VOUT by the forward voltage of the LED string Z1 is supplied to the first non-inverting input terminal of the error amplifier 12.
  • a voltage VLED2 that is less than the output voltage VOUT by the forward voltage of the LED string Z2 is supplied to the second non-inverting input terminal of the error amplifier 12.
  • the voltages VLED1 and VLED2 are each based on the output voltage VOUT.
  • the error amplifier 12 outputs an error voltage VERR that corresponds to the error between the reference voltage VREF output from the reference voltage source 11 and the smaller of the voltages VLED1 and VLED2.
  • the slope voltage VSLP output from the slope circuit 13 is a triangular or sawtooth voltage with a constant period.
  • the comparator 14 outputs a PWM voltage VPWM that is the result of comparing the slope voltage VSLP with the error voltage VERR.
  • the driver 15 generates a gate signal G1 for the MOS field effect transistor Q1 based on the PWM voltage VPWM and supplies it to the gate of the MOS field effect transistor Q1 via the terminal T1.
  • the phase compensation circuit 21 is externally connected to the semiconductor integrated circuit device 10.
  • the phase compensation circuit 21 is connected to the output terminal of the error amplifier 12 via the terminal T4.
  • the phase compensation circuit 21 has resistors R1 to R5, an NTC (Negative Temperature Coefficient) thermistor R6, capacitors C3 and C4, an NPN-type bipolar transistor Q2, and a constant voltage source VS1.
  • the capacitance of each of the capacitors C3 and C4 is preferably 1/10 or less of the capacitance of the output capacitor COUT, and more preferably 1/100 or less of the capacitance of the output capacitor COUT.
  • the capacitors C3 and C4 may be any type of capacitor.
  • the first end of resistor R1 is connected to terminal T4.
  • the second end of resistor R1 is connected to the first ends of resistors R2 and R3.
  • the second end of resistor R2 is connected to the first end of capacitor C3.
  • the second end of capacitor C3 is connected to ground potential.
  • the second end of resistor R3 is connected to the first end of capacitor C4.
  • the second end of capacitor C4 is connected to the collector of bipolar transistor Q2.
  • the emitter of bipolar transistor Q2 is connected to ground potential.
  • Resistor R1 may be omitted.
  • the base of bipolar transistor Q2 is connected to a first end of resistor R4.
  • the second end of resistor R4 is connected to the first ends of resistor R5 and thermistor R6.
  • the second end of resistor R5 is connected to the positive electrode of constant voltage source VS1.
  • the second end of thermistor R6 and the negative electrode of constant voltage source VS1 are connected to ground potential.
  • the control circuit which is composed of resistors R4, R5, thermistor R6, and constant voltage source VS1, controls the on/off of bipolar transistor Q2 based on the ambient temperature of power supply circuit 1.
  • the control circuit turns on bipolar transistor Q2 when the ambient temperature of power supply circuit 1 is below a threshold, and turns off bipolar transistor Q2 when the ambient temperature of power supply circuit 1 is higher than the threshold.
  • phase compensation circuit 21 is configured so that the resistance value of phase compensation circuit 21 is smaller when the ambient temperature of power supply circuit 1 is below the threshold than when the ambient temperature of power supply circuit 1 is higher than the threshold. This makes it possible to prevent the phase margin of power supply circuit 1 from decreasing at low temperatures.
  • Second Embodiment Fig. 2 is a diagram showing a schematic configuration of a power supply circuit according to a second embodiment.
  • the power supply circuit 2 shown in Fig. 2 has a configuration in which the phase compensation circuit 21 in the power supply circuit 1 shown in Fig. 1 is replaced with a phase compensation circuit 22.
  • the phase compensation circuit 22 is configured such that the bipolar transistor Q2 in the phase compensation circuit 21 shown in FIG. 1 is replaced with an N-channel MOS field effect transistor Q3, and the resistor R4 is removed.
  • the resistor R4 may be omitted, and therefore the phase compensation circuit 22 is configured without the resistor R4.
  • a control circuit constituted by resistor R5, thermistor R6, and constant voltage source VS1 controls the on/off of MOS field effect transistor Q3 based on the ambient temperature of power supply circuit 2.
  • the control circuit turns on MOS field effect transistor Q3 when the ambient temperature of power supply circuit 2 is equal to or lower than a threshold, and turns off MOS field effect transistor Q3 when the ambient temperature of power supply circuit 2 is higher than the threshold.
  • phase compensation circuit 22 is configured so that the resistance value of phase compensation circuit 22 is smaller when the ambient temperature of power supply circuit 2 is equal to or lower than the threshold than when the ambient temperature of power supply circuit 2 is higher than the threshold. This makes it possible to suppress a decrease in the phase margin of power supply circuit 2 at low temperatures.
  • Third Embodiment Fig. 3 is a diagram showing a schematic configuration of a power supply circuit according to a third embodiment.
  • the power supply circuit 3 shown in Fig. 3 has a configuration in which the phase compensation circuit 22 in the power supply circuit 2 shown in Fig. 2 is replaced with a phase compensation circuit 23.
  • the phase compensation circuit 23 is configured in such a way that the capacitor C4 is removed and the placement of the capacitor C3 is changed in the phase compensation circuit 22 shown in FIG. 2.
  • the second end of resistor R1 is connected to the first end of capacitor C3.
  • the second end of capacitor C3 is connected to the first ends of resistors R2 and R3.
  • the second end of resistor R2 is connected to ground potential.
  • the second end of resistor R3 is connected to the drain of MOS field effect transistor Q3.
  • a control circuit constituted by resistor R5, thermistor R6, and constant voltage source VS1 controls the on/off of MOS field effect transistor Q3 based on the ambient temperature of power supply circuit 3.
  • the control circuit turns on MOS field effect transistor Q3 when the ambient temperature of power supply circuit 3 is equal to or lower than a threshold, and turns off MOS field effect transistor Q3 when the ambient temperature of power supply circuit 3 is higher than the threshold.
  • phase compensation circuit 23 is configured so that the resistance value of phase compensation circuit 22 is smaller when the ambient temperature of power supply circuit 3 is equal to or lower than the threshold than when the ambient temperature of power supply circuit 3 is higher than the threshold. This makes it possible to suppress a decrease in the phase margin of power supply circuit 3 at low temperatures.
  • Fourth Embodiment Fig. 4 is a diagram showing a schematic configuration of a power supply circuit according to a fourth embodiment.
  • the power supply circuit 4 shown in Fig. 4 has a configuration in which the phase compensation circuit 23 in the power supply circuit 3 shown in Fig. 3 is replaced with a phase compensation circuit 24.
  • the phase compensation circuit 24 is configured by replacing the MOS field effect transistor Q3 with a bipolar transistor Q2 in the phase compensation circuit 23 shown in FIG. 3, and adding a resistor R4.
  • a control circuit composed of resistors R4, R5, thermistor R6, and constant voltage source VS1 controls the on/off of bipolar transistor Q2 based on the ambient temperature of power supply circuit 4.
  • the control circuit turns on bipolar transistor Q2 when the ambient temperature of power supply circuit 4 is below a threshold, and turns off bipolar transistor Q2 when the ambient temperature of power supply circuit 4 is higher than the threshold.
  • phase compensation circuit 24 is configured so that the resistance value of phase compensation circuit 24 is smaller when the ambient temperature of power supply circuit 4 is below the threshold than when the ambient temperature of power supply circuit 4 is higher than the threshold. This makes it possible to suppress a decrease in the phase margin of power supply circuit 4 at low temperatures.
  • the power supply circuit 5 shown in Fig. 5 has a configuration in which the semiconductor integrated circuit device 10 and the phase compensation circuit 21 in the power supply circuit 1 shown in Fig. 1 are replaced with a semiconductor integrated circuit device 10'.
  • Semiconductor integrated circuit device 10' has a configuration in which terminal T4 has been removed from semiconductor integrated circuit device 10 shown in FIG. 1 and a phase compensation circuit 21 has been built in.
  • a control circuit constituted by resistors R4, R5, thermistor R6, and constant voltage source VS1 controls the on/off of bipolar transistor Q2 based on the ambient temperature of power supply circuit 5.
  • the control circuit turns on bipolar transistor Q2 when the ambient temperature of power supply circuit 5 is below a threshold, and turns off bipolar transistor Q2 when the ambient temperature of power supply circuit 5 is higher than the threshold.
  • phase compensation circuit 21 is configured so that the resistance value of phase compensation circuit 21 is smaller when the ambient temperature of power supply circuit 5 is below the threshold than when the ambient temperature of power supply circuit 5 is higher than the threshold. This makes it possible to suppress a decrease in the phase margin of power supply circuit 5 at low temperatures.
  • the above-mentioned light emitting device can be suitably used as, for example, a headlight (including high beam/low beam/small lamp/fog lamp, etc., as appropriate) X11 of a vehicle X10, a light source for daytime running (DRL) X12, a tail lamp (including small lamp, back lamp, etc., as appropriate) X13, a stop lamp X14, and a turn lamp X15, as shown in FIG. 6 and FIG. 7.
  • the above-mentioned light emitting device may be provided as a module (such as the LED headlight module Y10 in FIG. 8, the LED turn lamp module Y20 in FIG. 9, and the LED rear lamp module Y30 in FIG. 10). It may also be provided in the form of a semi-finished product in which the light emitting diode and external components such as the semiconductor integrated circuit device have been removed from the above-mentioned light emitting device.
  • the light emitting device described above can be suitably used as a backlight for a liquid crystal display device used in, for example, a CID (Center Information Display) 101 or an instrument cluster 102 provided in the interior of a vehicle 100 shown in FIG. 11.
  • the CID 101 displays maps for car navigation, etc.
  • the instrument cluster 102 may be composed of one liquid crystal display device that displays information related to multiple instruments, or may be composed of multiple liquid crystal display devices each of which displays information related to at least one instrument.
  • light-emitting diodes As light-emitting elements, a configuration using light-emitting diodes as light-emitting elements has been described as an example, but light-emitting elements other than light-emitting diodes may also be used.
  • light-emitting elements other than light-emitting diodes may also be used.
  • organic electroluminescence (EL) elements may also be used as light-emitting elements.
  • the load of the power supply circuit is not limited to the light emitting element. If the load of the power supply circuit is something other than a light emitting element, the configuration may be such that a divided voltage of the output voltage of the power supply circuit, or the output voltage of the power supply circuit itself, is supplied to the error amplifier.
  • the power supply circuit is a DC/DC converter (switching power supply circuit), but the power supply circuit may be a linear power supply circuit.
  • the power supply circuit is a linear power supply circuit, the power supply circuit has an output transistor instead of a switching element.
  • the power supply circuit disclosed herein is a power supply circuit (1-5) configured to generate an output voltage from an input voltage, and includes an error amplifier (12) configured to output an error voltage corresponding to the error between a reference voltage and a voltage based on the output voltage, a driver (15) configured to drive a switching element (Q1) or an output transistor based on the error voltage, and a phase compensation circuit (21-24) connected to the output terminal of the error amplifier, the phase compensation circuit being configured (first configuration) such that the resistance value of the phase compensation circuit is smaller when the ambient temperature of the power supply circuit is equal to or lower than a threshold value than when the ambient temperature of the power supply circuit is higher than the threshold value.
  • the power supply circuit of the first configuration may have an output capacitor (COUT) configured to supply the output voltage to a load, and the output capacitor may include an electrolytic capacitor (C2) (second configuration).
  • COUT output capacitor
  • C2 electrolytic capacitor
  • the phase compensation circuit may be configured (third configuration) to include transistors (Q2, Q3) and a control circuit (R5-R7, VS1) configured to control the on/off of the transistors based on the ambient temperature of the power supply circuit.
  • control circuit may be configured to include a thermistor (R7) (fourth configuration).
  • the transistor may be a MOS field effect transistor (fifth configuration).
  • the phase compensation circuit may be configured to include two capacitors (C3, C4) (sixth configuration).
  • the semiconductor integrated circuit device (10') disclosed herein is a part of a power supply circuit configured to generate an output voltage from an input voltage, and includes an error amplifier (12) configured to output an error voltage corresponding to the error between a reference voltage and a voltage based on the output voltage, a driver (15) configured to drive a switching element (Q1) or an output transistor based on the error voltage, and a phase compensation circuit (21) connected to the output terminal of the error amplifier, and the phase compensation circuit is configured so that the resistance value of the phase compensation circuit is smaller when the ambient temperature of the power supply circuit is equal to or lower than a threshold value than when the ambient temperature of the power supply circuit is higher than the threshold value (seventh configuration).
  • the vehicle (X10) disclosed herein has a power supply circuit of any one of the first to sixth configurations above, or a semiconductor integrated circuit device of the seventh configuration above (eighth configuration).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

電源回路は、入力電圧から出力電圧を生成するように構成されている。前記電源回路は、基準電圧と、前記出力電圧に基づく電圧との誤差に相当するエラー電圧を出力するように構成されたエラーアンプと、前記エラー電圧に基づきスイッチング素子又は出力トランジスタを駆動するように構成されたドライバと、前記エラーアンプの出力端子に接続される位相補償回路と、を有する。前記位相補償回路は、前記電源回路の周辺温度が閾値以下であるときの方が前記電源回路の周辺温度が前記閾値より高いときよりも前記位相補償回路の抵抗値が小さくなるように構成されている。

Description

電源回路、半導体集積回路装置、及び車両
　本明細書中に開示されている発明は、電源回路、半導体集積回路装置、及び車両に関する。
　通常、電源回路は出力コンデンサを有する（例えば、特許文献１及び特許文献２参照）。出力コンデンサの候補として、セラミックコンデンサが挙げられる。セラミックコンデンサは、特性の温度変化が小さい。しかしながら、セラミックコンデンサは、コストが高い。また、セラミックコンデンサは、１個当たりの実装面積は小さいものの１個当たりの容量値が小さいため、容量値を大きくするには員数を増やす必要があり、結果的に実装面積が大きくなってしまうという問題も有する。
特開２０１１－２４４６７７号公報 特開２０２２－１１０３０１号公報
　出力コンデンサのコストを低くし、実装面積を小さくするには、セラミックコンデンサよりもコストが低く、セラミックコンデンサよりも単位実装面積当たりの容量値が大きい電解コンデンサが出力コンデンサに含まれる構成にすればよい。しかしながら、電解コンデンサは、特性の温度変化が大きく、例えば低温時にＥＳＲ（Equivalent　Series　Resistance）が増加し、容量が低下する。
　そのため、例えば特許文献１で開示されている電源回路又は特許文献２で開示されている電源回路は、電解コンデンサが出力コンデンサに含まれる構成にすると、低温時の位相余裕度が低下する。
　本明細書中に開示されている電源回路は、入力電圧から出力電圧を生成するように構成されている。前記電源回路は、基準電圧と、前記出力電圧に基づく電圧との誤差に相当するエラー電圧を出力するように構成されたエラーアンプと、前記エラー電圧に基づきスイッチング素子又は出力トランジスタを駆動するように構成されたドライバと、前記エラーアンプの出力端子に接続される位相補償回路と、を有する。前記位相補償回路は、前記電源回路の周辺温度が閾値以下であるときの方が前記電源回路の周辺温度が前記閾値より高いときよりも前記位相補償回路の抵抗値が小さくなるように構成されている。
　本明細書中に開示されている発明によれば、出力コンデンサが電解コンデンサを含む構成であっても低温時に位相余裕度が低下することを抑制することができる。
図１は、第１実施形態に係る電源回路の概略構成を示す図である。 図２は、第２実施形態に係る電源回路の概略構成を示す図である。 図３は、第３実施形態に係る電源回路の概略構成を示す図である。 図４は、第４実施形態に係る電源回路の概略構成を示す図である。 図５は、第５実施形態に係る電源回路の概略構成を示す図である。 図６は、発光装置が搭載される車両の外観図（前面）である。 図７は、発光装置が搭載される車両の外観図（背面）である。 図８は、ＬＥＤヘッドライトモジュールの外観図である。 図９は、ＬＥＤターンランプモジュールの外観図である。 図１０は、ＬＥＤリアランプモジュールの外観図である。 図１１は、車両の室内を示す図である。
　本明細書において、ＭＯＳ（Metal　Oxide　Semiconductor）電界効果トランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなるトランジスタをいう。つまり、ＭＯＳ電界効果トランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。
　本明細書において、基準電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。
　本明細書において、定電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。
＜第１実施形態＞
　図１は、第１実施形態に係る電源回路の概略構成を示す図である。図１に示す電源回路１は、半導体集積回路装置１０と、位相補償回路２１と、インダクタＬ１と、スイッチング素子の一例であるＮチャネル型のＭＯＳ電界効果トランジスタＱ１と、ダイオードＤ１と、出力コンデンサＣＯＵＴと、を有する。電源回路１は、入力電圧ＶＩＮから出力電圧ＶＯＵＴを生成する。
　電源回路１は、昇圧型のＤＣ／ＤＣコンバータ（スイッチング電源回路）である。また、電源回路１は、複数のＬＥＤ（Light　Emitting　Diode）が直接接続されたＬＥＤストリングＺ１と、複数のＬＥＤが直接接続されたＬＥＤストリングＺ２と、を駆動する２チャンネルのＬＥＤドライバである。なお、本実施形態では、ＬＥＤストリングに関するチャンネル数は２であったが、ＬＥＤストリングに関するチャンネル数は１であってもよく、３以上であってもよい。電源回路１と、ＬＥＤストリングＺ１及びＺ２とによって、発光装置が構成される。
　インダクタＬ１の第１端に入力電圧ＶＩＮが印加される。インダクタＬ１の第２端は、ＭＯＳ電界効果トランジスタＱ１のドレインと、ダイオードＤ１のアノードに接続される。ＭＯＳ電界効果トランジスタＱ１のゲートは、半導体集積回路装置１０の端子Ｔ１に接続される。ＭＯＳ電界効果トランジスタＱ１のソースは、グラウンド電位に接続される。
　出力コンデンサＣＯＵＴは、電解コンデンサＣ２を含む。より詳細には、出力コンデンサＣＯＵＴは、セラミックコンデンサＣ１と、電解コンデンサＣ２と、によって構成される。セラミックコンデンサＣ１及び電解コンデンサＣ２は並列接続される。セラミックコンデンサＣ１及び電解コンデンサＣ２の各第１端は、ダイオードＤ１のカソードと、ＬＥＤストリングＺ１及びＺ２の各アノードと、に接続される。ＬＥＤストリングＺ１及びＺ２の各アノードには出力電圧ＶＯＵＴが供給される。
　セラミックコンデンサＣ１及び電解コンデンサＣ２の各第２端は、グラウンド電位に接続される。ＬＥＤストリングＺ１のカソードは、半導体集積回路装置１０の端子Ｔ２に接続される。ＬＥＤストリングＺ２のカソードは、半導体集積回路装置１０の端子Ｔ３に接続される。
　半導体集積回路装置１０は、基準電圧源１１と、エラーアンプ１２と、スロープ回路１３と、コンパレータ１４と、ドライバ１５と、電流源１６及び１７と、端子Ｔ１～Ｔ４と、を有する。したがって、電源回路１は、基準電圧源１１と、エラーアンプ１２と、スロープ回路１３と、コンパレータ１４と、ドライバ１５と、電流源１６及び１７と、を有する。
　基準電圧源１１の正極は、エラーアンプ１２の反転入力端子に接続される。基準電圧源１１の負極は、グラウンド電位に接続される。エラーアンプ１２の第１非反転入力端子は、端子Ｔ２と、電流源１６の第１端と、に接続される。エラーアンプ１２の第２非反転入力端子は、端子Ｔ３と、電流源１７の第１端と、に接続される。電流源１６及び１７の各第２端は、グラウンド電位に接続される。
　エラーアンプ１２の出力端子は、コンパレータ１４の非反転入力端子と、端子Ｔ４と、に接続される。スロープ回路１３から出力されるスロープ電圧ＶＳＬＰは、コンパレータ１４の反転入力端子に供給される。コンパレータ１４から出力されるＰＷＭ（Pulse　Width　Modulation）電圧ＶＰＷＭは、ドライバ１５に供給される。ドライバ１５の出力端子は、端子Ｔ１に接続される。
　エラーアンプ１２の第１非反転入力端子には、出力電圧ＶＯＵＴからＬＥＤストリングＺ１の順方向電圧だけ小さい電圧ＶＬＥＤ１が供給される。エラーアンプ１２の第２非反転入力端子には、出力電圧ＶＯＵＴからＬＥＤストリングＺ２の順方向電圧だけ小さい電圧ＶＬＥＤ２が供給される。電圧ＶＬＥＤ１及び電圧ＶＬＥＤ２はそれぞれ出力電圧ＶＯＵＴに基づく電圧である。
　エラーアンプ１２は、基準電圧源１１から出力される基準電圧ＶＲＥＦと、電圧ＶＬＥＤ１及び電圧ＶＬＥＤ２のうち小さい方との誤差に相当するエラー電圧ＶＥＲＲを出力する。
　スロープ回路１３から出力されるスロープ電圧ＶＳＬＰは、一定周期の三角波状または鋸波状の電圧である。コンパレータ１４は、スロープ電圧ＶＳＬＰとエラー電圧ＶＥＲＲとの比較結果であるＰＷＭ電圧ＶＰＷＭを出力する。ドライバ１５は、ＰＷＭ電圧ＶＰＷＭに基づき、ＭＯＳ電界効果トランジスタＱ１のゲート信号Ｇ１を生成し、端子Ｔ１を介してＭＯＳ電界効果トランジスタＱ１のゲートに供給する。
　位相補償回路２１は、半導体集積回路装置１０に外付け接続される。位相補償回路２１は、端子Ｔ４を介して、エラーアンプ１２の出力端子に接続される。位相補償回路２１は、抵抗Ｒ１～Ｒ５と、ＮＴＣ（Negative　Temperature　Coefficient）のサーミスタＲ６と、コンデンサＣ３及びＣ４と、ＮＰＮ形のバイポーラトランジスタＱ２と、定電圧源ＶＳ１と、を有する。コンデンサＣ３及びＣ４の各容量は、出力コンデンサＣＯＵＴの容量の１／１０以下であることが望ましく、出力コンデンサＣＯＵＴの容量の１／１００以下であることがより望ましい。コンデンサＣ３及びＣ４は、いかなる種類のコンデンサであってもよい。
　抵抗Ｒ１の第１端は、端子Ｔ４に接続される。抵抗Ｒ１の第２端は、抵抗Ｒ２及びＲ３の各第１端に接続される。抵抗Ｒ２の第２端は、コンデンサＣ３の第１端に接続される。コンデンサＣ３の第２端は、グラウンド電位に接続される。抵抗Ｒ３の第２端は、コンデンサＣ４の第１端に接続される。コンデンサＣ４の第２端は、バイポーラトランジスタＱ２のコレクタに接続される。バイポーラトランジスタＱ２のエミッタは、グラウンド電位に接続される。なお、抵抗Ｒ１は省略されてもよい。
　バイポーラトランジスタＱ２のベースは、抵抗Ｒ４の第１端に接続される。抵抗Ｒ４の第２端は、抵抗Ｒ５及びサーミスタＲ６の各第１端に接続される。抵抗Ｒ５の第２端は、定電圧源ＶＳ１の正極に接続される。サーミスタＲ６の第２端及び定電圧源ＶＳ１の負極は、グラウンド電位に接続される。
　抵抗Ｒ４、抵抗Ｒ５、サーミスタＲ６、及び定電圧源ＶＳ１によって構成される制御回路は、電源回路１の周辺温度に基づきバイポーラトランジスタＱ２をオン／オフ制御する。上記制御回路は、電源回路１の周辺温度が閾値以下であるときにバイポーラトランジスタＱ２をオンにし、電源回路１の周辺温度が閾値より高いときにバイポーラトランジスタＱ２をオフにする。つまり、位相補償回路２１は、電源回路１の周辺温度が閾値以下であるときの方が電源回路１の周辺温度が閾値より高いときよりも位相補償回路２１の抵抗値が小さくなるように構成されている。これにより、低温時に電源回路１の位相余裕度が低下することを抑制することができる。
＜第２実施形態＞
　図２は、第２実施形態に係る電源回路の概略構成を示す図である。図２に示す電源回路２は、図１に示す電源回路１において位相補償回路２１が位相補償回路２２に置換された構成である。
　位相補償回路２２は、図１に示す位相補償回路２１においてバイポーラトランジスタＱ２がＮチャネル型のＭＯＳ電界効果トランジスタＱ３に置換され、抵抗Ｒ４が取り除かれた構成である。バイポーラトランジスタＱ２の代わりにＮチャネル型のＭＯＳ電界効果トランジスタＱ３が用いられる場合、抵抗Ｒ４は省略されてもよいため、位相補償回路２２は抵抗Ｒ４を備えない構成とされている。
　本実施形態では、抵抗Ｒ５、サーミスタＲ６、及び定電圧源ＶＳ１によって構成される制御回路は、電源回路２の周辺温度に基づきＭＯＳ電界効果トランジスタＱ３をオン／オフ制御する。上記制御回路は、電源回路２の周辺温度が閾値以下であるときにＭＯＳ電界効果トランジスタＱ３をオンにし、電源回路２の周辺温度が閾値より高いときにＭＯＳ電界効果トランジスタＱ３をオフにする。つまり、位相補償回路２２は、電源回路２の周辺温度が閾値以下であるときの方が電源回路２の周辺温度が閾値より高いときよりも位相補償回路２２の抵抗値が小さくなるように構成されている。これにより、低温時に電源回路２の位相余裕度が低下することを抑制することができる。
＜第３実施形態＞
　図３は、第３実施形態に係る電源回路の概略構成を示す図である。図３に示す電源回路３は、図２に示す電源回路２において位相補償回路２２が位相補償回路２３に置換された構成である。
　位相補償回路２３は、図２に示す位相補償回路２２においてコンデンサＣ４が取り除かれコンデンサＣ３の配置が変更された構成である。
　本実施形態では、抵抗Ｒ１の第２端は、コンデンサＣ３の第１端に接続される。コンデンサＣ３の第２端は、抵抗Ｒ２及びＲ３の各第１端に接続される。抵抗Ｒ２の第２端は、グラウンド電位に接続される。抵抗Ｒ３の第２端は、ＭＯＳ電界効果トランジスタＱ３のドレインに接続される。
　本実施形態では、抵抗Ｒ５、サーミスタＲ６、及び定電圧源ＶＳ１によって構成される制御回路は、電源回路３の周辺温度に基づきＭＯＳ電界効果トランジスタＱ３をオン／オフ制御する。上記制御回路は、電源回路３の周辺温度が閾値以下であるときにＭＯＳ電界効果トランジスタＱ３をオンにし、電源回路３の周辺温度が閾値より高いときにＭＯＳ電界効果トランジスタＱ３をオフにする。つまり、位相補償回路２３は、電源回路３の周辺温度が閾値以下であるときの方が電源回路３の周辺温度が閾値より高いときよりも位相補償回路２２の抵抗値が小さくなるように構成されている。これにより、低温時に電源回路３の位相余裕度が低下することを抑制することができる。
＜第４実施形態＞
　図４は、第４実施形態に係る電源回路の概略構成を示す図である。図４に示す電源回路４は、図３に示す電源回路３において位相補償回路２３が位相補償回路２４に置換された構成である。
　位相補償回路２４は、図３に示す位相補償回路２３においてＭＯＳ電界効果トランジスタＱ３がバイポーラトランジスタＱ２に置換され、抵抗Ｒ４が追加された構成である。
　本実施形態では、抵抗Ｒ４、抵抗Ｒ５、サーミスタＲ６、及び定電圧源ＶＳ１によって構成される制御回路は、電源回路４の周辺温度に基づきバイポーラトランジスタＱ２をオン／オフ制御する。上記制御回路は、電源回路４の周辺温度が閾値以下であるときにバイポーラトランジスタＱ２をオンにし、電源回路４の周辺温度が閾値より高いときにバイポーラトランジスタＱ２をオフにする。つまり、位相補償回路２４は、電源回路４の周辺温度が閾値以下であるときの方が電源回路４の周辺温度が閾値より高いときよりも位相補償回路２４の抵抗値が小さくなるように構成されている。これにより、低温時に電源回路４の位相余裕度が低下することを抑制することができる。
＜第５実施形態＞
　図５は、第５実施形態に係る電源回路の概略構成を示す図である。図５に示す電源回路５は、図１に示す電源回路１において半導体集積回路装置１０及び位相補償回路２１が半導体集積回路装置１０’に置換された構成である。
　半導体集積回路装置１０’は、図１に示す半導体集積回路装置１０において端子Ｔ４が取り除かれ位相補償回路２１が内蔵された構成である。
　本実施形態では、抵抗Ｒ４、抵抗Ｒ５、サーミスタＲ６、及び定電圧源ＶＳ１によって構成される制御回路は、電源回路５の周辺温度に基づきバイポーラトランジスタＱ２をオン／オフ制御する。上記制御回路は、電源回路５の周辺温度が閾値以下であるときにバイポーラトランジスタＱ２をオンにし、電源回路５の周辺温度が閾値より高いときにバイポーラトランジスタＱ２をオフにする。つまり、位相補償回路２１は、電源回路５の周辺温度が閾値以下であるときの方が電源回路５の周辺温度が閾値より高いときよりも位相補償回路２１の抵抗値が小さくなるように構成されている。これにより、低温時に電源回路５の位相余裕度が低下することを抑制することができる。
　なお、第１実施形態から第５実施形態への変形と同様の変形が第２～第４実施形態それぞれに対して実施されてもよい。
＜用途＞
　上記した発光装置は、例えば、図６及び図７で示す通り、車両Ｘ１０のヘッドライト（ハイビーム／ロービーム／スモールランプ／フォグランプなどを適宜含む）Ｘ１１、白昼夜走行（ＤＲＬ）用光源Ｘ１２、テールランプ（スモールランプやバックランプなどを適宜含む）Ｘ１３、ストップランプＸ１４、及び、ター　ンランプＸ１５などとして好適に用いることができる。
　なお、上述した発光装置は、モジュール（図８のＬＥＤヘッドライトモジュールＹ１０、図９の　ＬＥＤターンランプモジュールＹ２０、及び、図１０のＬＥＤリアランプモジュールＹ３０など）として提供されるものであってもよい。また、上述した発光装置から発光ダイオード及び半導体集積回路装置の外付け部品などを取り除いた半製品の形態で提供されてもよい。
　また、上記した発光装置は、例えば図１１に示す車両１００の室内に設けられるＣＩＤ　(Center　Information　Display）１０１、インストルメント・クラスタ１０２等で使用される液晶表示装置のバックライトとして好適に用いることができる。ＣＩＤ１０１は、カーナビゲーションの地図表示などを行う。インストルメント・クラスタ１０２は、複数の計器に関する表示を行う１つの液晶表示装置で構成されてもよく、各々が少なくとも１つの計器に関する表示を行う複数の液晶表示装置で構成されてもよい。
＜その他＞
　本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。これまでに説明してきた各種の実施形態は、矛盾のない範囲で適宜組み合わせて実施してもよい。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。
　上記の実施形態では、発光素子として発光ダイオードを用いた構成を例に挙げて説明を行ったが、発光ダイオード以外の発光素子が用いられてもよい。例えば、発光素子として有機ＥＬ［electro-luminescence］素子が用いられてもよい。
　また、電源回路の負荷は、発光素子に限定されない。電源回路の負荷が発光素子以外である場合には、電源回路の出力電圧の分圧、又は、電源回路の出力電圧そのものがエラーアンプに供給される構成にすればよい。
　また、上記の実施形態では、電源回路はＤＣ／ＤＣコンバータ（スイッチング電源回路）であったが、電源回路はリニア電源回路であってもよい。電源回路がリニア電源回路である場合には、電源回路はスイッチング素子ではなく出力トランジスを有する構成となる。
＜付記＞
　上述の実施形態にて具体的構成例が示された本開示について付記を設ける。
　本開示の電源回路は、入力電圧から出力電圧を生成するように構成された電源回路（１～５）であって、基準電圧と、前記出力電圧に基づく電圧との誤差に相当するエラー電圧を出力するように構成されたエラーアンプ（１２）と、前記エラー電圧に基づきスイッチング素子（Ｑ１）又は出力トランジスタを駆動するように構成されたドライバ（１５）と、前記エラーアンプの出力端子に接続される位相補償回路（２１～２４）と、を有し、前記位相補償回路は、前記電源回路の周辺温度が閾値以下であるときの方が前記電源回路の周辺温度が前記閾値より高いときよりも前記位相補償回路の抵抗値が小さくなるように構成されている構成（第１の構成）である。
　上記第１の構成の電源回路において、前記出力電圧を負荷に供給するように構成された出力コンデンサ（ＣＯＵＴ）を有し、前記出力コンデンサは、電解コンデンサ（Ｃ２）を含む構成（第２の構成）であってもよい。
　上記第１又は第２の構成の電源回路において、前記位相補償回路は、トランジスタ（Ｑ２、Ｑ３）と、前記電源回路の周辺温度に基づき前記トランジスタをオン／オフ制御するように構成された制御回路（Ｒ５～Ｒ７、ＶＳ１）と、を含む構成（第３の構成）であってもよい。
　上記第３の構成の電源回路において、前記制御回路は、サーミスタ（Ｒ７）を含む構成（第４の構成）であってもよい。
　上記第３又は第４の構成の電源回路において、前記トランジスタは、ＭＯＳ電界効果トランジスタである構成（第５の構成）であってもよい。
　上記第３～第５いずれかの構成の電源回路において、前記位相補償回路は、２つのコンデンサ（Ｃ３、Ｃ４）を含む構成（第６の構成）であってもよい。
　本開示の半導体集積回路装置（１０’）は、入力電圧から出力電圧を生成するように構成された電源回路の一部であって、基準電圧と、前記出力電圧に基づく電圧との誤差に相当するエラー電圧を出力するように構成されたエラーアンプ（１２）と、前記エラー電圧に基づきスイッチング素子（Ｑ１）又は出力トランジスタを駆動するように構成されたドライバ（１５）と、前記エラーアンプの出力端子に接続される位相補償回路（２１）と、を有し、前記位相補償回路は、前記電源回路の周辺温度が閾値以下であるときの方が前記電源回路の周辺温度が前記閾値より高いときよりも前記位相補償回路の抵抗値が小さくなるように構成されている構成（第７の構成）である。
　本開示の車両（Ｘ１０）は、上記第１～第６いずれかの構成の電源回路、又は、上記第７の構成の半導体集積回路装置を有する構成（第８の構成）である。
　１～５　電源回路
　１０、１０’　半導体集積回路装置
　１１　基準電圧源
　１２　エラーアンプ
　１３　スロープ回路
　１４　コンパレータ
　１５　ドライバ
　１６、１７　電流源
　２１～２４　位相補償回路
　１００、Ｘ１０　車両
　１０１　ＣＩＤ
　１０２　インストルメント・クラスタ
　Ｃ１　セラミックコンデンサ
　Ｃ２　電解コンデンサ
　Ｃ３、Ｃ４　コンデンサ
　ＣＯＵＴ　出力コンデンサ
　Ｄ１　ダイオード
　Ｌ１　インダクタ
　Ｑ１、Ｑ３　ＭＯＳ電界効果トランジスタ
　Ｑ２　バイポーラトランジスタ
　Ｒ１～Ｒ５　抵抗
　Ｒ６　サーミスタ
　ＶＳ１　定電圧源
　Ｘ１１　ヘッドライト
　Ｘ１２　白昼夜走行用光源
　Ｘ１３　テールランプ
　Ｘ１４　ストップランプ
　Ｘ１５　ターンランプ
　Ｙ１０　ＬＥＤヘッドライトモジュール
　Ｙ２０　ＬＥＤターンランプモジュール
　Ｙ３０　ＬＥＤリアランプモジュール
　Ｚ１，Ｚ２　ＬＥＤストリング

Claims (8)

  1. 　入力電圧から出力電圧を生成するように構成された電源回路であって、
    　基準電圧と、前記出力電圧に基づく電圧との誤差に相当するエラー電圧を出力するように構成されたエラーアンプと、
    　前記エラー電圧に基づきスイッチング素子又は出力トランジスタを駆動するように構成されたドライバと、
    　前記エラーアンプの出力端子に接続される位相補償回路と、
    　を有し、
    　前記位相補償回路は、前記電源回路の周辺温度が閾値以下であるときの方が前記電源回路の周辺温度が前記閾値より高いときよりも前記位相補償回路の抵抗値が小さくなるように構成されている、電源回路。
  2. 　前記出力電圧を負荷に供給するように構成された出力コンデンサを有し、
    　前記出力コンデンサは、電解コンデンサを含む、請求項１に記載の電源回路。
  3. 　前記位相補償回路は、トランジスタと、前記電源回路の周辺温度に基づき前記トランジスタをオン／オフ制御するように構成された制御回路と、を含む、請求項１又は請求項２に記載の電源回路。
  4. 　前記制御回路は、サーミスタを含む、請求項３に記載の電源回路。
  5. 　前記トランジスタは、ＭＯＳ電界効果トランジスタである、請求項３又は請求項４に記載の電源回路。
  6. 　前記位相補償回路は、２つのコンデンサを含む、請求項３～５のいずれか一項に記載の電源回路。
  7. 　入力電圧から出力電圧を生成するように構成された電源回路の一部であって、
    　基準電圧と、前記出力電圧に基づく電圧との誤差に相当するエラー電圧を出力するように構成されたエラーアンプと、
    　前記エラー電圧に基づきスイッチング素子又は出力トランジスタを駆動するように構成されたドライバと、
    　前記エラーアンプの出力端子に接続される位相補償回路と、
    　を有し、
    　前記位相補償回路は、前記電源回路の周辺温度が閾値以下であるときの方が前記電源回路の周辺温度が前記閾値より高いときよりも前記位相補償回路の抵抗値が小さくなるように構成されている、半導体集積回路装置。
  8. 　請求項１～６のいずれか一項に記載の電源回路、又は、請求項７に記載の半導体集積回路装置を有する、車両。
PCT/JP2023/035191 2022-10-24 2023-09-27 電源回路、半導体集積回路装置、及び車両 WO2024090108A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-169720 2022-10-24
JP2022169720 2022-10-24

Publications (1)

Publication Number Publication Date
WO2024090108A1 true WO2024090108A1 (ja) 2024-05-02

Family

ID=90830484

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/035191 WO2024090108A1 (ja) 2022-10-24 2023-09-27 電源回路、半導体集積回路装置、及び車両

Country Status (1)

Country Link
WO (1) WO2024090108A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002136123A (ja) * 2000-10-27 2002-05-10 Sanken Electric Co Ltd スイッチング電源
JP2015136229A (ja) * 2014-01-17 2015-07-27 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
WO2018025901A1 (ja) * 2016-08-04 2018-02-08 ローム株式会社 スイッチングレギュレータ
WO2022097430A1 (ja) * 2020-11-09 2022-05-12 ローム株式会社 発光素子駆動用半導体集積回路、発光素子駆動装置、発光装置、車両

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002136123A (ja) * 2000-10-27 2002-05-10 Sanken Electric Co Ltd スイッチング電源
JP2015136229A (ja) * 2014-01-17 2015-07-27 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
WO2018025901A1 (ja) * 2016-08-04 2018-02-08 ローム株式会社 スイッチングレギュレータ
WO2022097430A1 (ja) * 2020-11-09 2022-05-12 ローム株式会社 発光素子駆動用半導体集積回路、発光素子駆動装置、発光装置、車両

Similar Documents

Publication Publication Date Title
US8952874B2 (en) Organic light emitting display and driving method thereof
US7675240B2 (en) Light emitting diode circuit having even current
JP3904579B2 (ja) 電源装置およびそれを用いた発光装置、電子機器
US10360969B2 (en) Light emitting element driving semiconductor integrated circuit, light emitting element driving device, light emitting device, and vehicle
US20140252950A1 (en) Semiconductor light source lighting circuit and vehicular lamp
JP6634293B2 (ja) 駆動回路、車両用灯具
CN112820243B (zh) 一种背光控制电路及其控制方法、显示终端
US9992834B2 (en) Light-emitting element driving device, light-emitting device, and vehicle
US8884595B2 (en) Phase compensation circuit, semiconductor integrated circuit having phase compensation circuit, and power supply circuit having phase compensation circuit
KR20130050828A (ko) 백라이트부 및 이를 포함하는 표시 장치
KR20100066267A (ko) 전류 감지 장치 및 이를 포함하는 발광 다이오드의 구동 장치
CN112351551B (zh) 调光电路
WO2024090108A1 (ja) 電源回路、半導体集積回路装置、及び車両
JP7018124B2 (ja) 発光素子駆動装置
JP2012009651A (ja) 電流駆動装置
US11843244B2 (en) Current detection circuit
JP5685015B2 (ja) 発光ダイオードの駆動回路およびそれを用いた発光装置、電子機器
WO2021075474A1 (ja) 車両用灯具および制御回路
JP5824312B2 (ja) 昇降圧コンバータ
KR102168029B1 (ko) Mcu를 이용한 발광소자 구동 장치
JP5788762B2 (ja) 発光素子の駆動回路およびそれを用いた発光装置、ディスプレイ装置
WO2023188973A1 (ja) 発光素子駆動装置、発光装置、及び車両
US20070126376A1 (en) Driving circuit capable of reducing power consumption
US20230104439A1 (en) Light source module and lighting circuit
JP2023035422A (ja) 発光素子駆動用半導体集積回路、発光素子駆動装置、発光装置、車両