CN110362144A - 基于指数补偿的低温漂高电源抑制比带隙基准电路 - Google Patents

Abstract

基于指数补偿的低温漂高电源抑制比带隙基准电路，包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块，带隙基准核心模块用于产生基准电压，共源极接法的第十五PMOS管构成βhelp结构，避免了CMOS工艺中β值过小导致基极电流引入过大误差的问题；同时通过第九电阻R9将基准电压的高阶曲率补偿结构嵌入βhelp结构中，显著的减低了基准输出电压的温度漂移系数；带隙基准核心启动模块用于使带隙基准核心模块脱离简并点；预稳压模块用于产生为带隙基准核心模块和带隙基准核心启动模块供电的局部电压，通过自适应驱动结构既保证了预稳压结构的驱动能力又有效的提高了基准输出电压的电源抑制比；预稳压启动模块用于使预稳压模块脱离简并点。

Description

基于指数补偿的低温漂高电源抑制比带隙基准电路

技术领域

本发明涉及电子电路技术，具体涉及一种基于指数补偿的低温漂高电源抑制比带隙基准电路。

背景技术

带隙基准电路作为DC/DC转换器、AC/DC转换器、线性稳压器、数模转换器等电路中不可或缺的模块，它的性能好坏决定着整个模拟电路乃至芯片的性能好坏与功能实现。在CMOS工艺中，BJT的电流放大系数β较小，在集电极电流一定的情况下，基极电流的抽取会给传统结构的基准电路引入很大的误差。在混合信号系统中，由于数字电路模块的高频率耦合噪声可以通过源、地及模拟数字接口馈通到模拟电路模块，那么会对敏感的模拟电路产生致命影响，所以带隙基准的电源纹波噪声抑制能力越来越引起IC行业的重视。同时CMOS工艺中一阶补偿的带隙基准的温度系数在30-40ppm，对于高精度的应用场景，温度的影响会严重影响芯片的性能，需要加入高阶补偿来降低基准电压的温度系数。

发明内容

针对上述传统基准源中基极电流对带隙基准精度的影响和电源抑制比低的问题，本发明提出一种基于指数补偿的低温漂高电源抑制比带隙基准电路，预稳压模块采用自适应驱动电路，产生局部电压作为带隙基准模块的内部供电电压的同时提供了一定的驱动能力，达到抑制电源纹波的效果；带隙基准核心模块采用βhelp结构，避免了BJT集电极电流对带隙基准结构的影响；第九电阻R9采用正温度系数和负温度系数组合构成的电阻，基极电流流过第九电阻R9，给带隙基准电流引入了高阶的曲率补偿项。

本发明的技术方案如下：

基于指数补偿的低温漂高电源抑制比带隙基准电路，包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块，

所述预稳压模块用于产生为所述带隙基准核心模块和带隙基准核心启动模块供电的局部电压；

所述预稳压启动模块用于在上电时启动所述预稳压模块，并在所述预稳压模块正常工作后退出；

所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；

所述带隙基准核心模块包括运算放大器、第三电容、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第二三极管、第三三极管和第十五PMOS管，其中第八电阻和第十一电阻的阻值相等；

第二三极管的基极连接第三三极管的基极和第九电阻的一端，其集电极连接所述运算放大器的反相输入端并通过第八电阻后连接所述局部电压，其发射极一方面通过第十二电阻后连接第三三极管的发射极，另一方面通过第十电阻后接地；

第三三极管的集电极连接所述运算放大器的同相输入端并通过第十一电阻后连接所述局部电压；

第十五PMOS管的栅极连接所述运算放大器的输出端，其源极连接所述局部电压，其漏极连接第九电阻的另一端并作为所述带隙基准电路的输出端；

第三电容的一端连接所述运算放大器的输出端，另一端通过第七电阻后连接所述带隙基准电路的输出端。

具体的，所述预稳压模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第二电容和第一三极管，

第五PMOS管的栅漏短接并连接第三PMOS管、第七PMOS管、第九PMOS管和第十一PMOS管的栅极以及第六PMOS管的源极，其源极连接第三PMOS管、第七PMOS管、第九PMOS管、第十一PMOS管和第十二PMOS管的源极并连接电源电压；

第四PMOS管的栅极连接第二NMOS管的漏极、第六PMOS管的栅极和漏极以及第八PMOS管和第十PMOS管的栅极，其源极连接第三PMOS管的漏极，其漏极连接第一NMOS管的栅极和漏极以及第二NMOS管的栅极；

第一NMOS管的源极连接第三NMOS管和第四NMOS管的源极以及第一三极管的发射极并接地；

第二NMOS管的源极通过第二电阻后接地；

第八PMOS管的源极连接第七PMOS管的漏极，其漏极连接第三NMOS管的栅极和漏极以及第四NMOS管的栅极；

第十PMOS管的源极连接第九PMOS管的漏极，其漏极连接第五NMOS管的栅极并通过第三电阻后连接第一三极管的基极和集电极；

第五NMOS管的漏极连接第十一PMOS管的漏极和第十二PMOS管的栅极，其源极连接第四NMOS管的漏极和第六NMOS管的源极；

第六NMOS管的漏极连接第十二PMOS管的漏极和第四电阻的一端并产生所述局部电压，其栅极一方面通过第五电阻后连接第十二PMOS管的漏极，另一方面通过第六电阻后接地；

第二电容的一端连接第十二PMOS管的栅极，另一端连接第四电阻的另一端。

具体的，所述运算放大器包括第七NMOS管、第八NMOS管、第九NMOS管、第十三PMOS管和第十四PMOS管，

第七NMOS管的栅极作为所述运算放大器的同相输入端，其源极连接第九NMOS管的源极和第八NMOS管的漏极，其漏极连接第十三PMOS管的栅极和漏极以及第十四PMOS管的栅极；

第九NMOS管的栅极作为所述运算放大器的反相输入端，其漏极连接第十四PMOS管的漏极并作为所述运算放大器的输出端；

第八NMOS管的栅极连接所述预稳压模块中第三NMOS管的栅极，其源极接地；

第十三PMOS管和第十四PMOS管的源极连接所述局部电压。

具体的，所述预稳压启动模块包括第一电阻、第一电容、第一PMOS管和第二PMOS管，

第一PMOS管的栅极连接所述预稳压模块中第三PMOS管的栅极，其源极连接电源电压，其漏极连接第二PMOS管的栅极并通过第一电容后接地；

第二PMOS管的源极通过第一电阻后连接电源电压，其漏极连接所述预稳压模块中第一NMOS管的栅极。

具体的，所述带隙基准核心启动模块包括第十NMOS管、第十一NMOS管和第十六PMOS管，

第十六PMOS管的栅极连接第十NMOS管的栅极以及所述带隙基准电路的输出端，其源极连接所述局部电压，其漏极连接第十NMOS管的漏极和第十一NMOS管的栅极；

第十一NMOS管的漏极连接所述带隙基准核心模块中运算放大器的输出端，其源极连接第十NMOS管的源极并接地。

具体的，第九电阻为负温度系数的多晶硅电阻和正温度系数的N阱电阻组合构成。

本发明的有益效果为：本发明通过第十五PMOS管MP15共源极接法构成的βhelp结构，避免了CMOS工艺中β值过小导致基极电流引入过大的误差的问题，同时通过第九电阻R9将基准电压的高阶曲率补偿结构嵌入在βhelp结构中，显著的减低了基准输出电压的温度漂移系数；通过自适应驱动结构构成的预稳压模块，既保证了预稳压结构的驱动能力又有效的提高了基准输出电压的电源抑制比。

附图说明

图1是本发明提出的一种基于指数补偿的低温漂高电源抑制比带隙基准电路在实施例中的实现结构图。

图2是本发明提供的一种基于指数补偿的低温漂高电源抑制比带隙基准电路的温度特性曲线示意图。

图3是本发明提供的一种基于指数补偿的低温漂高电源抑制比带隙基准电路的PSR特性曲线示意图。

具体实施方式

下面结合附图和具体实施例，详细描述本发明的技术方案。

本发明提出一种基于指数补偿的低温漂高电源抑制比带隙基准电路，包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块，其中预稳压启动模块用于在上电时启动预稳压模块，保证预稳压模块摆脱简并点，并在预稳压模块正常工作后退出；预稳压模块用于产生为带隙基准核心模块和带隙基准核心启动模块供电的局部电压Vpre；带隙基准核心启动模块用于在上电时启动带隙基准核心模块，保证带隙基准核心模块摆脱简并点，并在带隙基准核心模块正常工作后退出；带隙基准核心模块用于产生基准电压。

如图1所示给出了预稳压模块的一种实现形式，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第二电容C2和第一三极管Q1，第五PMOS管MP5的栅漏短接并连接第三PMOS管MP3、第七PMOS管MP7、第九PMOS管MP9和第十一PMOS管MP11的栅极以及第六PMOS管MP6的源极，其源极连接第三PMOS管MP3、第七PMOS管MP7、第九PMOS管MP9、第十一PMOS管MP11和第十二PMOS管MP12的源极并连接电源电压；第四PMOS管MP4的栅极连接第二NMOS管MN2的漏极、第六PMOS管MP6的栅极和漏极以及第八PMOS管MP8和第十PMOS管MP10的栅极，其源极连接第三PMOS管MP3的漏极，其漏极连接第一NMOS管MN1的栅极和漏极以及第二NMOS管MN2的栅极；第一NMOS管MN1的源极连接第三NMOS管MN3和第四NMOS管MN4的源极以及第一三极管Q1的发射极并接地；第二NMOS管MN2的源极通过第二电阻R2后接地；第八PMOS管MP8的源极连接第七PMOS管MP7的漏极，其漏极连接第三NMOS管MN3的栅极和漏极以及第四NMOS管MN4的栅极；第十PMOS管MP10的源极连接第九PMOS管MP9的漏极，其漏极连接第五NMOS管MN5的栅极并通过第三电阻R3后连接第一三极管Q1的基极和集电极；第五NMOS管MN5的漏极连接第十一PMOS管MP11的漏极和第十二PMOS管MP12的栅极，其源极连接第四NMOS管MN4的漏极和第六NMOS管MN6的源极；第六NMOS管MN6的漏极连接第十二PMOS管MP12的漏极和第四电阻R4的一端并产生局部电压Vpre，其栅极一方面通过第五电阻R5后连接第十二PMOS管MP12的漏极，另一方面通过第六电阻R6后接地；第二电容C2的一端连接第十二PMOS管MP12的栅极，另一端连接第四电阻R4的另一端。

预稳压模块中，第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第十一PMOS管MP11、第十二PMOS管MP12、第四电阻R4、第二电容C2构成自适应驱动电路，能够根据第十二PMOS管MP12漏极的输出电流自适应调节第十二PMOS管MP12的栅极电压，用于驱动后面的带隙基准核心模块和带隙基准核心启动模块。自适应驱动电路是一个预稳压运放结构，具体为一个差分输入、单端输出的运放，第五NMOS管MN5、第六NMOS管MN6为输入管，第十二PMOS管MP12的栅极连接在第五NMOS管MN5的漏极，其优势在于可以根据其漏极的电流自适应的调节其栅极电压，提高了预稳压电路的驱动能力。第二电容C2和第四电阻R4串联构成带调零电阻的米勒补偿，保证了环路的稳定性。由于自适应运放的正向输入端电压为Vbe1+V_R3，Vbe1为第一三极管Q1的基极-发射极电压，所以预稳压输出电压为(Vbe1+V_R3)(R5+R6)/R6。

预稳压模块中第一NMOS管MN1、第二NMOS管MN2、第二电阻R2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6组成自偏置的电流源，开始时环路的电流很小，为正反馈，环路电流越来越大后，由于第二电阻R2的作用，电流环路表现为负反馈，最终保持稳定。电流稳定后，通过折叠电流镜进行镜像第八PMOS管MP8、第十PMOS管MP10、第三NMOS管MN3、第四NMOS管MN4为自适应驱动电路的第五NMOS管MN5、第六NMOS管MN6提供偏置。第九PMOS管MP9、第十PMOS管MP10为第三电阻R3和第一三极管Q1提供偏置，因为第九PMOS管MP9、第十PMOS管MP10提供的偏置电流为正温度系数的电流，所以第三电阻R3上产生一个正温度系数的电压差，而第一三极管Q1采用二极管接法，发射结电压为负温度系数的电压，调节第三电阻R3的大小，可以使第五NMOS管MN5栅极的电压为一个零温度系数的电压。为确保第五NMOS管MN5、第六NMOS管MN6的栅源电压相同，本实施例中设置第五NMOS管MN5、第六NMOS管MN6的尺寸相同，第十一PMOS管MP11的电流是第四NMOS管MN4电流的一半，即第五NMOS管MN5、第六NMOS管MN6的电流大小相等。一些实施例中当第五NMOS管MN5、第六NMOS管MN6尺寸不同时，也可以通过合理的设置第四NMOS管MN4和第十一PMOS管MP11的电流来确保第五NMOS管MN5、第六NMOS管MN6的栅源电压相同。

预稳压启动模块用于在上电时启动预稳压模块，保证预稳压模块脱离简并点，在预稳压模块中的自偏置带隙基准输出正常后，预稳压启动模块关闭；如图1所示，给出了预稳压启动模块的一种实现形式，包括第一电阻R1、第一电容C1、第一PMOS管MP1和第二PMOS管MP2，第一PMOS管MP1的栅极连接预稳压模块中第三PMOS管MP3的栅极，其源极连接电源电压，其漏极连接第二PMOS管MP2的栅极并通过第一电容C1后接地；第二PMOS管MP2的源极通过第一电阻R1后连接电源电压，其漏极连接预稳压模块中第一NMOS管MN1的栅极。

如果上电后，预稳压模块中第三PMOS管MP3、第五PMOS管MP5支路没有电流，则第一PMOS管MP1没有电流，第一电容C1上因为没有电荷，所以第二PMOS管MP2的栅极电压为低，第二PMOS管MP2打开，电流流向该支路，第一电阻R1接在第二PMOS管MP2的源极，限制第二PMOS管MP2向电流环路充电的速度，避免上电时电压的过充。当第三PMOS管MP3支路电流逐渐增大时，第一PMOS管MP1的电流给第一电容C1充电，第一电容C1上的电压逐渐增加，最终第二PMOS管MP2截止，预稳压启动模块和环路断开，避免对预稳压模块的影响。

本发明提出的带隙基准核心模块如图1所示，包括运算放大器、第三电容C3、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第二三极管Q2、第三三极管Q3和第十五PMOS管MP15，其中第八电阻R8和第十一电阻R11的阻值相等；第二三极管Q2的基极连接第三三极管Q3的基极和第九电阻R9的一端，其集电极连接运算放大器的反相输入端并通过第八电阻R8后连接局部电压，其发射极一方面通过第十二电阻R12后连接第三三极管Q3的发射极，另一方面通过第十电阻R10后接地；第三三极管Q3的集电极连接运算放大器的同相输入端并通过第十一电阻R11后连接局部电压；第十五PMOS管MP15的栅极连接运算放大器的输出端，其源极连接局部电压，其漏极连接第九电阻R9的另一端并作为带隙基准电路的输出端；第三电容C3的一端连接运算放大器的输出端，另一端通过第七电阻R7后连接带隙基准电路的输出端。

本实施例以一个五管差分运放结构为例，如图1所示，运算放大器包括第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十三PMOS管MP13和第十四PMOS管MP14，第七NMOS管MN7的栅极作为运算放大器的同相输入端，其源极连接第九NMOS管MN9的源极和第八NMOS管MN8的漏极，其漏极连接第十三PMOS管MP13的栅极和漏极以及第十四PMOS管MP14的栅极；第九NMOS管MN9的栅极作为运算放大器的反相输入端，其漏极连接第十四PMOS管MP14的漏极并作为运算放大器的输出端；第八NMOS管MN8的栅极连接偏置电压，其源极接地；第十三PMOS管MP13和第十四PMOS管MP14的源极连接局部电压Vpre。本实施例中，运算放大器第八NMOS管MN8栅极连接的偏置电压由预稳压模块提供，第八NMOS管MN8的栅极连接预稳压模块中第三NMOS管MN3的栅极。

运算放大器的输出端接在第十五PMOS管MP15的栅极，第十五PMOS管MP15采用共源极接法，使带隙基准核心模块可以工作在更低的电压裕度下。运放的同相输入端接在第三三极管Q3的集电极，反相输入端接在第二三极管Q2的集电极，保证整个环路的负反馈系数大于正反馈系数。本发明提出的带隙基准核心模块中，第二三极管Q2、第三三极管Q3和第十五PMOS管MP15构成βhelp结构，第二三极管Q2、第三三极管Q3、第十五PMOS管MP15、第十电阻R10、第十二电阻R12构成带βhelp的Brokaw结构，避免了基极电流引入的误差，提高了带隙电压模块对地的噪声抑制能力。其原理为通过运放保证第二三极管Q2、第三三极管Q3的集电极电压相等，又由于第八电阻R8、第十一电阻R11的阻值相等，所以第二三极管Q2、第三三极管Q3的集电极电流相等。一些实施例中设置第二三极管Q2、第三三极管Q3的面积之比为1：8，所以其电流密度之比为8：1。第二三极管Q2、第三三极管Q3的发射结电压不同，而第二三极管Q2、第三三极管Q3的基极相连，所以其发射结电压差在第十二电阻R12上产生正温度系数电流IPTAT，所以流过第十电阻R10的电流也是正温度系数的电流且大小为流过第十二电阻R12的两倍。因此第二三极管Q2基极的电压V1可以表示为：

其中ΔV_be为第二三极管Q2、第三三极管Q3的基极-发射极电压差，V_be2为第二三极管Q2的发射结电压，k为玻尔兹曼常数，k＝1.38×10^-23J/K；T是绝对温度，q为电子电荷，q＝1.6×10^-19C；N为第三三极管Q3和第二三极管Q2的发射结面积比。

合适的选择第十电阻R10和第十二电阻R12的比值，可以通过正温度系数的电流将第二三极管Q2的发射结电压的一阶温度系数抵消。但是三极管的发射极电压和温度的关系不是简单的负温度系数，其电压值由很多高阶的温度系数。所以在对于普通的CMOS工艺，通常经过一阶补偿的带隙基准电压的温度系数为30-40ppm，只能满足对电压要求不高的应用场景，但是对于ADC等高精度的电路，这种只经过一阶补偿的带隙已经不能满足要求，需要通过高阶的补偿方式，消除V_be2的高阶项。由于三极管的电流放大系数β本身的温度系数为负温度系数，其集电极电流为正温度系数，所以本发明通过第九电阻R9，引入高阶温度系数的电压，来补偿V_be2的高阶项。

其中I_C为三极管集电极电流，β为三极管电流放大系数，因为经过一阶补偿后的第二三极管Q2的基极电压V1随温度变化的曲线为开口向下的抛物线，所以为了达到曲率补偿的效果，需要第九电阻R9上的电压随温度变化的曲线为一个开口向上的抛物线。因此可以选择正温度系数和负温度系数电阻组合的方式改变第九电阻R9的温度系数，经过设计合适的比值，使组合电阻R9上的电压降随温度变化的曲线为一个开口向上的抛物线。最终明显降低温度漂移系数。

带隙基准核心启动模块用于保证带隙基准核心模块脱离简并点，如图1所示给出了带隙基准核心启动模块的一种实现形式，包括第十NMOS管MN10、第十一NMOS管MN11和第十六PMOS管MP16，第十六PMOS管MP16的栅极连接第十NMOS管MN10的栅极以及带隙基准电路的输出端，其源极连接局部电压，其漏极连接第十NMOS管MN10的漏极和第十一NMOS管MN11的栅极；第十一NMOS管MN11的漏极连接带隙基准核心模块中运算放大器的输出端，其源极连接第十NMOS管MN10的源极并接地。

如果带隙基准核心模块未正常启动，即输出基准电压VREF为低电平，此时第十六PMOS管MP16打开，第十一NMOS管MN11的栅极电压为高电平，拉低第十一NMOS管的漏端电压即运算放大器输出端电压Vout，从而运算放大器中第十三PMOS管MP13打开，给带隙核心电路的三极管基极注入电流，使带隙输出电压建立。当带隙输出电压建立完成，基准电压VREF使MN10打开，第十一NMOS管MN11的栅极电压为低电平，避免了启动电路对带隙核心电路的影响。

图2是本发明提出的一种基于指数补偿的低温漂高电源抑制比带隙基准电路在实施例中的温度特性曲线，从图中可以看出，本发明提出的带隙基准电路在-40～125℃范围内的温度系数为6ppm。

图3是本发明提出的一种基于指数补偿的低温漂高电源抑制比带隙基准电路在实施例中的电源抑制PSR特性曲线，从图中可以看出，本发明提出的带隙基准电路，在低频时PSR是-80dB。

综上所述，本发明中提出的一种基于指数补偿的低温漂高电源抑制比带隙基准电路，通过预稳压模块提高了带隙基准电路输出的基准电压的电源抑制比；根据预稳压后低电压域的问题，通过共源极接法的第十五PMOS管MP15构成βhelp结构，提供带隙基准核心模块中第二三极管Q2和第三三极管Q3的基极电流，将传统βhelp结构中的源随器接法改为共源极接法，使得本发明的基于βhelp结构的指数补偿带隙适用于低电压域，这是由于将运放的输出接在第十五PMOS管MP15的栅极，第十五PMOS管MP15共源接法只需要电源电压比第三三极管Q3的基极电压高一个V_DS就可以，因此本发明更适用于低压结构；本发明还将指数补偿引入带隙基准核心模块，在不增加电路复杂程度的情况下实现高阶补偿，第九电阻R9可以为负温度系数的多晶硅电阻和正温度系数的N阱电阻组合构成，实现第九电阻R9温度系数的改变，通过第九电阻R9引入高阶温度补偿项，使得基准电压从第十五PMOS管MP15的漏极输出。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (6)

1.基于指数补偿的低温漂高电源抑制比带隙基准电路，包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块，

所述预稳压模块用于产生为所述带隙基准核心模块和带隙基准核心启动模块供电的局部电压；

所述预稳压启动模块用于在上电时启动所述预稳压模块，并在所述预稳压模块正常工作后退出；

所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；

其特征在于，所述带隙基准核心模块包括运算放大器、第三电容、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第二三极管、第三三极管和第十五PMOS管，其中第八电阻和第十一电阻的阻值相等；

第二三极管的基极连接第三三极管的基极和第九电阻的一端，其集电极连接所述运算放大器的反相输入端并通过第八电阻后连接所述局部电压，其发射极一方面通过第十二电阻后连接第三三极管的发射极，另一方面通过第十电阻后接地；

第三三极管的集电极连接所述运算放大器的同相输入端并通过第十一电阻后连接所述局部电压；

第十五PMOS管的栅极连接所述运算放大器的输出端，其源极连接所述局部电压，其漏极连接第九电阻的另一端并作为所述带隙基准电路的输出端；

第三电容的一端连接所述运算放大器的输出端，另一端通过第七电阻后连接所述带隙基准电路的输出端。

2.根据权利要求1所述的基于指数补偿的低温漂高电源抑制比带隙基准电路，其特征在于，所述预稳压模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第二电容和第一三极管，

第五PMOS管的栅漏短接并连接第三PMOS管、第七PMOS管、第九PMOS管和第十一PMOS管的栅极以及第六PMOS管的源极，其源极连接第三PMOS管、第七PMOS管、第九PMOS管、第十一PMOS管和第十二PMOS管的源极并连接电源电压；

第四PMOS管的栅极连接第二NMOS管的漏极、第六PMOS管的栅极和漏极以及第八PMOS管和第十PMOS管的栅极，其源极连接第三PMOS管的漏极，其漏极连接第一NMOS管的栅极和漏极以及第二NMOS管的栅极；

第一NMOS管的源极连接第三NMOS管和第四NMOS管的源极以及第一三极管的发射极并接地；

第二NMOS管的源极通过第二电阻后接地；

第八PMOS管的源极连接第七PMOS管的漏极，其漏极连接第三NMOS管的栅极和漏极以及第四NMOS管的栅极；

第十PMOS管的源极连接第九PMOS管的漏极，其漏极连接第五NMOS管的栅极并通过第三电阻后连接第一三极管的基极和集电极；

第五NMOS管的漏极连接第十一PMOS管的漏极和第十二PMOS管的栅极，其源极连接第四NMOS管的漏极和第六NMOS管的源极；

第六NMOS管的漏极连接第十二PMOS管的漏极和第四电阻的一端并产生所述局部电压，其栅极一方面通过第五电阻后连接第十二PMOS管的漏极，另一方面通过第六电阻后接地；

第二电容的一端连接第十二PMOS管的栅极，另一端连接第四电阻的另一端。

3.根据权利要求2所述的基于指数补偿的低温漂高电源抑制比带隙基准电路，其特征在于，所述运算放大器包括第七NMOS管、第八NMOS管、第九NMOS管、第十三PMOS管和第十四PMOS管，

第七NMOS管的栅极作为所述运算放大器的同相输入端，其源极连接第九NMOS管的源极和第八NMOS管的漏极，其漏极连接第十三PMOS管的栅极和漏极以及第十四PMOS管的栅极；

第九NMOS管的栅极作为所述运算放大器的反相输入端，其漏极连接第十四PMOS管的漏极并作为所述运算放大器的输出端；

第八NMOS管的栅极连接所述预稳压模块中第三NMOS管的栅极，其源极接地；

第十三PMOS管和第十四PMOS管的源极连接所述局部电压。

4.根据权利要求2或3所述的基于指数补偿的低温漂高电源抑制比带隙基准电路，其特征在于，所述预稳压启动模块包括第一电阻、第一电容、第一PMOS管和第二PMOS管，

第一PMOS管的栅极连接所述预稳压模块中第三PMOS管的栅极，其源极连接电源电压，其漏极连接第二PMOS管的栅极并通过第一电容后接地；

第二PMOS管的源极通过第一电阻后连接电源电压，其漏极连接所述预稳压模块中第一NMOS管的栅极。

5.根据权利要求1-3任一项所述的基于指数补偿的低温漂高电源抑制比带隙基准电路，其特征在于，所述带隙基准核心启动模块包括第十NMOS管、第十一NMOS管和第十六PMOS管，

第十六PMOS管的栅极连接第十NMOS管的栅极以及所述带隙基准电路的输出端，其源极连接所述局部电压，其漏极连接第十NMOS管的漏极和第十一NMOS管的栅极；

第十一NMOS管的漏极连接所述带隙基准核心模块中运算放大器的输出端，其源极连接第十NMOS管的源极并接地。

6.根据权利要求1所述的基于指数补偿的低温漂高电源抑制比带隙基准电路，其特征在于，第九电阻为负温度系数的多晶硅电阻和正温度系数的N阱电阻组合构成。