CN111240394A - 带预稳压结构的无运放带隙基准电路 - Google Patents

Abstract

本发明公开了一种带预稳压结构的无运放带隙基准电路，解决现有技术电源抑制比低、失调电压高的问题。本发明包括带隙核心单元(1)、输出单元(2)、预稳压单元(3)和启动单元(4)；带隙核心单元生成负温度系数电压V_BE和正温度系数电压ΔV_BE；输出单元产生带隙电压V_BG和零温度系数电压V_O；预稳压单元通过检测反馈电压V_FB，产生稳定的预调节电压V_REG，给带隙核心单元供电；启动单元检测预稳压单元输出的偏置电压V_BIAS，输出启动信号Vstart至预稳压单元。本发明采用预稳压结构，提高基准电压的电源抑制比；未采用运放结构，削弱失调电压对基准电压的影响。本发明结构简单，可用于模拟集成电路。

Description

带预稳压结构的无运放带隙基准电路

技术领域

本发明属于电路技术领域，特别涉及一种带预稳压结构的无运放带隙基准电路，可用于模拟集成电路。

背景技术

带隙基准电路是模拟集成电路中一个十分重要的模块，被广泛应用于高精度AD/DA转换器、电源管理芯片、传感器等集成电路中。该模块为电路中的其它模块提供了精准的电压，其精度和电源抑制比等特性在很大程度上影响了整个电路的其它性能，因此研究低失调、低温漂、高电源抑制比的带隙基准成为了模拟集成电路设计的一个热点。

参照图1，传统的带隙基准电压源电路的基本原理是，将两个具有相反温度系数的电压信号按照一定的比例相加，得到一个与温度无关的基准电压，其公式可表示为：

其中，电阻R1与电阻R2阻值相同，V_BG是基准电压，V_BE2是NPN三极管Q2的基极-发射极电压，具有负温度特性；V_T为热电压，具有正温度特性，V_OS为运算放大器EA的输入失调电压。通过调节电阻R2、R3的比值和三极管Q2、Q1的比值N，可以得到与温度无关的基准电压V_BG。

传统带隙基准存在以下缺点：(1)因为引入运算放大器EA来保证X、Y两点相等，因此失调电压V_OS被放大了(1+R₂/R₃)倍，在基准电压V_BG中引入了误差；(2)V_OS本身随温度变化，因此增大了基准电压V_BG的温度系数；(3)额外引入了运算放大器EA，增大了电路的功耗；(4)不含预调制结构，电源端的噪声通过运算放大器直接传到了输出端，因此电路的电源抑制比不高；(5)只能产生带隙电压V_BG，而不能产生其它电压值输出。因此传统带隙基准的精度、电源抑制比难以满足其它模块对于电压基准低失调高电源抑制比的要求。

发明内容

本发明的目的在于针对上述现有技术的不足，提供一种带预稳压结构的无运放带隙基准电路，以避免引入运算放大器的输入失调电压，提高输出基准电压的精度，同时引入预稳压结构以减小电源噪声对基准电压的影响。

为了实现上述目的，本发明包括：带隙核心单元1、输出单元2、预稳压单元3、启动单元4；

所述带隙核心单元1用于生成负温度系数的电压V_BE和正温度系数的电压ΔV_BE；该模块的第一输入端连接预调节电压V_REG，第二输入端连接带隙电压V_BG，其输出端输出反馈电压V_FB至预稳压单元3；

所述输出单元2用于产生带隙电压V_BG和零温度系数电压V_O；该模块的输入端连接预调节电压V_REG，其第一输出端作为整个带隙基准电路的输出端输出基准电压V_BG，第二输出端作为整个带隙基准电路的输出端输出零温度系数电压V_O；

所述预稳压单元3与带隙核心单元1构成负反馈环路，通过检测反馈电压V_FB，输出稳定的预调节电压V_REG；该模块的第一输入端连接启动信号Vstart，第二输入端连接反馈电压V_FB；其第一输出端输出偏置电压V_BIAS至启动单元4，第二输出端输出预调节电压V_REG；

所述启动单元4用于保证整个电路在上电时迅速进入正常工作状态；该模块检测偏置电压V_BIAS，并输出启动信号Vstart至预稳压单元3。

作为优选，所述带隙核心单元1包括两个NPN三极管Q1、Q2，两个PMOS管MP1、MP2，三个电阻R1、R2、R3；其中：所述第一PMOS管MP1与第二PMOS管MP2，其栅极相连构成电流镜结构，其源极共同连接预调节电压V_REG，第一PMOS管MP1的漏极与自身栅极相连并连接至第二NPN三极管Q2的集电极，第二PMOS管MP2的漏极与第一NPN三极管Q1的集电极相连接作为带隙核心单元1的输出端输出反馈电压V_FB；所述第一NPN三极管Q1，其基极作为带隙核心单元1的第二输入端连接带隙电压V_BG，其发射极通过第一电阻R1连接至GND；所述第二电阻R2跨接在第一NPN三极管Q1与第二NPN三极管Q2的发射极之间；所述第三电阻R3跨接在第一NPN三极管Q1与第二NPN三极管Q2的基极之间。

作为第一优选，所述输出单元2包括一个NMOS管MN1和两个电阻R4、R5；其中：所述第一NMOS管MN1，其栅极作为输出单元2的输入端连接预调节电压V_REG，其源极作为输出单元2第二输出端输出零温度系数电压V_O，其漏极连接电源电压VCC；所述第五电阻R5，其一端连接零温度系数电压V_O，另一端作为输出单元2第一输出端输出带隙电压V_BG；所述第四电阻R4，其一端连接带隙电压V_BG，其另一端连接至GND。

作为第二优选，所述输出单元2包括一个PMOS管MP9和两个电阻R4、R5；其中：所述第九PMOS管MP9，其源极作为输出单元2的输入端连接预调节电压V_REG，其栅极与自身漏极相连接作为输出单元2第二输出端输出零温度系数电压V_O；所述第五电阻R5，其一端连接零温度系数电压V_O，另一端作为输出单元2第一输出端并连接带隙电压V_BG；所述第四电阻R4，其一端连接带隙电压V_BG，其另一端连接至GND。

作为第一优选，所述预稳压单元3包括四个PMOS管MP3、MP4、MP5、MP6，两个NMOS管MN2、MN3，三个NPN三极管Q3、Q4、Q5，两个电阻R7、R8，一个电容C1；其中：所述第三PMOS管MP3、第五PMOS管MP5、第六PMOS管MP6，其栅极相连接构成电流镜结构，其源极共同连接至电源电压VCC，第三PMOS管MP3的漏极作为预稳压单元3的第二输出端输出预调节电压V_REG，第五PMOS管MP5的漏极作为预稳压单元3的第一输出端输出偏置电压V_BIAS，第六PMOS管MP6的漏极连接启动信号Vstart；所述第二NMOS管MN2的栅极和第三NMOS管MN3的栅极相连接，并连接启动信号Vstart，第二NMOS管MN2的源极与第七电阻R7的一端相连接，第三NMOS管MN3的漏极与自身栅极相连接，其源极与第五NPN三极管Q5的基极和集电极相连接；所述第五NPN三极管Q5的发射极连接至GND；所述第四NPN三极管Q4，其基极与自身集电极相连，并连接至第七电阻R7的另一端，其发射极连接至GND；所述第四PMOS管MP4，其源极连接预调节电压V_REG，栅极连接反馈电压V_FB，其漏极连接至第八电阻R8的一端；所述第三NPN三极管Q3，其基极与自身集电极相连，并连接至第八电阻R8的另一端，其发射极连接至GND；所述第一电容C1的跨接在反馈电压V_FB和GND之间。

作为第二优选，所述预稳压单元3包括四个PMOS管MP3、MP4、MP5、MP6，四个NMOS管MN2、MN3、MN4、MN5，一个电阻R7，一个电容C1；其中：所述第三PMOS管MP3、第五PMOS管MP5、第六PMOS管MP6，其栅极相连接构成电流镜结构，其源极共同连接至电源电压VCC，第三PMOS管MP3的漏极作为预稳压单元3的第二输出端输出预调节电压V_REG，第五PMOS管MP5的漏极作为预稳压单元3的第一输出端输出偏置电压V_BIAS，第六PMOS管MP6的漏极连接启动信号Vstart；所述第二NMOS管MN2的栅极和第三NMOS管MN3的栅极相连接，并连接启动信号Vstart，第二NMOS管MN2的源极与第四PMOS管MP4的漏极相连接，第三NMOS管MN3的漏极与自身栅极相连接，其源极与第五NMOS管MN5的栅极相连接；所述第五NMOS管MN5的漏极与自身栅极相连接，其源极连接至GND；所述第四NMOS管MN4的栅极和第五NMOS管MN5的栅极相连接，其源极通过第七电阻R7连接至GND，其漏极和第二NMOS管MN2的源极相连接；所述第四PMOS管MP4，其源极连接预调节电压V_REG，栅极连接反馈电压V_FB；所述第一电容C1的跨接在反馈电压V_FB和GND之间。

作为优选，所述启动单元4包括两个PMOS管MP7、MP8，一个电阻R6；其中：所述第七PMOS管MP7，其栅极作为启动单元4的输入端连接偏置电压V_BIAS，其源极连接电源电压VCC，其漏极与第八PMOS管MP8的栅极、第六电阻R6的一端相连接；所述第六电阻R6的另一端连接至GND；所述第八PMOS管MP8，其漏极作为启动单元4的输出端输出启动信号Vstart，其源极连接至电源电压VCC。

本发明与现有技术相比，具有如下优点：

1.本发明由于采用了预稳压结构，通过预调节电压V_REG给带隙核心单元供电，而不是直接使用电源电压VCC给带隙核心单元供电，因此削弱了电源噪声对带隙基准电压的影响，提高了电源抑制比。

2.本发明由于采用了无运放的带隙基准结构，削弱了失调电压对带隙基准电压精度的影响，同时无运算放大器使电路结构简单化，降低了功耗。

3.本发明由于采用了带电阻分压网络的输出结构，因此不但可以产生带隙电压V_BG，还可以产生其它电压值输出V_O。

4.本发明采用的启动电路结构简单，进一步降低电路功耗。

附图说明

图1是传统的带隙基准电路图。

图2是本发明的结构框图。

图3是本发明第一实施例的电路原理图。

图4是本发明第二实施例的电路原理图。

具体实施方式

以下参照说明书附图对本发明的实施方式作进一步的说明。

实施例1：

参照图2，本发明包括：带隙核心单元1、输出单元2、预稳压单元3和启动单元4；其中带隙核心单元1设有两个输入端，分别连接基准电压V_BG和预调制电压V_REG，设有一个输出端输出反馈电压V_FB；输出单元2设有一个输入端连接预调制电压V_REG，设有两个输出端，分别输出带隙电压V_BG和零温度系数电压V_O；预稳压单元3设有两个输入端，分别连接反馈电压V_FB和启动信号Vstart，设有两个输出端，分别输出预稳压电压V_REG和偏置电压V_BIAS；启动单元4设有一个输入端连接偏置电压V_BIAS，设有一个输出端输出启动信号Vstart。

带隙核心单元1用于生成负温度系数的电压V_BE和正温度系数的电压ΔV_BE；输出单元2用于产生基准电压V_BG和零温度系数电压V_O；预稳压单元3与带隙核心单元1构成负反馈环路，通过检测反馈电压V_FB，产生稳定的预调节电压V_REG，用于给带隙核心单元1供电；启动单元4检测预稳压单元3的输出电压V_BIAS，并输出启动信号Vstart至预稳压单元3，用于保证整个电路在上电时迅速进入正常工作状态。

参照图3，上述带隙核心单元1包括两个NPN三极管Q1、Q2，两个PMOS管MP1、MP2，三个电阻R1、R2、R3；其中：第一PMOS管MP1与第二PMOS管MP2，其栅极相连构成电流镜结构，其源极共同连接预稳压单元3的输出V_REG，第一PMOS管MP1的漏极与自身栅极相连并连接至第二NPN三极管Q2的集电极，第二PMOS管MP2的漏极与第一NPN三极管Q1的集电极相连接作为带隙核心单元1的输出V_FB；第一NPN三极管Q1，其基极与第三电阻R3的一端共同连接至输出单元的输出V_BG，其发射极与第一电阻R1、第二电阻R2的一端相连接，第一电阻R1的另一端连接至GND；第二NPN三极管Q2，其基极与第三电阻R3的另一端相连接，其发射极与第二电阻R2的另一端相连接。

第一PMOS管MP1和第二PMOS管MP2构成电流镜结构，且两个PMOS管器件尺寸相同，故流过第一PMOS管MP1的电流I1和流过第二PMOS管MP2的电流I2相同；第一NPN三极管Q1和第二NPN三极管Q2的个数比例为M：1，因此在第二电阻R2两端产生了ΔV_BE1的电压差：

ΔV_BE1＝V_TlnM (2)

电流I1和I2都流过第一电阻R1，在其两端产生具有正温度系数的电压V_R1，其值为：

V_R1具有正温度特性，第一NPN三极管Q1的基极-发射极电压V_BE1具有负温度特性，两个电压叠加起来生成与温度无关的的带隙电压V_BG和零温度系数电压V_O：

此处忽略了第一NPN三极管Q1和第二NPN三极管Q2基极电流对输出电压V_O的影响。第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5是相同类型的电阻，通过调节这第一电阻R1和第二电阻R2的比值，可以调节V_BG和V_O的温度特性，通过调节第四电阻R4和第五电阻R5的比值可以调节V_O的电压值。

带隙核心单元输入为V_BG，输出为V_FB，从输入V_BG到输出V_FB的小信号等效跨导g_mBC为：

参照图3，上述输出单元2包括一个NMOS管MN1和两个电阻R4、R5；其中：第一NMOS管MN1，其栅极连接预稳压单元3的输出V_REG，其源极与第五电阻R5的一端相连接作为整个带隙基准电路的输出V_O，其漏极接电源电压VCC；第四电阻R4，其一端与第五电阻R5的另一端相连接，作为整个带隙基准电路的输出V_BG，其另一端连接至GND。

考虑第一NPN三极管Q1的基极电流I_B1和第二NPN三极管Q2的基极电流I_B2对输出电压V_O的影响，可以得到输出电压V_O的精确值V_O'，其值为：

第三电阻R3，又叫补偿电阻，用于消除第一NPN三极管Q1和第二NPN三极管Q2基极电流对输出电压V_O的影响，以使电压V_O'和V_O的电压值相同，结合公式(5)和(7)可得第三电阻R3的阻值：

参照图3，上述预稳压单元3包括四个PMOS管MP3、MP4、MP5、MP6，两个NMOS管MN2、MN3，三个NPN三极管Q3、Q4、Q5，两个电阻R7、R8，一个电容C1；其中：第三PMOS管MP3、第五PMOS管MP5、第六PMOS管MP6，其栅极相连接构成电流镜结构，其源极共同连接至电源电压VCC，第三PMOS管MP3的漏极与第四PMOS管MP4的源极相连接作为预稳压单元3的输出V_REG，第五PMOS管MP5的漏极与自身栅极相连接作为预稳压单元3的输出V_BIAS，第六PMOS管MP6的漏极与第二NMOS管MN2的栅极、第三NMOS管MN3的漏极以及栅极共同连接至启动单元4的输出Vstart；第四PMOS管MP4，其栅极与第一电容C1的一端共同连接至带隙核心单元1的输出V_FB，其漏极连接至第八电阻R8的一端，第一电容C1的另一端接GND；第三NPN三极管Q3，其基极与自身集电极相连，并连接至第八电阻R8的另一端，其发射极连接至GND；第四NPN三极管Q4，其基极与自身集电极相连，并连接至第七电阻R7的一端，其发射极连接至GND，第七电阻R7的另一端连接至第二NMOS管MN2的源极；第五NPN三极管Q5，其基极与自身集电极相连，并连接至第三NMOS管MN3的源极，其发射极连接至GND。

第五PMOS管MP5和第六PMOS管MP6构成电流镜结构，且两个PMOS管器件尺寸相同，故流过第五PMOS管MP1的电流I4和流过第六PMOS管MP6的电流I3相同。第二NMOS管MN2和第三NMOS管MN3的尺寸相同，这两个NMOS管的栅极-源极电压相同V_GSN2＝V_GSN3，因此X点和Y点的电压相同。

第四NPN三极管Q4和第五NPN三极管Q5的个数比例为N：1，因此在第七电阻R7两端产生了ΔV_BE2的电压差：

ΔV_BE2＝V_TlnN (9)

结合公式(9)可得电流I3和I4的大小：

第三PMOS管MP3和第五PMOS管MP5构成电流镜结构，镜像电流值I4给带隙核心单元1提供电流。

预稳压单元3和带隙核心单元1构成负反馈环路，生成稳定的预调节电压V_REG＝V_O+V_GSN1。假设预调节电压V_REG由于某种原因增大了，那么输出单元2的输出V_O和V_BG也增大，即第一NPN三极管Q1的基极电压增大，带隙核心单元1的输出V_FB减小，因此预调节电压V_REG也减小并稳定到V_REG＝V_O+V_GSN1。同理，若预调节电压V_REG由于某种原因减小了，也会通过类似的反馈过程使得V_REG＝V_O+V_GSN1。

设置第四PMOS管MP4的尺寸和第一PMOS管MP1相同，并且流过这两个管子的电流相同，因此V_GS1＝V_GS2，使得V_FB＝V_A，削弱了第一PMOS管MP1和第二PMOS管MP2的沟道长度调制效应，同时削弱了第一NPN三极管Q1和第二NPN三极管Q2的厄尔利效应，提高了V_BG的精度。

第一电容C1用于主极点补偿，如果将带隙核心单元看成一个g_mBC/C1的滤波器，结合公式(6)可得单位增益频率f_UGBW为：

参考图3，上述启动单元4包括两个PMOS管MP7、MP8，一个电阻R6；其中：第七PMOS管MP7，其栅极连接至预稳压单元3的输出VBIAS，其源极连接至电源电压VCC，其漏极与第八PMOS管MP8的栅极、第六电阻R6的一端相连接，第六电阻的另一端连接至GND；第八PMOS管MP8，其漏极作为启动单元4的输出Vstart。

当电路开始上电时，电压V_BIAS跟随电源电压VCC增大，第七PMOS管MP7工作在截止区，流过第六电阻R6的电流为零；当电源电压VCC进一步升高时，第八PMOS管MP8导通并工作在深线性区，使得启动信号Vstart也跟随电源电压VCC增大；当启动信号Vstart的电压大到一定值时，第二NMOS管MN2和第三NMOS管MN3导通，电源电压VCC通过第五PMOS管MP5、第二NMOS管MN2、第七电阻R7和第四NPN三极管Q4通路流电流到GND，电流I3、I4开始增大；第七PMOS管MP7与第五PMOS管MP5构成电流镜结构，随着电流I3、I4的增大，流过第六电阻R6的电流也增大，使得第八PMOS管MP8的栅极电压V_G8升高；当V_G8>VCC-V_THP8时，第八PMOS管MP8关断，电路完成启动过程，进入正常工作状态。

实施例2：

本发明的带隙核心单元1和启动单元3与实施例1相同。

参考图4，上述输出单元2包括一个PMOS管MP9和两个电阻R4、R5；其中：第九PMOS管MP9，其源极连接预稳压单元3的输出V_REG，其栅极与自身源极相连接，并连接至第五电阻R5的一端，作为整个带隙基准电路的输出V_O；第四电阻R4，其一端与第五电阻R5的另一端相连接，作为整个带隙基准电路的输出V_BG，其另一端连接至GND。

输出单元2由预调节电压V_REG供电，流过第九PMOS管MP9的电流I_MP9为：

通过调节第四电阻R4的阻值可以调节电流I_MP9的大小，同时可以增加一个PMOS管与第九PMOS管构成电流镜结构，镜像电流I_MP9的值来产生电流源，为其它电路提供电流。

参考图4，上述预稳压单元3包括四个PMOS管MP3、MP4、MP5、MP6，四个NMOS管MN2、MN3、MN4、MN5，一个电阻R7，一个电容C1；其中：第三PMOS管MP3、第五PMOS管MP5、第六PMOS管MP6，其栅极相连接构成电流镜结构，其源极共同连接至电源电压VCC，第三PMOS管MP3的漏极与第四PMOS管MP4的源极相连接作为预稳压单元3的输出V_REG，第五PMOS管MP5的漏极与自身栅极相连接作为预稳压单元3的输出V_BIAS，第六PMOS管MP6的漏极与第二NMOS管MN2的栅极、第三NMOS管MN3的漏极以及栅极共同连接至启动单元4的输出Vstart；第四PMOS管MP4，其栅极与第一电容C1的一端共同连接至带隙核心单元1的输出V_FB，其漏极与第二NMOS管MN2的源极、第四NMOS管MN4的漏极相连接，第一电容C1的另一端连接至GND；第四NMOS管MN4，其栅极和第五NMOS管MN5的栅极以及源极、第三NMOS管MN3的源极相连接，其源极与第七电阻R7的一端相连接，第五NMOS管MN5的源极和第七电阻R7的另一端共同连接至GND。

当预稳压单元3流出的电流增大时，即预调制电压V_REG所带的负载阻抗变小时，流过第四PMOS管MP4的电流I_MP4减小，致使流过第七电阻R7的电流减小，流过第五PMOS管MP5的电流I4和流过第六PMOS管MP6的电流I3增大，第三PMOS管MP3和第五PMOS管MP5构成电流镜结构，因此流过第三PMOS管MP3的电流I_MP3也增大，提高预稳压单元3的带载能力，使得预稳压电压稳定到V_REG＝V_O+V_GSN1。同时当预稳压单元3流出的电流减小时，即预调制电压V_REG所带的负载阻抗变大时，也会通过类似的反馈过程，削弱预稳压单元3的带载能力，使得预稳压电压稳定到V_REG＝V_O+V_GSN1。

电流I3和I4的最大值为：

其中，

W_N5、L_N5分别为第五NMOS管MN5的宽和长，W_N4、L_N4分别为第四NMOS管MN4的宽和长。

综上，本发明提供一种带预稳压结构的无运放带隙基准电路，采用预稳压结构，提高了基准电压的电源抑制比；未采用运放结构，削弱了失调电压对基准电压的影响。本发明具有高电源抑制比、低失调电压、结构简单的优点，可用于模拟集成电路。

以上仅是本发明的两个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进但这些均在本发明的保护之列。

Claims (7)

1.一种带预稳压结构的无运放带隙基准电路，包括：带隙核心单元(1)、输出单元(2)、启动单元(4)，其特征在于还包括预稳压单元(3)；

所述带隙核心单元(1)用于生成负温度系数的电压V_BE和正温度系数的电压ΔV_BE；该模块的第一输入端连接预调节电压V_REG，第二输入端连接带隙电压V_BG，其输出端输出反馈电压V_FB至预稳压单元(3)；

所述输出单元(2)用于产生带隙电压V_BG和零温度系数电压V_O；该模块的输入端连接预调节电压V_REG，其第一输出端作为整个带隙基准电路的输出端输出基准电压V_BG，第二输出端作为整个带隙基准电路的输出端输出零温度系数电压V_O；

所述预稳压单元(3)与带隙核心单元(1)构成负反馈环路，通过检测反馈电压V_FB，输出稳定的预调节电压V_REG；该模块的第一输入端连接启动信号Vstart，第二输入端连接反馈电压V_FB；其第一输出端输出偏置电压V_BIAS至启动单元(4)，第二输出端输出预调节电压V_REG；

所述启动单元(4)用于保证整个电路在上电时迅速进入正常工作状态；该模块检测偏置电压V_BIAS，并输出启动信号Vstart至预稳压单元(3)。

2.根据权利要求1所述的带预稳压结构的无运放带隙基准电路，其特征在于：所述带隙核心单元(1)包括两个NPN三极管Q1、Q2，两个PMOS管MP1、MP2，三个电阻R1、R2、R3；其中：

所述第一PMOS管MP1与第二PMOS管MP2，其栅极相连构成电流镜结构，其源极共同连接预调节电压V_REG，第一PMOS管MP1的漏极与自身栅极相连并连接至第二NPN三极管Q2的集电极，第二PMOS管MP2的漏极与第一NPN三极管Q1的集电极相连接作为带隙核心单元(1)的输出端输出反馈电压V_FB；

所述第一NPN三极管Q1，其基极作为带隙核心单元(1)的第二输入端连接带隙电压V_BG，其发射极通过第一电阻R1连接至GND；

所述第二电阻R2跨接在第一NPN三极管Q1与第二NPN三极管Q2的发射极之间；

所述第三电阻R3跨接在第一NPN三极管Q1与第二NPN三极管Q2的基极之间。

3.根据权利要求1所述的带预稳压结构的无运放带隙基准电路，其特征在于：所述输出单元(2)包括一个NMOS管MN1和两个电阻R4、R5；其中：

所述第一NMOS管MN1，其栅极作为输出单元(2)的输入端连接预调节电压V_REG，其源极作为输出单元(2)第二输出端输出零温度系数电压V_O，其漏极连接电源电压VCC；

所述第五电阻R5，其一端连接零温度系数电压V_O，另一端作为输出单元(2)第一输出端输出带隙电压V_BG；

所述第四电阻R4，其一端连接带隙电压V_BG，其另一端连接至GND。

4.根据权利要求1所述的带预稳压结构的无运放带隙基准电路，其特征在于：所述输出单元(2)包括一个PMOS管MP9和两个电阻R4、R5；其中：

所述第九PMOS管MP9，其源极作为输出单元(2)的输入端连接预调节电压V_REG，其栅极与自身漏极相连接作为输出单元(2)第二输出端输出零温度系数电压V_O；

所述第五电阻R5，其一端连接零温度系数电压V_O，另一端作为输出单元(2)第一输出端并连接带隙电压V_BG；

所述第四电阻R4，其一端连接带隙电压V_BG，其另一端连接至GND。

5.根据权利要求1所述的带预稳压结构的无运放带隙基准电路，其特征在于：所述预稳压单元(3)包括四个PMOS管MP3、MP4、MP5、MP6，两个NMOS管MN2、MN3，三个NPN三极管Q3、Q4、Q5，两个电阻R7、R8，一个电容C1；其中：

所述第三PMOS管MP3、第五PMOS管MP5、第六PMOS管MP6，其栅极相连接构成电流镜结构，其源极共同连接至电源电压VCC，第三PMOS管MP3的漏极作为预稳压单元(3)的第二输出端输出预调节电压V_REG，第五PMOS管MP5的漏极作为预稳压单元(3)的第一输出端输出偏置电压V_BIAS，第六PMOS管MP6的漏极连接启动信号Vstart；

所述第二NMOS管MN2的栅极和第三NMOS管MN3的栅极相连接，并连接启动信号Vstart，第二NMOS管MN2的源极与第七电阻R7的一端相连接，第三NMOS管MN3的漏极与自身栅极相连接，其源极与第五NPN三极管Q5的基极和集电极相连接；

所述第五NPN三极管Q5的发射极连接至GND；

所述第四NPN三极管Q4，其基极与自身集电极相连，并连接至第七电阻R7的另一端，其发射极连接至GND；

所述第四PMOS管MP4，其源极连接预调节电压V_REG，栅极连接反馈电压V_FB，其漏极连接至第八电阻R8的一端；

所述第三NPN三极管Q3，其基极与自身集电极相连，并连接至第八电阻R8的另一端，其发射极连接至GND；

所述第一电容C1的跨接在反馈电压V_FB和GND之间。

6.根据权利要求1所述的带预稳压结构的无运放带隙基准电路，其特征在于：所述预稳压单元(3)包括四个PMOS管MP3、MP4、MP5、MP6，四个NMOS管MN2、MN3、MN4、MN5，一个电阻R7，一个电容C1；其中：

所述第三PMOS管MP3、第五PMOS管MP5、第六PMOS管MP6，其栅极相连接构成电流镜结构，其源极共同连接至电源电压VCC，第三PMOS管MP3的漏极作为预稳压单元(3)的第二输出端输出预调节电压V_REG，第五PMOS管MP5的漏极作为预稳压单元(3)的第一输出端输出偏置电压V_BIAS，第六PMOS管MP6的漏极连接启动信号Vstart；

所述第二NMOS管MN2的栅极和第三NMOS管MN3的栅极相连接，并连接启动信号Vstart，第二NMOS管MN2的源极与第四PMOS管MP4的漏极相连接，第三NMOS管MN3的漏极与自身栅极相连接，其源极与第五NMOS管MN5的栅极相连接；

所述第五NMOS管MN5的漏极与自身栅极相连接，其源极连接至GND；

所述第四NMOS管MN4的栅极和第五NMOS管MN5的栅极相连接，其源极通过第七电阻R7连接至GND，其漏极和第二NMOS管MN2的源极相连接；

所述第四PMOS管MP4，其源极连接预调节电压V_REG，栅极连接反馈电压V_FB；

所述第一电容C1的跨接在反馈电压V_FB和GND之间。

7.根据权利要求1所述的带预稳压结构的无运放带隙基准电路，其特征在于：所述启动单元(4)包括两个PMOS管MP7、MP8，一个电阻R6；其中：

所述第七PMOS管MP7，其栅极作为启动单元(4)的输入端连接偏置电压V_BIAS，其源极连接电源电压VCC，其漏极与第八PMOS管MP8的栅极、第六电阻R6的一端相连接；

所述第六电阻R6的另一端连接至GND；

所述第八PMOS管MP8，其漏极作为启动单元(4)的输出端输出启动信号Vstart，其源极连接至电源电压VCC。

Images