CN108693909A - 一种高电源抑制比的带隙基准电压电路 - Google Patents

一种高电源抑制比的带隙基准电压电路 Download PDF

Info

Publication number
CN108693909A
CN108693909A CN201810896468.1A CN201810896468A CN108693909A CN 108693909 A CN108693909 A CN 108693909A CN 201810896468 A CN201810896468 A CN 201810896468A CN 108693909 A CN108693909 A CN 108693909A
Authority
CN
China
Prior art keywords
tube
pmos tube
nmos tube
drain terminal
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810896468.1A
Other languages
English (en)
Inventor
熊辉涛
王鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN C&A TECHNOLOGY Co Ltd
Original Assignee
SHENZHEN C&A TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN C&A TECHNOLOGY Co Ltd filed Critical SHENZHEN C&A TECHNOLOGY Co Ltd
Priority to CN201810896468.1A priority Critical patent/CN108693909A/zh
Publication of CN108693909A publication Critical patent/CN108693909A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种高电源抑制比的带隙基准电压电路，预稳压电路中采用了第十一PMOS管M311、第十二NMOS管M312、第十三NMOS管M313和第十四NMOS管M314构成的跟随电路，使带隙基准核心电路的电源(节点D)到地存在低阻交流通路，这样电源噪声对节点D的影响被抑制地很低，带隙基准核心电路本身对来自节点D的噪声也有抑制能力，由此电源叠加到基准电压VERF上的噪声会被抑制地更低；预稳压电路由带隙基准提供偏置电流，不需要额外提供偏置。而且在本发明中的整体电路并不需要运算放大器，结构简单，所占芯片面积小，电源抑制比高。

Description

一种高电源抑制比的带隙基准电压电路
技术领域
本发明涉及带隙基准电压源领域，尤指一种高电源抑制比的带隙基准电压电路。
背景技术
随着集成电路技术的快速发展，不论哪种芯片都需要基准电压源。特别是在模数转换器(ADC)、数模转换器(DAC)、数据采集、传感器、通信接口等芯片中，都需要高精度的基准电压源。可以说基准电压源的精度会极大的影响以上芯片的性能。而对于高精度的基准电压源，又要求其输出稳定且不受温度和电源的影响。
现有的技术一般都采用带隙基准电路产生所需要的电压基准源。传统的结构如图1。典型的带隙基准电路是,通过正温度系数的VT与负温度系数VBE结合得到一个低温度系数的基准电压。使用带隙基准源的过程中，不可避免的受到来自其他电路，电源，电阻的噪声影响。为了避免这些干扰，需要提高带隙基准源的电源抑制比(PSRR)。
为了提高电源抑制比，现行的电路在传统结构基础上进行改进。专利CN201310314616.1采用了多级运放替代了图1中的运放A11。而专利CN201510603170.3采用了前级调制电路，对电源噪声进行抑制的方法来提高PSRR。
传统结构图1中使用一个运放A11来提高电源抑制能力，采用普通的一级运放只能将PSRR提高到60dB。如专利CN201310314616.1，在传统结构基础上，采用两级折叠共源共栅运放，可以进一步提高电源抑制比。但如本领域专业人员所共知，这种三级反馈结构的带隙基准电路，会存在复杂的稳定性问题。设计过程中需要采用补偿电路，才能确保电路的稳定性。而且这种结构在高频处，电源抑制能力会很差。而且整个结构采用了两个运放，电路面积较大。
专利CN201510603170.3采用了前置稳压电路以提高，前置稳压电路本身会对电源噪声进行抑制。这样输入到带隙基准核心电路的噪声就会大幅度降低，这种方法能有效的提高电源抑制比。但是现行的前置稳压稳压电路，都需要额外采用一个二级运放，还需要设计独立的偏置电压，增加了的电路面积。
发明内容
为解决上述问题，本发明提供一种高电源抑制比的带隙基准电压电路，采用预稳压电路，将带隙基准核心电路的电源稳定在一个恒定的电压，使带隙基准输出对电源干扰有很强的抑制作用。预稳压电路由带隙基准提供偏置电流，不需要额外提供偏置。此带隙基准电路不需要运算放大器，结构简单，所占芯片面积小，电源抑制比高。
为实现上述目的之一，本发明采用的技术方案是提供一种高电源抑制比的带隙基准电压电路，包括带隙基准核心电路、预稳压电路、启动电路；其中所述启动电路输出启动信号至预稳压电路和带隙基准核心电路；当带隙基准核心电路正常工作时，预稳压电路会输出控制信号至启动电路，使启动电路完全关闭；其中预稳压电路产生调制电压至带隙基准核心电路供电；其中带隙基准核心电路输出偏置电流至预稳压电路，且输出带隙基准电压VERF；
带隙基准电路核心电路包括第一PMOS管M31、第二PMOS管M32、第三NMOS管M33、第四NMOS管M34、第五PMOS管M35、第六NMOS管M36、第一电阻R31、第二电阻R32、第一PNP晶体管Q31、第二PNP晶体管Q32和第三PNP晶体管Q33；其中第一PMOS管M31的源端、第二PMOS管M32的源端和PMOS管M35的源端均连接到节点D；第一PMOS管M31的栅端、第一PMOS管M31的漏端、第二PMOS管M32的栅端、第五PMOS管M35的栅端和第三NMOS管M33的漏端相连；第二PMOS管M32的漏端、第三NMOS管M33的栅端、第四NMOS管M34的漏端和第四NMOS管M34的栅端都连接到节点A；第三NMOS管M33的源端和第一电阻R31的一端相连；第一电阻R31的另一端与第一PNP晶体管Q31发射极相连；第四NMOS管M34的源极与第二PNP晶体管Q32发射极相连；第一PNP晶体管Q31的基极、第一PNP晶体管Q31的集电极、第二PNP晶体管Q32的基极和第二PNP晶体管Q32的集电极都连接到地；第五PMOS管M35的漏端输出带隙基准电压VERF，其中第二电阻R32的一端和第六NMOS管M36的栅端连接到第五PMOS管M35的漏端；第二电阻R32的另一端和第三PNP晶体管Q33的发射极相连；第六NMOS管M36的漏端、第六NMOS管M36的源端、第三PNP晶体管Q33的基极和第三PNP晶体管Q33的集电极连接到地；
其中所述预稳压电路包括第七PMOS管M37、第八NMOS管M38、第九PMOS管M39、第十NMOS管M310、第十一PMOS管M311、第十二NMOS管M312、第十三NMOS管M313、第十四NMOS管M314、第十五NMOS管M315、第十六NMOS管M316、第十六PMOS管M317和第十八PMOS管M318；第七PMOS管M37的栅端、第九PMOS管M39的栅端均与第一PMOS管M31的栅端相连；第七PMOS管M37的源端、第九PMOS管M39的源端、第十一PMOS管M311管的源端、第十七PMOS管M317的漏端、第十四NMOS管M314的漏端均连接到节点D；第七PMOS管M37的漏端、第八NMOS管M38的漏端、第八NMOS管M38的栅端、第十三NMOS管M313的栅端、第十六NMOS管M316的栅端均连接到节点B；第九PMOS管M39的漏端、第十NMOS管M310的漏端、第十NMOS管M310的栅端、第十二NMOS管M312的栅端、第十五NMOS管M315的栅端均连接到节点C；第十一PMOS管M311的栅端连接到节点A；第十一PMOS管M311的漏端、第十二NMOS管M312的漏端均与第十四NMOS管M314的栅端相连；第十二NMOS管M312的源端和第十三NMOS管M313的漏端相连；第十五NMOS管M315的源端和第十六NMOS管M316的漏端相连；第十七PMOS管M317的栅端与第十八PMOS管M318的栅端连接，第十八PMOS管M318的源端与第十五NMOS管M315的漏端相连；第八NMOS管M38的源端、第十NMOS管M310的源端、第十三NMOS管M313的源端、第十四NMOS管M314的源端和第十六NMOS管M316的源端连接到地；第十七PMOS管M317的漏端和第十八PMOS管M318的漏端连接到电源VDD。
具体地，启动电路包括第十九PMOS管M319、第二十NMOS管M320、第二十一PMOS管M321、第二十二PMOS管M322、第二十三PMOS管M323；第十九PMOS管M319的栅端和第十八PMOS管M318的栅端相连；第十九PMOS管M319的漏端、第二十NMOS管M320的栅端、第二十一PMOS管M321的栅端、第二十二PMOS管M322的栅端均与第二十三PMOS管M323的栅端相连；第二十一PMOS管M321的漏端连接到节点A；第二十二PMOS管M322的漏端连接到节点B；第二十三PMOS管M323的漏端连接到节点C；第十九PMOS管M319的源端、第二十一PMOS管M321的源端、第二十二PMOS管M322的源端、第二十三PMOS管M323的源端连接到电源VDD；第二十NMOS管M320的源端和第二十NMOS管M320的漏端连接到地。
为实现上述目的之二，本发明采用的技术方案是提供一种高电源抑制比的带隙基准电压电路，包括带隙基准核心电路、预稳压电路、启动电路；其中所述启动电路输出启动信号至预稳压电路和带隙基准核心电路；当带隙基准核心电路正常工作时，预稳压电路会输出控制信号至启动电路，使启动电路完全关闭；其中预稳压电路产生调制电压至带隙基准核心电路供电；其中带隙基准核心电路输出偏置电流至预稳压电路，且输出带隙基准电压VERF；
带隙基准电路核心电路包括第一PMOS管M31、第二PMOS管M32、第三NMOS管M33、第四NMOS管M34、第五PMOS管M35、第一电容C1、第一电阻R31、第二电阻R32、第一PNP晶体管Q31、第二PNP晶体管Q32和第三PNP晶体管Q33；其中第一PMOS管M31的源端、第二PMOS管M32的源端和PMOS管M35的源端均连接到节点D；第一PMOS管M31的栅端、第一PMOS管M31的漏端、第二PMOS管M32的栅端、第五PMOS管M35的栅端和第三NMOS管M33的漏端相连；第二PMOS管M32的漏端、第三NMOS管M33的栅端、第四NMOS管M34的漏端和第四NMOS管M34的栅端都连接到节点A；第三NMOS管M33的源端和第一电阻R31的一端相连；第一电阻R31的另一端与第一PNP晶体管Q31发射极相连；第四NMOS管M34的源极与第二PNP晶体管Q32发射极相连；第一PNP晶体管Q31的基极、第一PNP晶体管Q31的集电极、第二PNP晶体管Q32的基极和第二PNP晶体管Q32的集电极都连接到地；第五PMOS管M35的漏端输出带隙基准电压VERF，其中第二电阻R32的一端、第一电容C1的一段均连接到第五PMOS管M35的漏端；第二电阻R32的另一端和第三PNP晶体管Q33的发射极相连；第一电容C1的另一端、第三PNP晶体管Q33的基极和第三PNP晶体管Q33的集电极连接到地；
所述预稳压电路包括第七PMOS管M37、第八NMOS管M38、第九PMOS管M39、第十NMOS管M310、第十一PMOS管M311、第十二NMOS管M312、第十三NMOS管M313、第十四NMOS管M314、第十五NMOS管M315、第十六NMOS管M316、第十六PMOS管M317和第十八PMOS管M318；第七PMOS管M37的栅端、第九PMOS管M39的栅端均与第一PMOS管M31的栅端相连；第七PMOS管M37的源端、第九PMOS管M39的源端、第十一PMOS管M311管的源端、第十七PMOS管M317的漏端、第十四NMOS管M314的漏端均连接到节点D；第七PMOS管M37的漏端、第八NMOS管M38的漏端、第八NMOS管M38的栅端、第十三NMOS管M313的栅端、第十六NMOS管M316的栅端均连接到节点B；第九PMOS管M39的漏端、第十NMOS管M310的漏端、第十NMOS管M310的栅端、第十二NMOS管M312的栅端、第十五NMOS管M315的栅端均连接到节点C；第十一PMOS管M311的栅端连接到节点A；第十一PMOS管M311的漏端、第十二NMOS管M312的漏端均与第十四NMOS管M314的栅端相连；第十二NMOS管M312的源端和第十三NMOS管M313的漏端相连；第十五NMOS管M315的源端和第十六NMOS管M316的漏端相连；第十七PMOS管M317的栅端与第十八PMOS管M318的栅端连接，第十八PMOS管M318的源端与第十五NMOS管M315的漏端相连；第八NMOS管M38的源端、第十NMOS管M310的源端、第十三NMOS管M313的源端、第十四NMOS管M314的源端和第十六NMOS管M316的源端连接到地；第十七PMOS管M317的漏端和第十八PMOS管M318的漏端连接到电源VDD。
具体地，启动电路包括第十九PMOS管M319、第二电容C2、第二十一PMOS管M321、第二十二PMOS管M322、第二十三PMOS管M323；第十九PMOS管M319的栅端和第十八PMOS管M318的栅端相连；第十九PMOS管M319的漏端、第二电容C2的一端、第二十一PMOS管M321的栅端、第二十二PMOS管M322的栅端均与第二十三PMOS管M323的栅端相连；第二十一PMOS管M321的漏端连接到节点A；第二十二PMOS管M322的漏端连接到节点B；第二十三PMOS管M323的漏端连接到节点C；第十九PMOS管M319的源端、第二十一PMOS管M321的源端、第二十二PMOS管M322的源端、第二十三PMOS管M323的源端连接到电源VDD；第二电容C2的另外一端连接到地。
为实现上述目的之三，本发明采用的技术方案是提供一种高电源抑制比的带隙基准电压电路，包括带隙基准核心电路、预稳压电路、启动电路；其中所述启动电路输出启动信号至预稳压电路和带隙基准核心电路；当带隙基准核心电路正常工作时，预稳压电路会输出控制信号至启动电路，使启动电路完全关闭；其中预稳压电路产生调制电压至带隙基准核心电路供电；其中带隙基准核心电路输出偏置电流至预稳压电路，且输出带隙基准电压VERF；
带隙基准电路核心电路包括第一PMOS管M31、第二PMOS管M32、第三NMOS管M33、第四NMOS管M34、第五PMOS管M35、第六NMOS管M36、第一电阻R31、第二电阻R32、第一二极管D31、第二二极管D32和第三二极管D33；其中第一PMOS管M31的源端、第二PMOS管M32的源端和PMOS管M35的源端均连接到节点D；第一PMOS管M31的栅端、第一PMOS管M31的漏端、第二PMOS管M32的栅端、第五PMOS管M35的栅端和第三NMOS管M33的漏端相连；第二PMOS管M32的漏端、第三NMOS管M33的栅端、第四NMOS管M34的漏端和第四NMOS管M34的栅端都连接到节点A；第三NMOS管M33的源端和第一电阻R31的一端相连；第一电阻R31的另一端与第一二极管D31的正极相连；第四NMOS管M34的源极与第二二极管D32的正极相连；第一二极管D31的负极、第二二极管D32的负极连接到地；第五PMOS管M35的漏端输出带隙基准电压VERF，其中第二电阻R32的一端和第六NMOS管M36的栅端连接到第五PMOS管M35的漏端；第二电阻R32的另一端和第三二极管D32的正极相连；第六NMOS管M36的漏端、第六NMOS管M36的源端、第三二极管D32的负极连接到地；
所述预稳压电路包括第七PMOS管M37、第八NMOS管M38、第九PMOS管M39、第十NMOS管M310、第十一PMOS管M311、第十二NMOS管M312、第十三NMOS管M313、第十四NMOS管M314、第十五NMOS管M315、第十六NMOS管M316、第十六PMOS管M317和第十八PMOS管M318；第七PMOS管M37的栅端、第九PMOS管M39的栅端均与第一PMOS管M31的栅端相连；第七PMOS管M37的源端、第九PMOS管M39的源端、第十一PMOS管M311管的源端、第十七PMOS管M317的漏端、第十四NMOS管M314的漏端均连接到节点D；第七PMOS管M37的漏端、第八NMOS管M38的漏端、第八NMOS管M38的栅端、第十三NMOS管M313的栅端、第十六NMOS管M316的栅端均连接到节点B；第九PMOS管M39的漏端、第十NMOS管M310的漏端、第十NMOS管M310的栅端、第十二NMOS管M312的栅端、第十五NMOS管M315的栅端均连接到节点C；第十一PMOS管M311的栅端连接到节点A；第十一PMOS管M311的漏端、第十二NMOS管M312的漏端均与第十四NMOS管M314的栅端相连；第十二NMOS管M312的源端和第十三NMOS管M313的漏端相连；第十五NMOS管M315的源端和第十六NMOS管M316的漏端相连；第十七PMOS管M317的栅端与第十八PMOS管M318的栅端连接，第十八PMOS管M318的源端与第十五NMOS管M315的漏端相连；第八NMOS管M38的源端、第十NMOS管M310的源端、第十三NMOS管M313的源端、第十四NMOS管M314的源端和第十六NMOS管M316的源端连接到地；第十七PMOS管M317的漏端和第十八PMOS管M318的漏端连接到电源VDD。
本发明的有益效果在于：
1.本发明中的预稳压电路，采用了第十一PMOS管M311、第十二NMOS管M312、第十三NMOS管M313和第十四NMOS管M314构成的跟随电路，使带隙基准核心电路的电源(节点D)到地存在低阻交流通路，这样电源噪声对节点D的影响被抑制地很低，带隙基准核心电路本身对来自节点D的噪声也有抑制能力，由此电源叠加到基准电压VERF上的噪声会被抑制地更低。
2.预稳压电路由带隙基准提供偏置电流，不需要额外提供偏置。而且在本发明中的整体电路并不需要运算放大器，结构简单，所占芯片面积小，电源抑制比高。
附图说明
图1是带隙基准电路图。
图2是本发明具体电路图。
图3是本发明模块框图。
图4是本发明电路PSRR的仿真结果。
附图标号说明：1.带隙基准核心电路；2.预稳压电路；3.启动电路。
具体实施方式
下面结合具体实施例和说明书附图对本发明予以详细说明。
具体实施例1：请参阅图2-3所示，本发明采用的技术方案是提供一种高电源抑制比的带隙基准电压电路，包括带隙基准核心电路1、预稳压电路2、启动电路3；其中所述启动电路3输出启动信号至预稳压电路2和带隙基准核心电路1；当带隙基准核心电路1正常工作时，预稳压电路2会输出控制信号至启动电路3，使启动电路3完全关闭；其中预稳压电路2产生调制电压至带隙基准核心电路1供电；其中带隙基准核心电路1输出偏置电流至预稳压电路2，且输出带隙基准电压VERF；
请参阅图2所示，带隙基准电路核心电路包括第一PMOS管M31、第二PMOS管M32、第三NMOS管M33、第四NMOS管M34、第五PMOS管M35、第六NMOS管M36、第一电阻R31、第二电阻R32、第一PNP晶体管Q31、第二PNP晶体管Q32和第三PNP晶体管Q33；其中第一PMOS管M31的源端、第二PMOS管M32的源端和PMOS管M35的源端均连接到节点D；第一PMOS管M31的栅端、第一PMOS管M31的漏端、第二PMOS管M32的栅端、第五PMOS管M35的栅端和第三NMOS管M33的漏端相连；第二PMOS管M32的漏端、第三NMOS管M33的栅端、第四NMOS管M34的漏端和第四NMOS管M34的栅端都连接到节点A；第三NMOS管M33的源端和第一电阻R31的一端相连；第一电阻R31的另一端与第一PNP晶体管Q31发射极相连；第四NMOS管M34的源极与第二PNP晶体管Q32发射极相连；第一PNP晶体管Q31的基极、第一PNP晶体管Q31的集电极、第二PNP晶体管Q32的基极和第二PNP晶体管Q32的集电极都连接到地；第五PMOS管M35的漏端输出带隙基准电压VERF，其中第二电阻R32的一端和第六NMOS管M36的栅端连接到第五PMOS管M35的漏端；第二电阻R32的另一端和第三PNP晶体管Q33的发射极相连；第六NMOS管M36的漏端、第六NMOS管M36的源端、第三PNP晶体管Q33的基极和第三PNP晶体管Q33的集电极连接到地。
本发明的带隙基准核心电路1中，采用第一PMOS管M31、第二PMOS管M32、第三NMOS管M33和第四NMOS管M34组成电流反馈结构，使第一PNP晶体管Q31和第二PNP晶体管Q32的电流相等，并且使节点X(第三NMOS管M33的源端)和节点Y(第四NMOS管M34的源端)的电压相等。这样就得到正温度系数的电流，电流经过第五PMOS管M35，将电流复制给第二电阻R32。第二电阻R32两端的压降为正温度系数，而第三PNP晶体管Q33的发射极-基极两端为负温度系数。合理调节第一电阻R31和第二电阻R32的比例关系，可以得到零温度系数的带隙基准电压VERF。同时带隙基准核心电路1中通过A节点并提供电路偏置给预稳压电路2，使得整个电路不需要另外增设偏置电路。
具体地，其中所述预稳压电路2包括第七PMOS管M37、第八NMOS管M38、第九PMOS管M39、第十NMOS管M310、第十一PMOS管M311、第十二NMOS管M312、第十三NMOS管M313、第十四NMOS管M314、第十五NMOS管M315、第十六NMOS管M316、第十六PMOS管M317和第十八PMOS管M318；第七PMOS管M37的栅端、第九PMOS管M39的栅端均与第一PMOS管M31的栅端相连；第七PMOS管M37的源端、第九PMOS管M39的源端、第十一PMOS管M311管的源端、第十七PMOS管M317的漏端、第十四NMOS管M314的漏端均连接到节点D；第七PMOS管M37的漏端、第八NMOS管M38的漏端、第八NMOS管M38的栅端、第十三NMOS管M313的栅端、第十六NMOS管M316的栅端均连接到节点B；第九PMOS管M39的漏端、第十NMOS管M310的漏端、第十NMOS管M310的栅端、第十二NMOS管M312的栅端、第十五NMOS管M315的栅端均连接到节点C；第十一PMOS管M311的栅端连接到节点A；第十一PMOS管M311的漏端、第十二NMOS管M312的漏端均与第十四NMOS管M314的栅端相连；第十二NMOS管M312的源端和第十三NMOS管M313的漏端相连；第十五NMOS管M315的源端和第十六NMOS管M316的漏端相连；第十七PMOS管M317的栅端与第十八PMOS管M318的栅端连接，第十八PMOS管M318的源端与第十五NMOS管M315的漏端相连；第八NMOS管M38的源端、第十NMOS管M310的源端、第十三NMOS管M313的源端、第十四NMOS管M314的源端和第十六NMOS管M316的源端连接到地；第十七PMOS管M317的漏端和第十八PMOS管M318的漏端连接到电源VDD。
本发明的预稳压电路2中，采用了第十一PMOS管M311、第十二NMOS管M312、第十三NMOS管M313和第十四NMOS管M314构成的跟随电路，使节点D到地存在低阻交流通路，这样电源噪声对节点D的影响被抑制地很低。其中节点D是带隙基准核心电路1的电源，带隙基准核心电路1本身对来自节点D的噪声也有抑制能力，由此电源叠加到基准电压VERF上的噪声会被抑制地更低。
具体地，启动电路3包括第十九PMOS管M319、第二十NMOS管M320、第二十一PMOS管M321、第二十二PMOS管M322、第二十三PMOS管M323；第十九PMOS管M319的栅端和第十八PMOS管M318的栅端相连；第十九PMOS管M319的漏端、第二十NMOS管M320的栅端、第二十一PMOS管M321的栅端、第二十二PMOS管M322的栅端均与第二十三PMOS管M323的栅端相连；第二十一PMOS管M321的漏端连接到节点A；第二十二PMOS管M322的漏端连接到节点B；第二十三PMOS管M323的漏端连接到节点C；第十九PMOS管M319的源端、第二十一PMOS管M321的源端、第二十二PMOS管M322的源端、第二十三PMOS管M323的源端连接到电源VDD；第二十NMOS管M320的源端和第二十NMOS管M320的漏端连接到地。其中启动电路3中的第二十一PMOS管M321的漏端连接到节点A，用于输出启动信号至带隙基准核心电路1，并启动带隙基准核心电路1；同时第二十二PMOS管M322的漏端连接到节点B；第二十三PMOS管M323的漏端连接到节点C；用于输出启动信号至预稳压电路2，并启动预稳压电路2；预稳压电路2可通过第十九PMOS管M319的栅端反馈控制信号至启动电路3，使其完全关闭并不影响其他电路。
具体地，所述第六NMOS管M36和第二十NMOS管M320可以用电容替代。其中具体连接为：带隙基准电路核心电路1包括第一PMOS管M31、第二PMOS管M32、第三NMOS管M33、第四NMOS管M34、第五PMOS管M35、第一电容C1、第一电阻R31、第二电阻R32、第一PNP晶体管Q31、第二PNP晶体管Q32和第三PNP晶体管Q33；其中第一PMOS管M31的源端、第二PMOS管M32的源端和PMOS管M35的源端均连接到节点D；第一PMOS管M31的栅端、第一PMOS管M31的漏端、第二PMOS管M32的栅端、第五PMOS管M35的栅端和第三NMOS管M33的漏端相连；第二PMOS管M32的漏端、第三NMOS管M33的栅端、第四NMOS管M34的漏端和第四NMOS管M34的栅端都连接到节点A；第三NMOS管M33的源端和第一电阻R31的一端相连；第一电阻R31的另一端与第一PNP晶体管Q31发射极相连；第四NMOS管M34的源极与第二PNP晶体管Q32发射极相连；第一PNP晶体管Q31的基极、第一PNP晶体管Q31的集电极、第二PNP晶体管Q32的基极和第二PNP晶体管Q32的集电极都连接到地；第五PMOS管M35的漏端输出带隙基准电压VERF，其中第二电阻R32的一端、第一电容C1的一段均连接到第五PMOS管M35的漏端；第二电阻R32的另一端和第三PNP晶体管Q33的发射极相连；第一电容C1的另一端、第三PNP晶体管Q33的基极和第三PNP晶体管Q33的集电极连接到地；
所述预稳压电路2包括第七PMOS管M37、第八NMOS管M38、第九PMOS管M39、第十NMOS管M310、第十一PMOS管M311、第十二NMOS管M312、第十三NMOS管M313、第十四NMOS管M314、第十五NMOS管M315、第十六NMOS管M316、第十六PMOS管M317和第十八PMOS管M318；第七PMOS管M37的栅端、第九PMOS管M39的栅端均与第一PMOS管M31的栅端相连；第七PMOS管M37的源端、第九PMOS管M39的源端、第十一PMOS管M311管的源端、第十七PMOS管M317的漏端、第十四NMOS管M314的漏端均连接到节点D；第七PMOS管M37的漏端、第八NMOS管M38的漏端、第八NMOS管M38的栅端、第十三NMOS管M313的栅端、第十六NMOS管M316的栅端均连接到节点B；第九PMOS管M39的漏端、第十NMOS管M310的漏端、第十NMOS管M310的栅端、第十二NMOS管M312的栅端、第十五NMOS管M315的栅端均连接到节点C；第十一PMOS管M311的栅端连接到节点A；第十一PMOS管M311的漏端、第十二NMOS管M312的漏端均与第十四NMOS管M314的栅端相连；第十二NMOS管M312的源端和第十三NMOS管M313的漏端相连；第十五NMOS管M315的源端和第十六NMOS管M316的漏端相连；第十七PMOS管M317的栅端与第十八PMOS管M318的栅端连接，第十八PMOS管M318的源端与第十五NMOS管M315的漏端相连；第八NMOS管M38的源端、第十NMOS管M310的源端、第十三NMOS管M313的源端、第十四NMOS管M314的源端和第十六NMOS管M316的源端连接到地；第十七PMOS管M317的漏端和第十八PMOS管M318的漏端连接到电源VDD。
具体地，启动电路3包括第十九PMOS管M319、第二电容C2、第二十一PMOS管M321、第二十二PMOS管M322、第二十三PMOS管M323；第十九PMOS管M319的栅端和第十八PMOS管M318的栅端相连；第十九PMOS管M319的漏端、第二电容C2的一端、第二十一PMOS管M321的栅端、第二十二PMOS管M322的栅端均与第二十三PMOS管M323的栅端相连；第二十一PMOS管M321的漏端连接到节点A；第二十二PMOS管M322的漏端连接到节点B；第二十三PMOS管M323的漏端连接到节点C；第十九PMOS管M319的源端、第二十一PMOS管M321的源端、第二十二PMOS管M322的源端、第二十三PMOS管M323的源端连接到电源VDD；第二电容C2的另外一端连接到地。
具体地，所述第一PNP晶体管Q31、第二PNP晶体管Q32和第三PNP晶体管Q33可以用二极管替代。其中具体的连接电路为：带隙基准电路核心电路1包括第一PMOS管M31、第二PMOS管M32、第三NMOS管M33、第四NMOS管M34、第五PMOS管M35、第六NMOS管M36、第一电阻R31、第二电阻R32、第一二极管D31、第二二极管D32和第三二极管D33；其中第一PMOS管M31的源端、第二PMOS管M32的源端和PMOS管M35的源端均连接到节点D；第一PMOS管M31的栅端、第一PMOS管M31的漏端、第二PMOS管M32的栅端、第五PMOS管M35的栅端和第三NMOS管M33的漏端相连；第二PMOS管M32的漏端、第三NMOS管M33的栅端、第四NMOS管M34的漏端和第四NMOS管M34的栅端都连接到节点A；第三NMOS管M33的源端和第一电阻R31的一端相连；第一电阻R31的另一端与第一二极管D31的正极相连；第四NMOS管M34的源极与第二二极管D32的正极相连；第一二极管D31的负极、第二二极管D32的负极连接到地；第五PMOS管M35的漏端输出带隙基准电压VERF，其中第二电阻R32的一端和第六NMOS管M36的栅端连接到第五PMOS管M35的漏端；第二电阻R32的另一端和第三二极管D32的正极相连；第六NMOS管M36的漏端、第六NMOS管M36的源端、第三二极管D32的负极连接到地；
所述预稳压电路2包括第七PMOS管M37、第八NMOS管M38、第九PMOS管M39、第十NMOS管M310、第十一PMOS管M311、第十二NMOS管M312、第十三NMOS管M313、第十四NMOS管M314、第十五NMOS管M315、第十六NMOS管M316、第十六PMOS管M317和第十八PMOS管M318；第七PMOS管M37的栅端、第九PMOS管M39的栅端均与第一PMOS管M31的栅端相连；第七PMOS管M37的源端、第九PMOS管M39的源端、第十一PMOS管M311管的源端、第十七PMOS管M317的漏端、第十四NMOS管M314的漏端均连接到节点D；第七PMOS管M37的漏端、第八NMOS管M38的漏端、第八NMOS管M38的栅端、第十三NMOS管M313的栅端、第十六NMOS管M316的栅端均连接到节点B；第九PMOS管M39的漏端、第十NMOS管M310的漏端、第十NMOS管M310的栅端、第十二NMOS管M312的栅端、第十五NMOS管M315的栅端均连接到节点C；第十一PMOS管M311的栅端连接到节点A；第十一PMOS管M311的漏端、第十二NMOS管M312的漏端均与第十四NMOS管M314的栅端相连；第十二NMOS管M312的源端和第十三NMOS管M313的漏端相连；第十五NMOS管M315的源端和第十六NMOS管M316的漏端相连；第十七PMOS管M317的栅端与第十八PMOS管M318的栅端连接，第十八PMOS管M318的源端与第十五NMOS管M315的漏端相连；第八NMOS管M38的源端、第十NMOS管M310的源端、第十三NMOS管M313的源端、第十四NMOS管M314的源端和第十六NMOS管M316的源端连接到地；第十七PMOS管M317的漏端和第十八PMOS管M318的漏端连接到电源VDD。
图4为本发明电路PSRR的仿真结果，从结果可以看出，低频处电源抑制比可以达到106dB，在1MHz频率处电源抑制比可以达到52dB。
以上实施方式仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。

Claims (5)

1.一种高电源抑制比的带隙基准电压电路，其特征在于：包括带隙基准核心电路、预稳压电路、启动电路；其中所述启动电路输出启动信号至预稳压电路和带隙基准核心电路；当带隙基准核心电路正常工作时，预稳压电路会输出控制信号至启动电路，使启动电路完全关闭；其中预稳压电路产生调制电压至带隙基准核心电路供电；其中带隙基准核心电路输出偏置电流至预稳压电路，且输出带隙基准电压VERF；
带隙基准电路核心电路包括第一PMOS管(M31)、第二PMOS管(M32)、第三NMOS管(M33)、第四NMOS管(M34)、第五PMOS管(M35)、第六NMOS管(M36)、第一电阻(R31)、第二电阻(R32)、第一PNP晶体管(Q31)、第二PNP晶体管(Q32)和第三PNP晶体管(Q33)；其中第一PMOS管(M31)的源端、第二PMOS管(M32)的源端和PMOS管(M35)的源端均连接到节点D；第一PMOS管(M31)的栅端、第一PMOS管(M31)的漏端、第二PMOS管(M32)的栅端、第五PMOS管(M35)的栅端和第三NMOS管(M33)的漏端相连；第二PMOS管(M32)的漏端、第三NMOS管(M33)的栅端、第四NMOS管(M34)的漏端和第四NMOS管(M34)的栅端都连接到节点A；第三NMOS管(M33)的源端和第一电阻(R31)的一端相连；第一电阻(R31)的另一端与第一PNP晶体管(Q31)发射极相连；第四NMOS管(M34)的源极与第二PNP晶体管(Q32)发射极相连；第一PNP晶体管(Q31)的基极、第一PNP晶体管(Q31)的集电极、第二PNP晶体管(Q32)的基极和第二PNP晶体管(Q32)的集电极都连接到地；第五PMOS管(M35)的漏端输出带隙基准电压VERF，其中第二电阻(R32)的一端和第六NMOS管(M36)的栅端连接到第五PMOS管(M35)的漏端；第二电阻(R32)的另一端和第三PNP晶体管(Q33)的发射极相连；第六NMOS管(M36)的漏端、第六NMOS管(M36)的源端、第三PNP晶体管(Q33)的基极和第三PNP晶体管(Q33)的集电极连接到地；
所述预稳压电路包括第七PMOS管(M37)、第八NMOS管(M38)、第九PMOS管(M39)、第十NMOS管(M310)、第十一PMOS管(M311)、第十二NMOS管(M312)、第十三NMOS管(M313)、第十四NMOS管(M314)、第十五NMOS管(M315)、第十六NMOS管(M316)、第十六PMOS管(M317)和第十八PMOS管(M318)；第七PMOS管(M37)的栅端、第九PMOS管(M39)的栅端均与第一PMOS管(M31)的栅端相连；第七PMOS管(M37)的源端、第九PMOS管(M39)的源端、第十一PMOS管(M311)管的源端、第十七PMOS管(M317)的漏端、第十四NMOS管(M314)的漏端均连接到节点D；第七PMOS管(M37)的漏端、第八NMOS管(M38)的漏端、第八NMOS管(M38)的栅端、第十三NMOS管(M313)的栅端、第十六NMOS管(M316)的栅端均连接到节点B；第九PMOS管(M39)的漏端、第十NMOS管(M310)的漏端、第十NMOS管(M310)的栅端、第十二NMOS管(M312)的栅端、第十五NMOS管(M315)的栅端均连接到节点C；第十一PMOS管(M311)的栅端连接到节点A；第十一PMOS管(M311)的漏端、第十二NMOS管(M312)的漏端均与第十四NMOS管(M314)的栅端相连；第十二NMOS管(M312)的源端和第十三NMOS管(M313)的漏端相连；第十五NMOS管(M315)的源端和第十六NMOS管(M316)的漏端相连；第十七PMOS管(M317)的栅端与第十八PMOS管(M318)的栅端连接，第十八PMOS管(M318)的源端与第十五NMOS管(M315)的漏端相连；第八NMOS管(M38)的源端、第十NMOS管(M310)的源端、第十三NMOS管(M313)的源端、第十四NMOS管(M314)的源端和第十六NMOS管(M316)的源端连接到地；第十七PMOS管(M317)的漏端和第十八PMOS管(M318)的漏端连接到电源VDD。
2.根据权利要求1所述的一种高电源抑制比的带隙基准电压电路，其特征在于：启动电路包括第十九PMOS管(M319)、第二十NMOS管(M320)、第二十一PMOS管(M321)、第二十二PMOS管(M322)、第二十三PMOS管(M323)；
第十九PMOS管(M319)的栅端和第十八PMOS管(M318)的栅端相连；第十九PMOS管(M319)的漏端、第二十NMOS管(M320)的栅端、第二十一PMOS管(M321)的栅端、第二十二PMOS管(M322)的栅端均与第二十三PMOS管(M323)的栅端相连；第二十一PMOS管(M321)的漏端连接到节点A；第二十二PMOS管(M322)的漏端连接到节点B；第二十三PMOS管(M323)的漏端连接到节点C；第十九PMOS管(M319)的源端、第二十一PMOS管(M321)的源端、第二十二PMOS管(M322)的源端、第二十三PMOS管(M323)的源端连接到电源VDD；第二十NMOS管(M320)的源端和第二十NMOS管(M320)的漏端连接到地。
3.一种高电源抑制比的带隙基准电压电路，其特征在于：包括带隙基准核心电路、预稳压电路、启动电路；其中所述启动电路输出启动信号至预稳压电路和带隙基准核心电路；当带隙基准核心电路正常工作时，预稳压电路会输出控制信号至启动电路，使启动电路完全关闭；其中预稳压电路产生调制电压至带隙基准核心电路供电；其中带隙基准核心电路输出偏置电流至预稳压电路，且输出带隙基准电压VERF；
带隙基准电路核心电路包括第一PMOS管(M31)、第二PMOS管(M32)、第三NMOS管(M33)、第四NMOS管(M34)、第五PMOS管(M35)、第一电容(C1)、第一电阻(R31)、第二电阻(R32)、第一PNP晶体管(Q31)、第二PNP晶体管(Q32)和第三PNP晶体管(Q33)；其中第一PMOS管(M31)的源端、第二PMOS管(M32)的源端和PMOS管(M35)的源端均连接到节点D；第一PMOS管(M31)的栅端、第一PMOS管(M31)的漏端、第二PMOS管(M32)的栅端、第五PMOS管(M35)的栅端和第三NMOS管(M33)的漏端相连；第二PMOS管(M32)的漏端、第三NMOS管(M33)的栅端、第四NMOS管(M34)的漏端和第四NMOS管(M34)的栅端都连接到节点A；第三NMOS管(M33)的源端和第一电阻(R31)的一端相连；第一电阻(R31)的另一端与第一PNP晶体管(Q31)发射极相连；第四NMOS管(M34)的源极与第二PNP晶体管(Q32)发射极相连；第一PNP晶体管(Q31)的基极、第一PNP晶体管(Q31)的集电极、第二PNP晶体管(Q32)的基极和第二PNP晶体管(Q32)的集电极都连接到地；第五PMOS管(M35)的漏端输出带隙基准电压VERF，其中第二电阻(R32)的一端、第一电容(C1)的一段均连接到第五PMOS管(M35)的漏端；第二电阻(R32)的另一端和第三PNP晶体管(Q33)的发射极相连；第一电容(C1)的另一端、第三PNP晶体管(Q33)的基极和第三PNP晶体管(Q33)的集电极连接到地；
所述预稳压电路包括第七PMOS管(M37)、第八NMOS管(M38)、第九PMOS管(M39)、第十NMOS管(M310)、第十一PMOS管(M311)、第十二NMOS管(M312)、第十三NMOS管(M313)、第十四NMOS管(M314)、第十五NMOS管(M315)、第十六NMOS管(M316)、第十六PMOS管(M317)和第十八PMOS管(M318)；第七PMOS管(M37)的栅端、第九PMOS管(M39)的栅端均与第一PMOS管(M31)的栅端相连；第七PMOS管(M37)的源端、第九PMOS管(M39)的源端、第十一PMOS管(M311)管的源端、第十七PMOS管(M317)的漏端、第十四NMOS管(M314)的漏端均连接到节点D；第七PMOS管(M37)的漏端、第八NMOS管(M38)的漏端、第八NMOS管(M38)的栅端、第十三NMOS管(M313)的栅端、第十六NMOS管(M316)的栅端均连接到节点B；第九PMOS管(M39)的漏端、第十NMOS管(M310)的漏端、第十NMOS管(M310)的栅端、第十二NMOS管(M312)的栅端、第十五NMOS管(M315)的栅端均连接到节点C；第十一PMOS管(M311)的栅端连接到节点A；第十一PMOS管(M311)的漏端、第十二NMOS管(M312)的漏端均与第十四NMOS管(M314)的栅端相连；第十二NMOS管(M312)的源端和第十三NMOS管(M313)的漏端相连；第十五NMOS管(M315)的源端和第十六NMOS管(M316)的漏端相连；第十七PMOS管(M317)的栅端与第十八PMOS管(M318)的栅端连接，第十八PMOS管(M318)的源端与第十五NMOS管(M315)的漏端相连；第八NMOS管(M38)的源端、第十NMOS管(M310)的源端、第十三NMOS管(M313)的源端、第十四NMOS管(M314)的源端和第十六NMOS管(M316)的源端连接到地；第十七PMOS管(M317)的漏端和第十八PMOS管(M318)的漏端连接到电源VDD。
4.根据权利要求3所述的一种高电源抑制比的带隙基准电压电路，其特征在于：启动电路包括第十九PMOS管(M319)、第二电容(C2)、第二十一PMOS管(M321)、第二十二PMOS管(M322)、第二十三PMOS管(M323)；
第十九PMOS管(M319)的栅端和第十八PMOS管(M318)的栅端相连；第十九PMOS管(M319)的漏端、第二电容(C2)的一端、第二十一PMOS管(M321)的栅端、第二十二PMOS管(M322)的栅端均与第二十三PMOS管(M323)的栅端相连；第二十一PMOS管(M321)的漏端连接到节点A；第二十二PMOS管(M322)的漏端连接到节点B；第二十三PMOS管(M323)的漏端连接到节点C；第十九PMOS管(M319)的源端、第二十一PMOS管(M321)的源端、第二十二PMOS管(M322)的源端、第二十三PMOS管(M323)的源端连接到电源VDD；第二电容(C2)的另外一端连接到地。
5.一种高电源抑制比的带隙基准电压电路，其特征在于：包括带隙基准核心电路、预稳压电路、启动电路；其中所述启动电路输出启动信号至预稳压电路和带隙基准核心电路；当带隙基准核心电路正常工作时，预稳压电路会输出控制信号至启动电路，使启动电路完全关闭；其中预稳压电路产生调制电压至带隙基准核心电路供电；其中带隙基准核心电路输出偏置电流至预稳压电路，且输出带隙基准电压VERF；
带隙基准电路核心电路包括第一PMOS管(M31)、第二PMOS管(M32)、第三NMOS管(M33)、第四NMOS管(M34)、第五PMOS管(M35)、第六NMOS管(M36)、第一电阻(R31)、第二电阻(R32)、第一二极管(D31)、第二二极管(D32)和第三二极管(D33)；其中第一PMOS管(M31)的源端、第二PMOS管(M32)的源端和PMOS管(M35)的源端均连接到节点D；第一PMOS管(M31)的栅端、第一PMOS管(M31)的漏端、第二PMOS管(M32)的栅端、第五PMOS管(M35)的栅端和第三NMOS管(M33)的漏端相连；第二PMOS管(M32)的漏端、第三NMOS管(M33)的栅端、第四NMOS管(M34)的漏端和第四NMOS管(M34)的栅端都连接到节点A；第三NMOS管(M33)的源端和第一电阻(R31)的一端相连；第一电阻(R31)的另一端与第一二极管(D31)的正极相连；第四NMOS管(M34)的源极与第二二极管(D32)的正极相连；第一二极管(D31)的负极、第二二极管(D32)的负极连接到地；第五PMOS管(M35)的漏端输出带隙基准电压VERF，其中第二电阻(R32)的一端和第六NMOS管(M36)的栅端连接到第五PMOS管(M35)的漏端；第二电阻(R32)的另一端和第三二极管(D32)的正极相连；第六NMOS管(M36)的漏端、第六NMOS管(M36)的源端、第三二极管(D32)的负极连接到地；
所述预稳压电路包括第七PMOS管(M37)、第八NMOS管(M38)、第九PMOS管(M39)、第十NMOS管(M310)、第十一PMOS管(M311)、第十二NMOS管(M312)、第十三NMOS管(M313)、第十四NMOS管(M314)、第十五NMOS管(M315)、第十六NMOS管(M316)、第十六PMOS管(M317)和第十八PMOS管(M318)；第七PMOS管(M37)的栅端、第九PMOS管(M39)的栅端均与第一PMOS管(M31)的栅端相连；第七PMOS管(M37)的源端、第九PMOS管(M39)的源端、第十一PMOS管(M311)管的源端、第十七PMOS管(M317)的漏端、第十四NMOS管(M314)的漏端均连接到节点D；第七PMOS管(M37)的漏端、第八NMOS管(M38)的漏端、第八NMOS管(M38)的栅端、第十三NMOS管(M313)的栅端、第十六NMOS管(M316)的栅端均连接到节点B；第九PMOS管(M39)的漏端、第十NMOS管(M310)的漏端、第十NMOS管(M310)的栅端、第十二NMOS管(M312)的栅端、第十五NMOS管(M315)的栅端均连接到节点C；第十一PMOS管(M311)的栅端连接到节点A；第十一PMOS管(M311)的漏端、第十二NMOS管(M312)的漏端均与第十四NMOS管(M314)的栅端相连；第十二NMOS管(M312)的源端和第十三NMOS管(M313)的漏端相连；第十五NMOS管(M315)的源端和第十六NMOS管(M316)的漏端相连；第十七PMOS管(M317)的栅端与第十八PMOS管(M318)的栅端连接，第十八PMOS管(M318)的源端与第十五NMOS管(M315)的漏端相连；第八NMOS管(M38)的源端、第十NMOS管(M310)的源端、第十三NMOS管(M313)的源端、第十四NMOS管(M314)的源端和第十六NMOS管(M316)的源端连接到地；第十七PMOS管(M317)的漏端和第十八PMOS管(M318)的漏端连接到电源VDD。
CN201810896468.1A 2018-08-08 2018-08-08 一种高电源抑制比的带隙基准电压电路 Pending CN108693909A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810896468.1A CN108693909A (zh) 2018-08-08 2018-08-08 一种高电源抑制比的带隙基准电压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810896468.1A CN108693909A (zh) 2018-08-08 2018-08-08 一种高电源抑制比的带隙基准电压电路

Publications (1)

Publication Number Publication Date
CN108693909A true CN108693909A (zh) 2018-10-23

Family

ID=63841649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810896468.1A Pending CN108693909A (zh) 2018-08-08 2018-08-08 一种高电源抑制比的带隙基准电压电路

Country Status (1)

Country Link
CN (1) CN108693909A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109947169A (zh) * 2019-04-23 2019-06-28 电子科技大学 一种具有预稳压结构的高电源抑制比带隙基准电路
CN111240394A (zh) * 2020-01-15 2020-06-05 西安电子科技大学 带预稳压结构的无运放带隙基准电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013331A (zh) * 2006-12-28 2007-08-08 东南大学 输出电压可调式cmos基准电压源
CN102012715A (zh) * 2010-11-24 2011-04-13 天津泛海科技有限公司 高阶曲率补偿的带隙基准电压源
CN202257344U (zh) * 2011-09-21 2012-05-30 电子科技大学 一种带隙基准电压源
CN104122918A (zh) * 2013-04-26 2014-10-29 中国科学院深圳先进技术研究院 带隙基准电路
CN105094200A (zh) * 2015-08-14 2015-11-25 灿芯半导体(上海)有限公司 电流源电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013331A (zh) * 2006-12-28 2007-08-08 东南大学 输出电压可调式cmos基准电压源
CN102012715A (zh) * 2010-11-24 2011-04-13 天津泛海科技有限公司 高阶曲率补偿的带隙基准电压源
CN202257344U (zh) * 2011-09-21 2012-05-30 电子科技大学 一种带隙基准电压源
CN104122918A (zh) * 2013-04-26 2014-10-29 中国科学院深圳先进技术研究院 带隙基准电路
CN105094200A (zh) * 2015-08-14 2015-11-25 灿芯半导体(上海)有限公司 电流源电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109947169A (zh) * 2019-04-23 2019-06-28 电子科技大学 一种具有预稳压结构的高电源抑制比带隙基准电路
CN109947169B (zh) * 2019-04-23 2020-03-31 电子科技大学 一种具有预稳压结构的高电源抑制比带隙基准电路
CN111240394A (zh) * 2020-01-15 2020-06-05 西安电子科技大学 带预稳压结构的无运放带隙基准电路
CN111240394B (zh) * 2020-01-15 2021-11-09 西安电子科技大学 带预稳压结构的无运放带隙基准电路

Similar Documents

Publication Publication Date Title
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN105388953B (zh) 一种具有高电源抑制比的带隙基准电压源
CN105320205B (zh) 一种具有低失调电压高psrr的带隙基准源
CN103488227B (zh) 一种带隙基准电压电路
CN106406410B (zh) 一种自偏置结构带隙基准源电路
CN103558890B (zh) 一种具有高增益高抑制比的带隙基准电压源
CN105955382B (zh) 一种自偏置高电源抑制比基准电路
CN101630176B (zh) 低电压cmos带隙基准电压源
CN107168442B (zh) 带隙基准电压源电路
CN107390771B (zh) 同时产生多种温度特性参考电流的带隙基准参考源电路
CN104199504B (zh) 一种快速瞬态响应低压差线性稳压器
CN113157041B (zh) 一种宽输入带隙基准电压源
CN112416044A (zh) 一种高电源抑制比的电压基准电路
CN102981546A (zh) 指数补偿带隙基准电压源
CN108693909A (zh) 一种高电源抑制比的带隙基准电压电路
CN108536210A (zh) 一种平滑温度补偿带隙基准源电路
CN107992146A (zh) 一种无运放带隙基准电路
CN103941792A (zh) 带隙电压基准电路
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN209417613U (zh) 一种带隙基准电压源
CN108427468A (zh) 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源
CN106249796A (zh) 一种双环路控制高电源抑制比的带隙基准电路
CN103246311B (zh) 带有高阶曲率补偿的无电阻带隙基准电压源
CN107092297A (zh) 用于信号放大器的二阶补偿带隙基准电路
CN116382402B (zh) 带隙基准电压产生电路和集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181023