CN202257344U - 一种带隙基准电压源 - Google Patents

Abstract

本实用新型公开了一种带隙基准电压源，包括启动电路，PTAT电流产生电路，基准电压产生电路，其中，启动电路包括脉冲产生单元、PMOS管MP1和MP6、NMOS管MN1和MN2、电阻R3和电容C1，启动电路使用数字电路与开关电容启动，可以减小启动电路的面积，从而节省版图的面积，降低了成本。在PTAT电流产生电路中，没有使用运算放大器，从而节省了版图面积，也降低了功耗；同时引入了过冲泄流电路，保证了输入电压可以在一个很宽的范围内变化，从而在一个较宽的电源范围内保证基准输出的稳定，进而维持了个芯片系统的稳定，此外泄流电路十分简单，不会增加版图面积与功耗。

Description

一种带隙基准电压源

技术领域

本实用新型属于电源技术领域，具体涉及一种带隙基准电压源的设计。

背景技术

基准作为集成电路必不可少的部分，为整个芯片提供偏置电流以及提供基准电压。偏置电流的大小决定了整个芯片的功耗，同时芯片中误差放大器与比较器通常会以基准电压作为参考电压，基准的稳定性在很大程度上决定了芯片功能的实现与性能的优劣。

集成电路中最常用的基准为基于三极管的带隙基准。如图1所示，由误差放大器钳位，然后通过Q1、Q2与R1产生正比于绝对温度(Proportional to Absolute Temperature，PTAT)电流。PTAT电流作用于R2上，由Q2与R2共同产生带隙基准电压。由于误差放大器的钳位作用，使得V_X与V_Y两点的电压基本相等，即V_X＝V_Y＝V_BE2，同时，同于两路中的电流也相等，则有由于则电流为正比于绝对温度电流，此电流通过电流镜镜像为整个芯片提供偏置电流。

根据PTAT电流的表达式，可以得出带隙电压的表达式为：

由于V_T为正温度系数，同时V_BE2为负温度系数，合理的调节系数

的大小，便可以在一定温度下实现基准随温度的变化为零，从而为整个芯片提供一个随温度变化很小的基准参考电压。

带隙基准有两个稳定状态，当没有电流时，基准便一直处于零状态，因此需要一个额外的启动电路，来给带隙基准提供一个启动电流。然而，启动电路往往会占据比较大的芯片面积。同时，在电源电压比较大的范围内变化时，特别是电源电压很高时，会在启动瞬间在基准输出端产生一个很大的过冲，这个过冲严重影响了系统的性能与稳定性。

实用新型内容

本实用新型的目的是为了解决现有带隙基准电压源启动电路存在的上述问题，提出了一种带隙基准电压源。

本实用新型的技术方案是：一种带隙基准电压源，包括启动电路，PTAT电流产生电路和基准电压产生电路，其中，所述启动电路分别与PTAT电流产生电路和基准电压产生电路连接，PTAT电流产生电路和基准电压产生电路连接，基准电压产生电路的输出作为所述带隙基准电压源的输出，其特征在于，

所述启动电路包括脉冲产生单元、PMOS管MP1和MP6、NMOS管MN1和MN2、电阻R3、电容C1，脉冲产生单元根据外部的使能信号产生一个上升沿的单脉冲信号，具体连接关系是：脉冲产生单元的输出与MN1的栅极连接，MN1的源极和衬底均接地，MP1的源极和衬底均接外部电源，MP1的漏极接MN1的漏极，MP6的栅极接MP1的漏极，MP6的源极接R3的一端，R3的另一端接MP1的栅极，MP6的衬底接电源，MN2的栅极接外部的使能信号，MN2的漏极接MP6的漏极，MN2的源极和衬底均接地，电容C1的一端接MN1的漏极，C1的另一端接地。

进一步的，所述的脉冲产生单元包括反相器INV1、INV2、INV3，异或门XOR，与非门NAND，电容C0，具体连接关系是：反相器INV1的输入端接外部的使能信号，反相器INV2的输入接反相器INV1的输出端，XOR的第一输入端接外部的使能信号，第二输入端接反相器INV2的输出端，与非门NAND的第一输入端外部的使能信号，第二输入端接异或门XOR的输出端，反相器INV3的输入端接与非门NAND的输出端，反相器INV3的输出作为脉冲产生单元的输出，电容C0的一端接反相器INV1的输出，另一端接地。

进一步的，所述的PTAT电流产生电路包括PMOS管MP2、MP3、MP4，NMOS管MN3、MN4、MN5，三极管Q1、Q2、Q4，电阻R1和电容C2，具体连接关系是：PMOS管MP2和MP3的源极和衬底均接外部电源，MP2的栅极接MP3的栅极，MP3的栅极接所述启动电路中MP1的栅极，MN3的栅极和漏极短接，MN3的漏极接MP2的漏极，MN4的栅极接MP3的栅极，MN4的漏极接MP3的漏极，MN3和MN4的衬底均接地，Q1、Q2、Q4的基极和集电极均接地，Q1的发射极接电阻R1的一端，R1的另一端接MN3的源极，Q2的发射极接MN4的源极，电容C2的一端接MN4的漏极，C2的另一端接地，MP4的栅极接MP2的栅极，MP4的源极和衬底接外部电源，MN5的漏极接MP4的漏极，MN5的栅极接MN4的漏极，MN5的衬底接地，Q4的发射极接MN5的源极，MP2的栅极作为PTAT电流产生电路的输出。

进一步的，所述基准电压产生电路包括PMOS管MP5，电阻R2，三极管Q3和电容C3，具体连接关系是：MP5的栅极接所述PTAT电流产生电路的输出，MP5的源极和衬底均接外部电源，Q3的基极和集电极均接地，电阻R2的一端接Q3的发射极，另一端接MP5的漏极，电容C3的一端接MP5的漏极，C3的另一端接地，MP5的漏极作为基准电压产生电路的输出，同时作为所述带隙基准电压源的输出。

进一步的，所述带隙基准电压源还包括过冲泄流电路，其中，过冲泄流电路包括反相器INV4和NMOS管MN6，具体连接关系是：反相器INV4的输入接所述启动电路中MN1的漏极，MN6的栅极接反相器INV4的输出，MN6的源极和衬底均接地，MN6的漏极接所述基准电压产生电路的输出。

本实用新型的有益效果是：本实用新型带隙基准电压源的启动电路使用数字电路与开关电容启动，可以减小启动电路的面积，从而节省版图的面积，降低了成本。在PTAT电流产生电路中，没有使用运算放大器，从而节省了版图面积，也降低了功耗；同时为了提高晶体管钳位的精确度，又引入了一条负反馈支路来钳位MN4的漏极电压，使两个钳位晶体管MN3、MN4的源极电位一致，避免了因厄利效应造成的两路电流不一致而引入的失调；引入了过冲泄流电路，保证了输入电压可以在一个很宽的范围内变化，从而在一个较宽的电源范围内保证基准电压源输出的稳定，进而维持了个芯片系统的稳定，此外泄流电路十分简单，基本不会增加版图面积与功耗。

附图说明

图1为传统的带隙基准电压源结构框图。

图2本实用新型的带隙基准电压源结构框图。

图3本实用新型的带隙基准电压源的实际电路结构原理图。

图4本实用新型的带隙基准电压源脉冲产生单元电路原理图。

图5本实用新型的带隙基准电压源启动电路的波形示意图。

具体实施方式

下面结合附图和具体的实施例对本实用新型作进一步的阐述。

本实用新型的带隙基准电压源结构框图如图2所示，包括启动电路，PTAT电流产生电路和基准电压产生电路，其中，所述启动电路分别与PTAT电流产生电路和基准电压产生电路连接，PTAT电流产生电路和基准电压产生电路连接，基准电压产生电路的输出作为所述带隙基准电压源的输出VREF。

启动电路的实际电路结构原理图如图3所示，包括脉冲产生单元、PMOS管MP1和MP6、NMOS管MN1和MN2、电阻R3、电容C1，脉冲产生单元根据外部的使能信号EN产生一个上升沿的单脉冲信号，具体连接关系是：脉冲产生单元的输出与MN1的栅极连接，MN1的源极和衬底均接地，MP1的源极和衬底均接外部电源VIN，MP1的漏极接MN1的漏极，MP6的栅极接MP1的漏极，MP6的源极接R3的一端，R3的另一端接MP1的栅极，MP6的衬底接电源，MN2的栅极接外部的使能信号EN，MN2的漏极接MP6的漏极，MN2的源极和衬底均接地，电容C1的一端接MN1的漏极，C1的另一端接地。

这里采用开关电容启动，最大限度地节省版图面积。在基准输出处添加了过冲泄流电路，防止在启动瞬间基准输出电压的过冲，同时，由于过冲泄流电路结构十分简单，并没有明显增加版图面积与功耗。

其中，脉冲产生单元电路原理图如图4所示，包括反相器INV1、INV2、INV3，异或门XOR，与非门NAND，电容C0，具体连接关系是：反相器INV1的输入端接外部的使能信号EN，反相器INV2的输入接反相器INV1的输出端，XOR的第一输入端接外部的使能信号EN，第二输入端接反相器INV2的输出端，与非门NAND的第一输入端外部的使能信号EN，第二输入端接异或门XOR的输出端，反相器INV3的输入端接与非门NAND的输出端，反相器INV3的输出作为脉冲产生单元的输出，电容C0的一端接反相器INV1的输出，另一端接地。

启动电路的控制信号由简单的数字产生，如图5所示。当电路开始工作时，EN信号由低电平变为高电平，当电路再次停止工作时，EN信号又再次变为低电平，整个过程可以用图中的只有一个周期的方波来表示。信号经过INV1后，会反向，同时，由于反相器寄生电容以及电容C0的作用，整个波形的变化会有一个时间滞后。再次经过反相器INV2的反向后，波形会重新变得与EN一样，但是在时间上产生了一个滞后，使两个信号变得不同步。然后，此输出信号与EN信号送至异或门XOR。由于INV2输出信号与EN信号有一个时间的滞后效果，经过XOR便会在EN高低变换后的短暂时间段内产生一个高电平信号，在电路开启与判断的时段内各产生一个高电平信号。但由于在电路判断时产生的高电平没有什么意义，所以再次让INV2信号与EN信号同时送至与非门NAND，便会产生一个整体为高电平，在EN由低变为高的一个时间段内为低电平的脉冲信号，与非门NAND的输出信号流过反相器INV3以后，便会产生一个在电路启动瞬间的高电平脉冲信号。

INV3的输出与MN1的栅相连。在启动瞬间，产生的一个瞬间的高电平脉冲作用于MN1的栅极，使MN1导通。MN1的漏极与C1相连，便释放C1上面的电荷，使1处电位为低，从而开通MP6，2点电位也降低，这样就产生了一个电流回路，使MP2首先产生一个电流，经过MN3，R1，Q1到地，有了电流以后，带隙基准克服零状态。其中电阻R3的作用为限流，防止启动瞬间电流过大，但在高电源电压时效果不明显，需要外加泄流电路。电路启动以后，INV3的输出信号再次变为低信号，关断MN1，从MP1上面流下来的电流便开始对电容C1充电，拉高1点的电位，关闭MP6，停止MP6支路的电流；同时，在电容完成充电以后，MP1上的电流也变为零。这里的电容C1为开关电容，即受MN1的控制，启动电路在每次重新启动时，都会刷新开关电容上的电压，不会因为上次的动作而对下次的动作产生影响。整个启动电路关闭，不再对后面的基准产生影响，整个基准启动过程完成。

在完成了启动以后，基准开始进入稳定工作模式，首先要让基准产生PTAT电流，使整个系统中的静态工作电流得以确定，从来确定整个芯片的静态功耗。

如图3所示，PTAT电流产生电路包括PMOS管MP2、MP3、MP4，NMOS管MN3、MN4、MN5，三极管Q1、Q2、Q4，电阻R1，电容C2，具体连接关系是：PMOS管MP2和MP3的源极和衬底均接外部电源VIN，MP2的栅极接MP3的栅极，MP3的栅极接所述启动电路中MP1的栅极，MN3的栅极和漏极短接，MN3的漏极接MP2的漏极，MN4的栅极接MP3的栅极，MN4的漏极接MP3的漏极，MN3和MN4的衬底均接地，Q1、Q2、Q4的基极和集电极均接地，Q1的发射极接电阻R1的一端，R1的另一端接MN3的源极，Q2的发射极接MN4的源极，电容C2的一端接MN4的漏极，C2的另一端接地，MP4的栅极接MP2的栅极，MP4的源极和衬底接外部电源VIN，MN5的漏极接MP4的漏极，MN5的栅极接MN4的漏极，MN5的衬底接地，Q4的发射极接MN5的源极，MP2的栅极作为PTAT电流产生电路的输出。

由模拟电路可知：

$V_{\mathrm{BE}}=V_T\ln \frac{I_{\mathrm{IN}}}{I_{\mathrm{ST}}}---\left(1\right)$

其中，V_T为热电压，I_IN为集电极电流，I_ST为反向饱和电流，从而得到：

$V_{\mathrm{BE}2}-V_{\mathrm{BE}1}=V_T\ln \frac{I_O}{I_{S2}}-V_T\ln \frac{I_O}{{\mathrm{NI}}_{S1}}=V_T\ln \frac{{\mathrm{NI}}_{S1}}{I_{S2}}---\left(2\right)$

其中，Q1和Q2的集电极电流均为I_O，N表示表示Q1和Q2反向饱和电流比例系数，从而有

V_BE2-V_BE1＝V_TlnN          (3)

由于MN3与MN4的钳位，使3和4处的电位相等，从而电阻R1上电压为V_BE2-V_BE1＝V_TlnN，从而可以得出带隙电流的大小为：

$I=\frac{V_T}{R_1}\ln N---\left(4\right)$

从(4)可知，由于N为常量，且R1随温度的变化与V_T相比，可以忽略，而由

可知V_T正比于绝对温度，所以此电流即为PTAT电流。在一定的温度条件下，要想改变电流的大小，只要改变电阻R1的阻值即可，因此电阻R1的大小决定了整个芯片的静态工作电流与静态功耗的大小。

MN3和MN4的漏极分别与MP2和MP3的漏极相连，而且MP2、MP3和MP4以及后面的基准输出电路的MP5的尺寸大小完全一样，且它们的栅极相互连接在一起，所以保证了各支路电路的一致性。然而，MN3与MN4的漏极电压未必相等，由于厄利效应，会造成两种电流的不一致，从而给基准带来误差。因此，为了克服厄利效应的影响，应该使MN3与MN4的漏极电压保持一致，因此增加了额外反馈支路，来钳位MN4漏极电压，使之与MN3的漏电压相一致，从而消除厄利效应，保证了两路电流的一致性。具体的实施方案为：MP4与MP3的电流镜像作用，使这一支路的电流与前面两路的电流保持一致。可以看出，MN3的栅电压V_G3为：

V_G3＝V_GS4+V_BE2          (5)

同时，MN5的栅电压V_G5为：

V_G5＝V_GS5+V_BE4          (6)

而MN5与MN4为完全相同的管子，Q4与Q2也保持大小尺寸工作环境的一致性，且两路的工作电压一致，从而有：

V_GS4＝V_GS5，V_BE2＝V_BE4 (7)

从而：V_G3＝V_G5。

MN3的栅漏短接，同时MN5的栅极与MN4的漏极也连接在一起，保证了MN3与MN4的漏极电压的一致，消除了厄利效应对两路电流带来的影响。

如图3所示，基准电压产生电路包括PMOS管MP5，电阻R2，三极管Q3，电容C3，具体连接关系是：MP5的栅极接所述PTAT电流产生电路的输出，MP5的源极和衬底均接外部电源VIN，Q3的基极和集电极均接地，电阻R2的一端接Q3的发射极，另一端接MP5的漏极，电容C3的一端接MP5的漏极，C3的另一端接地，MP5的漏极作为基准电压产生电路的输出，同时作为带隙基准电压源的输出VREF。

MP5镜像PTAT电流，并把这个电流作用在电阻R2与三极管Q3上。其中，R2与R1保持匹配，Q3也与Q1、Q2和Q4保持匹配。

从而可以得出基准电压的大小为

V_REF＝I_OR₂+V_BE4(8)

结合公式(4)可以得到基准电压的大小为

$V_{\mathrm{REF}}=\frac{R_2}{R_1}{V}_T\ln N+V_{\mathrm{BE}4}$ (9)

V_T为正温度系数，V_BE4为负温度系数，只要合理的调节比例系数

的大小，便可以在一定温度下得到零温度系数的基准电压，且在一定的温度变化范围内，基准电压随温度的变化很小。

虽然此带隙基准随温度的变化很小，但是由于基准可以工作在一个很宽的电源电压范围内，必须同时保证基准在低压下的正常启动与高压下均没有过冲，尤其是高压下，容易产生很大的过冲，因此，增加了过冲泄流电路，使得基准电压源在启动的瞬间，通过泄流电路泄放掉过冲大电流，从而维护基准输出的稳定，消除基准电压上面的过冲。

如图3所示，过冲泄流电路包括反相器INV4，NMOS管MN6，具体连接关系是：反相器INV4的输入接所述启动电路中MN1的漏极，MN6的栅极接反相器INV4的输出，MN6的源极和衬底均接地，MN6的漏极接所述基准电压产生电路的输出VREF。

过冲泄流的具体过程如下，在基准电压源启动时，由于MN1瞬间的导通，对电容的放电，会使电容在启动的一段时间内呈现低电平，在启动以后，由于MN1的关断，以及MP1对C1的充电，电容C1上会重新呈现高电位。通过一个反相器INV4采样电容上面的电压，经过反向以后，使反相器INV4的输出在启动瞬间呈现一个高电平，作用于MN6，从而控制开关管MN6在启动的瞬间导通，MN6的源极到地连接到地，把启动瞬间的过冲电流直接泄放到地。在正常启动以后，由于MN1的判断，MP1重新对C1的充电，使电容电压变为高，经过反相器的反向以后，呈现一个低的电平，关断开关管MN6，停止泄放电流，过冲泄流电路不会再对基准输出产生影响。

综上，本实用新型的基准电压源主要优点如下：

1)在启动电路中使用数字电路与开关电容启动，可以减小启动电路的面积，从而节省版图的面积，降低了成本。在每次重新启动时，都会刷新开关电容上的电压，不会因为上次的动作而对下次的动作产生影响。

2)在PTAT电流产生电路中，没有使用运算放大器，从而节省了版图面积，也降低了功耗；同时，为了提高晶体管钳位的精确度，又引入了一条负反馈支路来钳位MN4的漏极电压，便两个钳位晶体管MN3、MN4的源极电位一致，避免了由厄利效应造成的两路电流不一致而引入的失调。

3)引入了过冲泄流电路，保证了输入电压可以在一个很宽的范围内变化，在电压很低，低至4V时，电路能实现正常的启动，当电压升至28V时，基准输出仍然不会产生过冲。

从而在一个较宽的电源范围内保证基准输出的稳定，进而维持了个芯片系统的稳定，此外泄流电路十分简单，基本不会增加版图面积与功耗。

Claims (5)

1.一种带隙基准电压源，包括启动电路，PTAT电流产生电路和基准电压产生电路，其中，所述启动电路分别与PTAT电流产生电路和基准电压产生电路连接，PTAT电流产生电路和基准电压产生电路连接，基准电压产生电路的输出作为所述带隙基准电压源的输出，其特征在于，

所述启动电路包括脉冲产生单元、PMOS管MP1和MP6、NMOS管MN1和MN2、电阻R3、电容C1，脉冲产生单元根据外部的使能信号产生一个上升沿的单脉冲信号，具体连接关系是：脉冲产生单元的输出与MN1的栅极连接，MN1的源极和衬底均接地，MP1的源极和衬底均接外部电源，MP1的漏极接MN1的漏极，MP6的栅极接MP1的漏极，MP6的源极接R3的一端，R3的另一端接MP1的栅极，MP6的衬底接电源，MN2的栅极接外部的使能信号，MN2的漏极接MP6的漏极，MN2的源极和衬底均接地，电容C1的一端接MN1的漏极，C1的另一端接地。

2.根据权利要求1所述的带隙基准电压源，其特征在于，所述的脉冲产生单元包括反相器INV1、INV2、INV3，异或门XOR，与非门NAND，电容C0，具体连接关系是：反相器INV1的输入端接外部的使能信号，反相器INV2的输入接反相器INV1的输出端，XOR的第一输入端接外部的使能信号，第二输入端接反相器INV2的输出端，与非门NAND的第一输入端外部的使能信号，第二输入端接异或门XOR的输出端，反相器INV3的输入端接与非门NAND的输出端，反相器INV3的输出作为脉冲产生单元的输出，电容C0的一端接反相器INV1的输出，另一端接地。

3.根据权利要求2所述的带隙基准电压源，其特征在于，所述的PTAT电流产生电路包括PMOS管MP2、MP3、MP4，NMOS管MN3、MN4、MN5，三极管Q1、Q2、Q4，电阻R1和电容C2，具体连接关系是：PMOS管MP2和MP3的源极和衬底均接外部电源，MP2的栅极接MP3的栅极，MP3的栅极接所述启动电路中MP1的栅极，MN3的栅极和漏极短接，MN3的漏极接MP2的漏极，MN4的栅极接MP3的栅极，MN4的漏极接MP3的漏极，MN3和MN4的衬底均接地，Q1、Q2、Q4的基极和集电极均接地，Q1的发射极接电阻R1的一端，R1的另一端接MN3的源极，Q2的发射极接MN4的源极，电容C2的一端接MN4的漏极，C2的另一端接地，MP4的栅极接MP2的栅极，MP4的源极和衬底接外部电源，MN5的漏极接MP4的漏极，MN5的栅极接MN4的漏极，MN5的衬底接地，Q4的发射极接MN5的源极，MP2的栅极作为PTAT电流产生电路的输出。

4.根据权利要求2或3所述的带隙基准电压源，其特征在于，所述基准电压产生电路包括PMOS管MP5，电阻R2，三极管Q3和电容C3，具体连接关系是：MP5的栅极接所述PTAT电流产生电路的输出，MP5的源极和衬底均接外部电源，Q3的基极和集电极均接地，电阻R2的一端接Q3的发射极，另一端接MP5的漏极，电容C3的一端接MP5的漏极，C3的另一端接地，MP5的漏极作为基准电压产生电路的输出，同时作为所述带隙基准电压源的输出。

5.根据权利要求4所述的带隙基准电压源，其特征在于，所述带隙基准电压源还包括过冲泄流电路，其中，过冲泄流电路包括反相器INV4和NMOS管MN6，具体连接关系是：反相器INV4的输入接所述启动电路中MN1的漏极，MN6的栅极接反相器INV4的输出，MN6的源极和衬底均接地，MN6的漏极接所述基准电压产生电路的输出。

Images