CN205721472U - 一种自偏置结构带隙基准源装置 - Google Patents

Abstract

本实用新型属于数模混合集成电路技术领域，特别是提供了一种自偏置结构带隙基准源装置。所述的自偏置结构带隙基准源装置由正温度系数电路模块、负温度系数电路模块、补偿电路模块、计算电路模块以及自偏置结构电路模块，以及运算放大器单元模块组成。该带隙基准源不受厄尔利电压的影响，电路结构简单，电路结构集成度更高，更稳定。这种基准源对电源电压、工艺参数和温度的变化不敏感，并且能够工作在较宽的电源电压范围下，实现低功耗和减小版图面积消耗的特点。

Description

一种自偏置结构带隙基准源装置

技术领域

本实用新型属于数模混合集成电路技术领域，具体涉及一种电源管理芯片内的自偏置结构带隙基准源的改进，提供了一种结构更简单、集成度更高、功耗更低的自偏置结构带隙基准源装置。

背景技术

随着国内集成电路的大力发展，高效率、稳定性强的带隙基准源被广泛地应用于数模混合集成电路设计中，带隙基准源的设计优劣直接影响芯片电路乃至整个系统的性能。例如：片内的模数转换器、数模转换器、比较器和误差放大器等电路均需要带隙基准源提供精确稳定的基准电压以及基准电流。因此提高带隙基准源的性能，有助于提高电路工作的稳定性和可靠性。

中国实用型新专利CN200720087102.7，公开了一种高电源抑制的带隙基准源，也公开了一种自带偏置电路的带隙基准源，包括自偏置电路、调整电路、带隙核心电路和启动电路。其也可实现不需要外接偏置，实现良好的温度系数。但其结构还是复杂，集成程度不高，随着科技的发展无法满足更高集成及适应更宽的电源电压。

中国发明专利CN201510800847.2公开一种零温度系数可调电压基准源，为使可调电阻R2的输出基准电压不随温度变化而变化，设计正负温度系数的基准电流源I1和I2，PMOS管M7、M8构成共源共栅电流源I1镜像正温度系数电流源，PMOS管M15、M16构成共源共栅电流源I2镜像正温度系数电流源，电流源I1的输出由PMOS管M8漏极输出，电流源I2的输出由PMOS管M16漏极输出，M8与M16的漏极相连实现零温度系数基准电流IREF，正负温度系数的电流源I1和I2以适当的权重相加。零温度系数可调电压基准源REGV由零温度系数电流源IREF加可调电阻R2构成，即PMOS晶体管M8和M16的漏极相连再与电阻R2的一端相连，R2另一端接地。通过上述方式，本发明能够获得零温度系数可调电压基准源，解决只能产生固定带隙基准电压的局限性。其虽然公开了可实现零温度系数可调电压基准源，但缺少自身的偏置电压模块，并且其结构也相对复杂，集成程度也不高。

传统的共源共栅偏置结构，其消耗的电压余度较大，偏置电路设计复杂，额外的增加了电路结构的静态功耗。为此，我们研发了一种改进型自偏置电流源结构的带隙基准源装置，其结构更加简单，集成程度更高，版图面积更小，功耗低，能够实现基准电压对电源电压、工艺参数和温度的变化不敏感，能够工作在较宽的电源电压范围下。

发明内容

本实用新型要解决的技术问题是提供一种改进型自偏置结构带隙基准源装置，应用于电源管理芯片内，能够实现基准电压对电源电压、工艺参数和温度的变化不敏感，能够工作在较宽的电源电压范围下，实现低功耗和减小版图的面积消耗。

为了解决上述的技术问题，本实用新型提供的技术方案为：

所述的自偏置结构带隙基准源装置，该电路包括五部分：分别是正温度系数电路模块、负温度系数电路模块、补偿电路模块、计算电 路模块以及自偏置结构电路模块。所述的正温度系数电路模块产生与温度系数成正比的电压值，其输出端与计算电路模块的输入端相连；所述的负温度系数电路模块产生与温度系数成反比的电压值，其输出端也与计算电路模块的输入端相连；所述的补偿电路模块与计算电路模块的输入端相连；所述的计算电路模块用于产生零温度系数的电压值，其输出端与自偏置结构电路模块的输入端连接并输出最终的基准电压值；所述的自偏置结构电路模块用于自动调节偏置电路的工作点，其输出端与负温度系数电路模块、正温度系数电路模块的输入端相连；所述的补偿电路模块与计算电路模块相连实现电路的环路稳定。

所述自偏置结构带隙基准源装置还包括采用共源共栅结构的运算放大器电路模块。

所述自偏置结构带隙基准源装置还包括采用双极结构的运算放大器电路模块。

所述运算放大器电路模块包括两个NMOS管和四个PMOS管。

所述的自偏置结构带隙基准源装置结构是第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极与电源V_DD相连；第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接第六PMOS管MP₆的栅极、第三电阻R₃的第一端；第一NMOS管MN₁的源极与地相连，第一NMOS管的MN₁栅极连接第六PMOS管MP₆的漏极、第三NMOS管MN₃的漏极、第四NMOS管MN₄的栅极，第一NMOS管MN₁ 的漏极连接第二PMOS管MP₂的漏极、第二PMOS管MP₂的栅极、第一PMOS管MP₁的栅极，第二PMOS管MP₂的源极与电源V_DD相连，第四NMOS管MN₄的漏极与源极相连并接地；第二NMOS管MN₂的源极与第三NMOS管MN₃的源极相连并接地，第二NMOS管MN₂的栅极连接第二NMOS管MN₂的漏极、第三NMOS管MN₃的栅极、第五PMOS管MP₅的漏极，第五PMOS管MP₅的源极连接第六PMOS管MP₆的源极、第三PMOS管MP₃的漏极，第三PMOS管MP₃的源极连接第四PMOS管MP₄的漏极，第三PMOS管MP₃的栅极连接偏置电压V_BIAS1，第四PMOS管MP₄的源极与电源V_DD相连，第四PMOS管MP₄的栅极连接偏置电压V_BIAS2。

所述负温度系数电路模块由一个晶体管构成，产生与温度系数成反比的电压值。

所述正温度系数电路模块由两个晶体管和一个电阻组成,用于产生与温度系数成正比的电压值。

所述计算电路模块由一个晶体管和三个电阻组成，用于产生零温度系数的电压值。

所述补偿电路模块由一个MOSS管组成，用于实现环路稳定。

自偏置结构电路模块由一个NMOS管、两个PMOS管组成。

本实用新型所述的自偏置结构带隙基准源电路的基本工作原理是利用第一晶体管Q₁的基极与集电极相连产生的电压V_BE1的负温度系数和第一晶体管Q₁与第二晶体管Q₂差值△V_BE的正温度系数，产生一个具有零温度系数的基准电压V_BG。正温度系数电流I_PTAT是通过第一电阻R₁，第一晶体管Q₁和第二晶体管Q₂实现，具体表示为：

${\mathrm{\ΔV}}_{BE}=V_{BE1}-V_{BE2}=I_{PTAT}{R}_1=V_{T}ln\frac{{\mathrm{nI}}_{C2}{I}_{S1}}{I_{C1}{I}_{S2}}=V_T\ln n$

由此可知，产生的PTAT电流为：I_PTAT＝V_Tlnn/R₁，式中V_T＝kT/q，n是第一晶体管Q₁和第二晶体管Q₂的发射极面积之比。另外，第二电阻R₂和第三电阻R₃分别位于两条电流支路，作用是使第一晶体管Q₁和第二晶体管Q₂的集电极与发射极之间的电压V_CE相等，从而保证PTAT电流不受厄尔利电压的影响，确保基准电压获得较高精度和良好的温度特性。根据以上分析可得，带隙基准电压为：

$V_{BG}=V_{BE2}+\frac{V_T\ln n(R_2+R_4)}{R_1}$

自偏置结构中流过第一PMOS管MP₁的电流值是由上述的PTAT电流来确定的，该电流通过自偏置结构的自身偏置作用，获得与电源电压无关的基准电压，这就使得电源电压有很宽的输入范围。

本实用新型的有益效果在于：本实用新型的带隙基准源装置对电源电压、工艺参数和温度的变化不敏感，PTAT电流不受厄尔利电压的影响，可以实现在较宽的电源电压范围下工作，并且相对于共源共栅结构做偏置电路的带隙基准源，有效地降低了电路的静态功耗，实现了电路的低功耗，其结构更加简单，集成程度更高，版图面积更小，明显减小版图的面积消耗，能够实现基准电压对电源电压、工艺参数和温度的变化不敏感，能够工作在较宽的电源电压范围下。

附图说明

图1是本实用新型的自偏置结构带隙基准源装置的模块连接图。

图2为本实用新型的自偏置结构带隙基准源的具体结构电路图。在图2中，MN为NMOS管，MP为PMOS管，Q为晶体管；

图3为本实用新型的带隙基准电压与输入电压的关系图。在图3中，横坐标为输入电源电压V_DD(V)，纵坐标为带隙基准电压V_BG(V)。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的实施方式作进一步地详细描述。

本实用新型所述的自偏置结构带隙基准源装置，包括五部分：分别是正温度系数电路模块、负温度系数电路模块、补偿电路模块、计算电路模块以及自偏置结构电路模块。所述的正温度系数电路模块产生与温度系数成正比的电压值，其输出端与计算电路模块的输入端相连；所述的负温度系数电路模块产生与温度系数成反比的电压值，其输出端也与计算电路模块的输入端相连；所述的补偿电路模块与计算电路模块的输入端相连；所述的计算电路模块用于产生零温度系数的电压值，其输出端与自偏置结构电路模块的输入端连接并输出最终的基准电压值；所述的自偏置结构电路模块用于自动调节偏置电路的工作点，其输出端与负温度系数电路模块、正温度系数电路模块的输入端相连；所述的补偿电路模块与计算电路模块相连实现电路的环路稳定。

本实用新型的一个实施例其具体结构如下：第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极与电源V_DD相连。

第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接第六PMOS管MP₆的栅极、第三电阻R₃的第一端。

第一NMOS管MN₁的源极与地相连，第一NMOS管的MN₁栅极连接 第六PMOS管MP₆的漏极、第三NMOS管MN₃的漏极、第四NMOS管MN₄的栅极，第一NMOS管MN₁的漏极连接第二PMOS管MP₂的漏极、第二PMOS管MP₂的栅极、第一PMOS管MP₁的栅极，第二PMOS管MP₂的源极与电源V_DD相连，第四NMOS管MN₄的漏极与源极相连并接地。

所述运算放大器电路模块由第二NMOS管NM2、第三NMOS管NM3、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6构成,第二NMOS管MN₂的源极与第三NMOS管MN₃的源极相连并接地，第二NMOS管MN₂的栅极连接第二NMOS管MN₂的漏极、第三NMOS管MN₃的栅极、第五PMOS管MP₅的漏极，第五PMOS管MP₅的源极连接第六PMOS管MP₆的源极、第三PMOS管MP₃的漏极，第三PMOS管MP₃的源极连接第四PMOS管MP₄的漏极，第三PMOS管MP₃的栅极连接偏置电压V_BIAS1，第四PMOS管MP₄的源极与电源V_DD相连，第四PMOS管MP₄的栅极连接偏置电压V_BIAS2。

所述负温度系数电路模块由第一晶体管Q₁构成，第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端，产生与温度系数成反比的电压值。第一晶体管Q₁基极与发射极电压V_BE1具有负温度系数，常温下约为

所述正温度系数电路模块由第一晶体管Q₁、第二晶体管Q₂和第一电阻R₁组成，所述第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接运算放大器的负向输入端、第三电阻R₃的第一端，其可以产生与温度系数成正比的电压值。这是因为第一晶体管Q₁和第二晶体管Q₂发射极和集电极的差值具有正温度系数，即其中n是第 一晶体管Q₁和第二晶体管Q₂的发射极面积之比，其中n为2。

所述计算电路模块由第一晶体管Q₁和第二电阻R₂、第三电阻R₃和第四电阻R₄组成，所述第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极与电源V_DD相连，它可以将正温度系数电压与负温度系数电压求和，从而产生零温度系数的电压值。

所述补偿电路模块由第四NMOS管MN₄组成，第四NMOS管MN₄的漏极与源极相连并接地，第四NMOS管MN₄的栅极与第一NMOS管的MN₁栅极、第三NMOS管的MN₃的漏极、第六PMOS管的MP₆漏极相连，它可以保证电路环路的稳定性。

自偏置结构电路模块由第一NMOS管MN₁、第一PMOS管MP₁和第二PMOS管MP₂组成，第一NMOS管MN₁的源极接地，漏极与MP₂的漏极连接再与MP₂的栅极并联与MP₁的栅极连接，其MP₂的源极与MP₄的漏极及V_DD连接；第一PMOS管MP₁的源极与V_DD连接，漏极与第四电阻R₄及带隙基准源的输出端V_BG连接，其可以自动调节偏置电路的工作点，保证电路在正常状态下工作。从而实现了电源电压为1.6V的输入电压，并且保持带隙基准电压值恒定为1.23V。

在本实用新型的另一个实施例中本实用新型所述的自偏置结构带隙基准源装置，包括五部分：分别是正温度系数电路模块、负温度系数电路模块、补偿电路模块、计算电路模块以及自偏置结构电路模块。所述的正温度系数电路模块产生与温度系数成正比的电压值，其输出端与计算电路模块的输入端相连；所述的负温度系数电路模块产生与温度系数成反比的电压值，其输出端也与计算电路模块的输入端 相连；所述的补偿电路模块与计算电路模块的输入端相连；所述的计算电路模块用于产生零温度系数的电压值，其输出端与自偏置结构电路模块的输入端连接并输出最终的基准电压值；所述的自偏置结构电路模块用于自动调节偏置电路的工作点，其输出端与负温度系数电路模块、正温度系数电路模块的输入端相连；所述的补偿电路模块与计算电路模块相连实现电路的环路稳定。

本实用新型在实施例中其运算放大器为共源共栅结构电路模块，具体结构如下：第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极与电源V_DD相连。

第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接第六PMOS管MP₆的栅极、第三电阻R₃的第一端。

第一NMOS管MN₁的源极与地相连，第一NMOS管的MN₁栅极连接第六PMOS管MP₆的漏极、第三NMOS管MN₃的漏极、第四NMOS管MN₄的栅极，第一NMOS管MN₁的漏极连接第二PMOS管MP₂的漏极、第二PMOS管MP₂的栅极、第一PMOS管MP₁的栅极，第二PMOS管MP₂的源极与电源V_DD相连，第四NMOS管MN₄的漏极与源极相连并接地。

第二NMOS管MN₂的源极与第三NMOS管MN₃的源极相连并接地，第二NMOS管MN₂的栅极连接第二NMOS管MN₂的漏极、第三NMOS管MN₃的栅极、第五PMOS管MP₅的漏极，第五PMOS管MP₅的源极连接第六 PMOS管MP₆的源极、第三PMOS管MP₃的漏极，第三PMOS管MP₃的源极连接第四PMOS管MP₄的漏极，第三PMOS管MP₃的栅极连接偏置电压V_BIAS1，第四PMOS管MP₄的源极与电源V_DD相连，第四PMOS管MP₄的栅极连接偏置电压V_BIAS2。

所述运算放大器电路模块由第二NMOS管NM2、第三NMOS管NM3、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6构成,第二NMOS管MN₂的源极与第三NMOS管MN₃的源极相连并接地，第二NMOS管MN₂的栅极连接第二NMOS管MN₂的漏极、第三NMOS管MN₃的栅极、第五PMOS管MP₅的漏极，第五PMOS管MP₅的源极连接第六PMOS管MP₆的源极、第三PMOS管MP₃的漏极，第三PMOS管MP₃的源极连接第四PMOS管MP₄的漏极，第三PMOS管MP₃的栅极连接偏置电压V_BIAS1，第四PMOS管MP₄的源极与电源V_DD相连，第四PMOS管MP₄的栅极连接偏置电压V_BIAS2。

所述负温度系数电路模块由第一晶体管Q₁构成，第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端，产生与温度系数成反比的电压值。第一晶体管Q₁基极与发射极电压V_BE1具有负温度系数，常温下约为

所述正温度系数电路模块由第一晶体管Q₁、第二晶体管Q₂和第一电阻R₁组成，所述第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接运算放大器的负向输入端、第三电阻R₃的第一端，其可以产生与温度系数成正比的电压值。这是因为第一晶体管Q₁和第二晶体管Q₂发射极和集电极的差值具有正温度系数，即其中n是第 一晶体管Q₁和第二晶体管Q₂的发射极面积之比，其中n为3。

所述计算电路模块由第一晶体管Q₁和第二电阻R₂、第三电阻R₃和第四电阻R₄组成，所述第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极与电源V_DD相连，它可以将正温度系数电压与负温度系数电压求和，从而产生零温度系数的电压值。

所述补偿电路模块由第四NMOS管MN₄组成，第四NMOS管MN₄的漏极与源极相连并接地，第四NMOS管MN₄的栅极与第一NMOS管的MN₁栅极、第三NMOS管的MN₃的漏极、第六PMOS管的MP₆漏极相连，它可以保证电路环路的稳定性。

自偏置结构电路模块由第一NMOS管MN₁、第一PMOS管MP₁和第二PMOS管MP₂组成，第一NMOS管MN₁的源极接地，漏极与MP₂的漏极连接再与MP₂的栅极并联与MP₁的栅极连接，其MP₂的源极与MP₄的漏极及V_DD连接；第一PMOS管MP₁的源极与V_DD连接，漏极与第四电阻R₄及带隙基准源的输出端V_BG连接，其可以自动调节偏置电路的工作点，保证电路在正常状态下工作。从而实现了电源电压为5V的输入电压，并且保持带隙基准电压值恒定为1.23V。

在本实用新型的一个实施例中本发明所述的自偏置结构带隙基准源装置，包括五部分：分别是正温度系数电路模块、负温度系数电路模块、补偿电路模块、计算电路模块以及自偏置结构电路模块。所述的正温度系数电路模块产生与温度系数成正比的电压值，其输出端与计算电路模块的输入端相连；所述的负温度系数电路模块产生与温度系数成反比的电压值，其输出端也与计算电路模块的输入端相连； 所述的补偿电路模块与计算电路模块的输入端相连；所述的计算电路模块用于产生零温度系数的电压值，其输出端与自偏置结构电路模块的输入端连接并输出最终的基准电压值；所述的自偏置结构电路模块用于自动调节偏置电路的工作点，其输出端与负温度系数电路模块、正温度系数电路模块的输入端相连；所述的补偿电路模块与计算电路模块相连实现电路的环路稳定。

本实用新型的一个实施例中其运算放大器为共源共栅结构电路模块，具体结构如下：第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极与电源V_DD相连。

第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接第六PMOS管MP₆的栅极、第三电阻R₃的第一端。

第一NMOS管MN₁的源极与地相连，第一NMOS管的MN₁栅极连接第六PMOS管MP₆的漏极、第三NMOS管MN₃的漏极、第四NMOS管MN₄的栅极，第一NMOS管MN₁的漏极连接第二PMOS管MP₂的漏极、第二PMOS管MP₂的栅极、第一PMOS管MP₁的栅极，第二PMOS管MP₂的源极与电源V_DD相连，第四NMOS管MN₄的漏极与源极相连并接地。

第二NMOS管MN₂的源极与第三NMOS管MN₃的源极相连并接地，第二NMOS管MN₂的栅极连接第二NMOS管MN₂的漏极、第三NMOS管MN₃的栅极、第五PMOS管MP₅的漏极，第五PMOS管MP₅的源极连接第六 PMOS管MP₆的源极、第三PMOS管MP₃的漏极，第三PMOS管MP₃的源极连接第四PMOS管MP₄的漏极，第三PMOS管MP₃的栅极连接偏置电压V_BIAS1，第四PMOS管MP₄的源极与电源V_DD相连，第四PMOS管MP₄的栅极连接偏置电压V_BIAS2。

所述运算放大器电路模块由第二NMOS管NM2、第三NMOS管NM3、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6构成,第二NMOS管MN₂的源极与第三NMOS管MN₃的源极相连并接地，第二NMOS管MN₂的栅极连接第二NMOS管MN₂的漏极、第三NMOS管MN₃的栅极、第五PMOS管MP₅的漏极，第五PMOS管MP₅的源极连接第六PMOS管MP₆的源极、第三PMOS管MP₃的漏极，第三PMOS管MP₃的源极连接第四PMOS管MP₄的漏极，第三PMOS管MP₃的栅极连接偏置电压V_BIAS1，第四PMOS管MP₄的源极与电源V_DD相连，第四PMOS管MP₄的栅极连接偏置电压V_BIAS2。

所述负温度系数电路模块由第一晶体管Q₁构成，第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端，产生与温度系数成反比的电压值。第一晶体管Q₁基极与发射极电压V_BE1具有负温度系数，常温下约为

所述正温度系数电路模块由第一晶体管Q₁、第二晶体管Q₂和第一电阻R₁组成，所述第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接运算放大器的负向输入端、第三电阻R₃的第一端，其可以产生与温度系数成正比的电压值。这是因为第一晶体管Q₁和第二晶体管Q₂发射极和集电极的差值具有正温度系数，即其中n是第 一晶体管Q₁和第二晶体管Q₂的发射极面积之比，其中n为4。

所述计算电路模块由第一晶体管Q₁和第二电阻R₂、第三电阻R₃和第四电阻R₄组成，所述第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极与电源V_DD相连，它可以将正温度系数电压与负温度系数电压求和，从而产生零温度系数的电压值。

所述补偿电路模块由第四NMOS管MN₄组成，第四NMOS管MN₄的漏极与源极相连并接地，第四NMOS管MN₄的栅极与第一NMOS管的MN₁栅极、第三NMOS管的MN₃的漏极、第六PMOS管的MP₆漏极相连，它可以保证电路环路的稳定性。

自偏置结构电路模块由第一NMOS管MN₁、第一PMOS管MP₁和第二PMOS管MP₂组成，第一NMOS管MN₁的源极接地，漏极与MP₂的漏极连接再与MP₂的栅极并联与MP₁的栅极连接，其MP₂的源极与MP₄的漏极及V_DD连接；第一PMOS管MP₁的源极与V_DD连接，漏极与第四电阻R₄及带隙基准源的输出端V_BG连接，其可以自动调节偏置电路的工作点，保证电路在正常状态下工作。从而实现了电源电压为10V的输入电压，并且保持带隙基准电压值恒定为1.23V。

所述的自偏置结构带隙基准源装置的工作原理利用第一晶体管Q₁的基极与集电极相连产生的电压V_BE1的负温度系数和第一晶体管Q₁与第二晶体管Q₂差值△V_BE的正温度系数，产生一个具有零温度系数的基准电压V_BG。正温度系数电流I_PTAT是通过第一电阻R₁，第一晶体管Q₁和第二晶体管Q₂实现，具体表示为：

${\mathrm{\ΔV}}_{BE}=V_{BE1}-V_{BE2}=I_{PTAT}{R}_1=V_{T}ln\frac{{\mathrm{nI}}_{C2}{I}_{S1}}{I_{C1}{I}_{S2}}=V_T\ln n$

由此可知，产生的PTAT电流为：I_PTAT＝V_Tlnn/R₁，式中V_T＝kT/q，n是第一晶体管Q₁和第二晶体管Q₂的发射极面积之比。另外，第二电阻R₂和第三电阻R₃分别位于两条电流支路，作用是使第一晶体管Q₁和第二晶体管Q₂的集电极与发射极之间的电压V_CE相等，从而保证PTAT电流不受厄尔利电压的影响，确保基准电压获得较高精度和良好的温度特性。根据以上分析可得，带隙基准电压为：

$V_{BG}=V_{BE2}+\frac{V_T\ln n(R_2+R_4)}{R_1}$

自偏置结构中流过第一PMOS管MP₁的电流值是由上述的PTAT电流来确定的，该电流通过自偏置结构的自身偏置作用，获得与电源电压无关的基准电压，这就使得电源电压有很宽的输入范围。本发明所呈现的自偏置结构带隙基准源，在不增加电路复杂性的前提下，实现了电源电压为1.6V—10V的宽输入电压范围，并且保持带隙基准电压值恒定为1.23V，极大地提高了电路的稳定性能。

Claims (10)

1.一种自偏置结构带隙基准源装置，包括正温度系数电路模块、负温度系数电路模块、计算电路模块，自偏置结构电路模块以及补偿电路模块，其特征在于：正温度系数电路模块其输出端与计算电路模块的输入端相连；负温度系数电路模块其输出端与计算电路模块的另一个输入端相连；计算电路模块其输出端与自偏置结构电路模块的输入端连接；自偏置结构电路模块输出端与正温度系数电路模块与负温度系数电路模块的输入端连接；所述的补偿电路模块与计算电路模块相连。

2.根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于：所述自偏置结构带隙基准源装置还包括一个运算放大器电路模块。

3.根据权利要求2所述的自偏置结构带隙基准源装置，其特征在于：所述的自偏置结构带隙基准源装置结构是第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极与电源V_DD相连；第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接第六PMOS管MP₆的栅极、第三电阻R₃的第一端；第一NMOS管MN₁的源极与地相连，第一NMOS管的MN₁栅极连接第六PMOS管MP₆的漏极、第三NMOS管MN₃的漏极、第四NMOS管MN₄的栅极，第一NMOS管MN₁的漏极连接第二PMOS管MP₂的漏极、第二PMOS管MP₂的栅极、第一PMOS管MP₁的栅极，第二PMOS管MP₂的源极与电源V_DD相连，第四NMOS管MN₄的漏极与源极相连并接地；第二NMOS管MN₂的源极与第三NMOS管MN₃的源极相连并接地，第二NMOS管MN₂的栅极连接第二NMOS管MN₂的漏极、第三NMOS管MN₃的栅极、第五PMOS管MP₅的漏极，第五PMOS管MP₅的源极连接第六PMOS管MP₆的源极、第三PMOS管MP₃的漏极，第三PMOS管MP₃的源极连接第四PMOS管MP₄的漏极，第三PMOS管MP₃的栅极连接偏置电压V_BIAS1，第四PMOS管MP₄的源极与电源V_DD相连，第四PMOS管MP₄的栅极连接偏置电压V_BIAS2。

4.根据权利要求2所述的自偏置结构带隙基准源装置，其特征在于：所述运算放大器电路模块第二NMOS管MN₂的源极与第三NMOS管MN₃的源极相连并接地，第二NMOS管MN₂的栅极连接第二NMOS管MN₂的漏极、第三NMOS管MN₃的栅极、第五PMOS管MP₅的漏极，第五PMOS管MP₅的源极连接第六PMOS管MP₆的源极、第三PMOS管MP₃的漏极，第三PMOS管MP₃的源极连接第四PMOS管MP₄的漏极，第三PMOS管MP₃的栅极连接偏置电压V_BIAS1，第四PMOS管MP₄的源极与电源V_DD相连，第四PMOS管MP₄的栅极连接偏置电压V_BIAS2。

5.根据权利要求2所述的自偏置结构带隙基准源装置，其特征在于：所述运算放大器电路模块采用PMOS管差分双端输入，单端输出结构。

6.根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于：所述负温度系数电路模块由第一晶体管Q₁构成，第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端。

7.根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于：所述正温度系数电路模块由第一晶体管Q₁、第二晶体管Q₂和第一电阻R₁组成，所述第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接运算放大器的负向输入端、第三电阻R₃的第一端。

8.根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于：所述计算电路模块由第一晶体管Q₁和第二电阻R₂、第三电阻R₃和第四电阻R₄组成，所述第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极与电源V_DD相连。

9.根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于：所述自偏置结构电路模块由一个NMOS管、两个PMOS管组成，自偏置结构电路模块由第一NMOS管MN₁、第一PMOS管MP₁和第二PMOS管MP₂组成，第一NMOS管MN₁的源极接地，漏极与MP₂的漏极连接再与MP₂的栅极并联与MP₁的栅极连接，其MP₂的源极与MP₄的漏极及V_DD连接；第一PMOS管MP₁的源极与V_DD连接，漏极与第四电阻R₄及带隙基准源的输出端V_BG连接。

10.根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于：所述补偿电路模块由第四NMOS管MN₄组成，第四NMOS管MN₄的漏极与源极相连并接地，第四NMOS管MN₄的栅极与第一NMOS管的MN₁栅极、第三NMOS管的MN₃的漏极、第六PMOS管的MP₆漏极相连。