CN109917843A - 一种自偏置的恒流生成电路结构及恒流生成方法 - Google Patents

Abstract

本发明公开了一种自偏置的恒流生成电路结构及恒流生成方法，通过基于自偏置的内置反馈电路产生具有正温度系数的PTAT电流以及具有负温度系数的偏置电流，通过对PTAT电流及偏置电流求和，产生一个恒定的输出电流，实现了与外加电源电压、温度以及工艺参数等弱相关的恒流输出。本发明电路结构可以采用较少的器件、相对简单的电路结构实现自偏置的恒流功能，既适用于低压电源的工作环境的偏置，也适用于高压电源的应用场合的偏置，偏置精密度较高、且功耗低。

Description

一种自偏置的恒流生成电路结构及恒流生成方法

技术领域

本发明涉及电气技术领域，尤其涉及一种自偏置的恒流生成电路结构及恒流生成方法。

背景技术

在各种各样的电气系统中，恒定电流电路是一个不可缺少的模块。现有恒流电路实现方式是先生成恒定电压，再采用运放生成恒定输出电流。现有实现方式需要比较多的器件，一般应用在比较大规模的系统里。由于现有实现方式电路结构器件多，功耗大，在一些相对小规模的系统中，特别是在高压/低压电源共存的电路系统中会相对浪费资源。

参考图1，现有自偏置电路结构示意图。所述自偏置电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4，以上晶体管中第一-第二晶体管M1、M2采用PMOS晶体管、第三-第四晶体管M3、M4采用NMOS晶体管。所述第一晶体管M1的栅极电连接所述第二晶体管M2的栅极，其中栅极上形成一偏置电压vb；所述第一晶体管M1的源极接入电源电压VCC，其漏极作为所述自偏置电路的输出节点vs；所述第二晶体管M2的漏极与其栅极短接并电连接所述第三晶体管M3的漏极，其源极接入电源电压VCC；所述第一晶体管M1与所述第二晶体管M2共栅共源构成电流镜；所述第三晶体管M3与所述第四晶体管M4共栅共源构成电流镜；所述第三晶体管M3的漏极作为所述电流镜的输入端，而其源极接地；所述第四晶体管M4的漏极与其栅极短接并作为所述电流镜的输出端，而其源极接地。现有自偏置电路，结构简单，但是输出电流与电路的工艺参数、工作的系统温度、以及电压都有较强的相关性，不适用于精密的偏置电路。

因此，如何采用较少的器件、相对简单的电路结构实现自偏置的恒流功能，既适用于低压电源的工作环境的偏置，也适用于高压电源的应用场合的偏置，偏置精密度较高、且功耗低，成为恒流电路技术发展亟待解决的技术问题。

发明内容

本发明的目的在于，针对现有技术中存在的技术问题，提供一种自偏置的恒流生成电路结构及恒流生成方法，可以采用较少的器件、相对简单的电路结构实现自偏置的恒流功能，既适用于低压电源的工作环境的偏置，也适用于高压电源的应用场合的偏置，偏置精密度较高、且功耗低。

为实现上述目的，本发明提供了一种自偏置的恒流生成电路结构；所述恒流生成电路结构包括：PTAT电流生成单元、第一偏置电压生成单元、第二偏置电压生成单元以及恒流生成单元；所述PTAT电流生成单元，用于在所述恒流生成电路结构通过外部启动电路启动后，生成具有正温度系数的PTAT电流，并根据所述PTAT电流分别形成一镜像电流以及一反馈电流；所述第一偏置电压生成单元，用于接收所述反馈电流，通过镜像形成第一偏置电流并输出至所述PTAT电流生成单元以及所述第二偏置电压生成单元，从而生成第一偏置电压，其中，所述PTAT电流生成单元与所述第一偏置电压生成单元形成闭环反馈电路；所述第二偏置电压生成单元，用于获取所述第一偏置电流并生成第二偏置电压，所述第二偏置电压同时作为所述PTAT电流生成单元的偏置电压；所述恒流生成单元，用于获取所述第一偏置电压与所述第二偏置电压的差值，并生成具有负温度系数的第二偏置电流，以及用于接收所述镜像电流，并根据所述镜像电流以及所述第二偏置电流生成与温度无关的恒定电流并输出。

为实现上述目的，本发明还提供了一种恒流生成方法，所述方法采用本发明所述的恒流生成电路结构，所述方法包括如下步骤：(1)在所述恒流生成电路结构通过外部启动电路启动后，通过所述PTAT电流生成单元生成具有正温度系数的PTAT电流，并根据所述PTAT电流分别形成一镜像电流以及一反馈电流；(2)通过所述第一偏置电压生成单元接收所述反馈电流，通过镜像形成第一偏置电流并输出至所述PTAT电流生成单元以及所述第二偏置电压生成单元，从而生成第一偏置电压；(3)通过所述第二偏置电压接收所述第一偏置电流并生成第二偏置电压，所述第二偏置电压同时作为所述PTAT电流生成单元的偏置电压；(4)通过所述恒流生成单元获取所述第一偏置电压与所述第二偏置电压的差值，并生成具有负温度系数的第二偏置电流；(5)通过所述恒流生成单元接收所述镜像电流，并根据所述镜像电流以及所述第二偏置电流生成与温度无关的恒定电流并输出。

本发明的优点在于：本发明所提出的自偏置的恒流生成电路结构，实现了与外加电源电压、温度以及工艺参数等弱相关的恒流输出。本发明电路结构不仅适用于低压电源的工作环境的偏置，同时也适用于高压电源的应用场合的偏置，且偏置精密度较高。所生成的恒定电流既可以选择输出到外部电压源作为输出电压，也可以输出到本发明电路结构内部以生成现有的偏置电压。相对于现有的电路结构先生成恒定电压，再采用运放生成恒定输出电流的方式，本发明电路结构采用了更少的器件以及更低的功耗，且电路结构中的MOS管器件耐压性要求较低，优势明显。

附图说明

图1，现有自偏置电路结构示意图；

图2，本发明自偏置的恒流生成电路结构示意图；

图3，本发明自偏置的恒流生成电路结构第一实施例的电路原理图；

图4，本发明自偏置的恒流生成电路结构第二实施例的电路原理图。

具体实施方式

下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，本发明在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

请参考图2，本发明自偏置的恒流生成电路结构示意图。本发明自偏置的恒流生成电路结构，包括PTAT电流生成单元21、第一偏置电压生成单元22、第二偏置电压生成单元23以及恒流生成单元24。

所述PTAT电流生成单元21分别电连接所述第一偏置电压生成单元22以及所述恒流生成单元24，用于在所述恒流生成电路结构通过外部启动电路启动后，生成具有正温度系数的PTAT电流，并根据所述PTAT电流分别形成一镜像电流输出至所述恒流生成单元24，以及形成一反馈电流输出至所述第一偏置电压生成单元22。具体的，所述PTAT电流生成单元22包括第一三极管、第二三极管、第一电阻、第三晶体管、第四晶体管、第五晶体管及第六晶体管；所述第一三极管与所述第一电阻相配合生成正反馈电流，并输入至所述第三晶体管的输入端；所述第二三极管与所述第四晶体管相配合生成所述PTAT电流，通过所述第五晶体管镜像后形成负反馈电流，并输入至所述第三晶体管的输入端；所述第三晶体管对所述正反馈电流及所述负反馈电流进行求和，形成所述反馈电流并输出；所述第六晶体管对所述PTAT电流进行镜像，形成所述镜像电流并输出。PTAT(Proportional To AbsoluteTemperature，与绝对温度成正比)电流指的是输出电流大小与绝对温度(热力学温度)成正比例关系的电流，即输出电流大小I(单位:安培)和其所在环境温度T(单位:开尔文)的关系满足I＝AT(A为固定常量)。

所述第一偏置电压生成单元22分别电连接所述PTAT电流生成单元21、所述第二偏置电压生成单元23以及所述恒流生成单元24，用于接收所述反馈电流，通过镜像形成第一偏置电流并输出至所述PTAT电流生成单元21以及所述第二偏置电压生成单元23，从而生成第一偏置电压并输出至所述恒流生成单元24。即，所述PTAT电流生成单元21与所述第一偏置电压生成单元22形成闭环反馈电路。具体的，所述第一偏置电压生成单元21包括：第一晶体管以及第二晶体管；所述第二晶体管，用于接收所述反馈电流；所述第一晶体管为所述第二晶体管的镜像输出极，用于对所述反馈电流进行镜像，形成第一偏置电流并输出至所述PTAT电流生成单元21以及所述第二偏置电压生成单元23所构成的负载上，从而生成第一偏置电压。具体的，所述第一偏置电压用于启动所述恒流生成单元24。

所述第二偏置电压生成单元23分别电连接所述第一偏置电压生成单元21以及所述PTAT电流生成单元21，用于接收所述第一偏置电流并生成第二偏置电压，所述第二偏置电压同时作为所述PTAT电流生成单元的偏置电压。具体的，所述第二偏置电压生成单元23可以包括第三三极管以及第七晶体管；所述第三三极管接收所述第一偏置电流并生成所述第二偏置电压(第七晶体管的晶体管偏压)；所述第七晶体管作为所述第三三极管的负载，用于获取所述第一偏置电压(第七晶体管的晶体管偏压加第三三极管的三极管偏压)与所述第二偏置电压(第七晶体管的晶体管偏压)的差值，也即，所述差值为三极管偏压。所述第二偏置电压生成单元23可以包括第九晶体管、第三三极管以及第七晶体管；所述第九晶体管用于对所述反馈电流进行镜像，以形成所述第一偏置电流；所述第三三极管接收所述第一偏置电流生成所述第二偏置电压，并输出至所述PTAT电流生成单元21；所述第七晶体管作为所述第三三极管的负载，用于获取所述第一偏置电压与所述第二偏置电压的差值。

所述恒流生成单元24，用于获取所述第一偏置电压与所述第二偏置电压的差值，从而生成具有负温度系数的第二偏置电流，以及用于接收所述镜像电流，并根据所述镜像电流以及所述第二偏置电流生成与温度无关的恒定电流Iout并输出。具体的，所述恒流生成单元24包括第八晶体管以及第二电阻；所述第八晶体管与所述第二偏置电压生成单元23的所述第七晶体管为同型器件，从而可以复制其上的电压。所述第八晶体管接收所述第一偏置电压以导通，并获取所述第一偏置电压与所述第二偏置电压的差值，通过其源极将所述差值加载在所述第二电阻上形成第二偏置电流；所述第八晶体管的源极并接收所述镜像电流，并通过调整所述镜像电流与所述第二偏置电流的比例，对所述镜像电流以及所述第二偏置电流进行求和，生成与温度无关的恒定电流Iout并输出。

本发明所提出的自偏置的恒流生成电路结构，是一种基于自偏置的内置反馈电路结构。本发明电路结构巧妙的实现了与外加电源电压、温度以及工艺参数等弱相关的恒流输出。本发明电路结构不仅适用于低压电源的工作环境的偏置，同时也适用于高压电源的应用场合的偏置，且偏置精密度较高。所生成的恒定电流既可以选择输出到外部电压源作为输出电压，也可以输出到本发明电路结构内部以生成现有的偏置电压。相对于现有的电路结构先生成恒定电压，再采用运放生成恒定输出电流的方式，本发明电路结构采用了更少的器件以及更低的功耗，且电路结构中的MOS管器件耐压性要求较低，优势明显。

请参考图3，本发明自偏置的恒流生成电路结构第一实施例的电路原理图，图中电路连接线外的箭头用于示意环路的流向。在本实施例中，采用了8个绝缘栅型场效应管(MOS管)以及3个双极型三极管(BJT管)，构成基于自偏置的内置反馈电路结构，巧妙的实现了与外加电源电压、温度以及工艺参数等弱相关的恒流输出。

具体的，所述PTAT电流生成单元21包括第一三极管Q1、第二三极管Q2、第一电阻R1、第三晶体管M3、第四晶体管M4、第五晶体管M5及第六晶体管M6。在本实施例中，所述第一三极管Q1以及所述第二三极管Q2均为PNP型三极管，所述第三晶体管M3、第四晶体管M4、第五晶体管M5以及第六晶体管M6均为NMOS晶体管(也可以均为NPN型三极管)。

所述第一三极管Q1的基极电连接所述第二三极管Q2的基极，其发射极通过所述第一电阻R1电连接至所述第一偏置电压生成单元22的输出节点vs，其集电极分别电连接所述第三晶体管M3的栅极以及所述第五晶体管M5的漏极；所述第一三极管Q1与所述第一电阻R1相配合生成正反馈电流，并输入至所述第三晶体管M3的栅极。

所述第二三极管Q2的发射极电连接至所述第一偏置电压生成单元21的输出节点vs，其集电极电连接所述第四晶体管M4的漏极；所述第四晶体管M4的栅极与其漏极短接并分别电连接第五晶体管M5的栅极以及第六晶体管M6的栅极，其源极接地；所述第五晶体管M5的源极接地；所述第二三极管Q2与所述第四晶体管M4相配合生成所述PTAT电流，通过所述第五晶体管M5镜像后形成负反馈电流，并通过所述第五晶体管M5的漏极输入至所述第三晶体管M3的栅极。

所述第三晶体管M3的漏极电连接所述第一偏置电压生成单元22的输入节点vg，其源极接地；所述第三晶体管M3对所述正反馈电流及所述负反馈电流进行求和，形成所述反馈电流并输出至所述第一偏置电压生成单元22的输入节点vg。

所述第六晶体管M6的漏极接入所述恒流生成单元24，其源极接地；用于对所述PTAT电流进行镜像，形成所述镜像电流并输出至所述恒流生成单元24。

也即，本发明通过在现有自偏置电路的基础上加入三极管Q1、Q2，电阻R1，MOS管M5、M6，从而在自偏置电路内部形成PTAT电流，并通过MOS管M3求和正、负反馈电流输出反馈电流，通过MOS管M6镜像输出镜像电流。

具体的，构成第一偏置电压生成单元22的第一晶体管M1以及第二晶体管M2均采用PMOS晶体管；所述第一晶体管M1的栅极电连接所述第二晶体管M2的栅极，其源极接入电源电压VCC，其漏极作为所述第一偏置电压生成单元22的输出节点vs；所述第二晶体管M2的漏极与其栅极短接作为所述第一偏置电压生成单元22的输入节点vg并电连接所述PTAT电流生成单元21，其源极接入所述电源电压VCC；即所述第一晶体管M1与所述第二晶体管M2共栅共源构成电流镜。所述第二晶体管M2，用于通过所述输入节点vs接收所述反馈电流；所述第一晶体管M1为所述第二晶体管M2的镜像输出极，用于对所述反馈电流进行镜像，形成第一偏置电流并经所述输出节点vs输出至所述PTAT电流生成单元21以及所述第二偏置电压生成单元23构成的负载，从而生成第一偏置电压Vov(Vov＝Vgs+Vbe)，所述第一偏置电压Vov用于启动所述恒流生成单元24。

具体的，所述第二偏置电压生成单元23包括第三三极管Q3以及第七晶体管M7；所述第三三极管Q3为PNP型三极管，所述第七晶体管M7为NMOS晶体管。所述第三三极管Q3的基极与其集电极短接，并分别电连接至所述第七晶体管M7的漏极以及所述PTAT电流生成单元21(具体为电连接所述第二三极管Q2的基极)，其发射极电连接至所述第一偏置电压生成单元22的输出节点vs；所述第七晶体管M7的栅极与其漏极短接，其源极接地。所述第三三极管Q3接收所述第一偏置电流在所述第七晶体管M7的漏端生成第二偏置电压Vgs并输出至所述PTAT电流生成单元21。所述第七晶体管M7作为所述第三三极管Q3的负载，用以获取所述第一偏置电压Vov与所述第二偏置电压Vgs的差值，即Vov-Vgs＝(Vbe+Vgs)-Vgs＝Vbe，其中，Vbe即为第三三极管Q3基极与发射极之间的三极管偏压。也即，本发明通过在现有自偏置电路的基础上加入三极管Q3，MOS管M7，从而在MOS管M7上形成所述第一偏置电压与所述第二偏置电压的差值Vbe，这个差值Vbe被恒流生成单元24中的MOS管M8复制，并通过MOS管M8的源极将差值Vbe加载在连接至其源极的第二电阻R2上，从而获取第二偏置电流。

具体的，所述恒流生成单元24包括第八晶体管M8以及第二电阻R2；所述第八晶体管M8为NMOS晶体管。所述第八晶体管M8与所述第七晶体管M7为同型器件，从而可以复制所述第七晶体管M7上的电压，即复制差值Vbe到连接至其源极的第二电阻R2上。所述第八晶体管M8的栅极电连接至所述第一偏置电压生成单元22的输出节点vs，其漏极接入输出电压源，其源极通过所述第二电阻R2接地，同时电连接所述第六晶体管M6的漏极。所述第八晶体管M8的栅极通过所述输出节点vs接收所述第一偏置电压Vgs导通，从而复制所述第七晶体管M7上的第一偏置电压与第二偏置电压的差值Vbe，并通过其源极将差值Vbe加载在所述第二电阻R2上形成第二偏置电流I(R2)＝Vbe/R2，Vbe/R2是具有负的温度系数的电流。所述第八晶体管M8作为输出管，第六晶体管M6镜像输出的镜像电流与第二电阻R2上形成的第二偏置电流相加后，在其源极得到恒定的输出电流Iout。Iout＝I(M8)+I(R2)＝PTAT+Vbe/R2，其中PTAT是具有正温度系数的电流，Vbe/R2是具有负温度系数的电流，通过调整这两个电流分量的比例，输出电流Iout可以设计成与温度无关。从而实现了与外加电源电压、温度以及工艺参数等弱相关的恒流输出。

在本实施例中，8个MOS管除第一晶体管M1以及M2外，均采用NMOS晶体管，3个BJT管均采用PNP管。需要说明的是，MOS管也可以采用PMOS晶体管、双极性晶体管(NPN，PNP)、BICMOS等，BJT管也可以采用NPN管，相应的电路连接关系做相应调整，此处不再赘述。

本发明电路结构不仅适用于低压电源的工作环境的偏置，同时也适用于高压电源的应用场合的偏置，且偏置精密度较高。若电源电压VCC支持高电压，本发明电路结构中器件只有第一晶体管M1、第二晶体管M2的漏源需要耐高压，其它器件只需要是低压器件即可。当输出电压源Vout为高压电源，本发明电路结构中器件只有第八晶体管M8的漏极需要耐高压；当输出电压源Vout为低压电源，第八晶体管M8的漏极只需要耐低压。本发明电路结构采用了更少的器件以及更低的功耗，且电路结构中的MOS管器件耐压性要求较低，优势明显。

请参考图4，本发明自偏置的恒流生成电路结构第二实施例的电路原理图，图中电路连接线外的箭头用于示意环路的流向。与图3所示第一实施例的不同之处在于，在本实施例中，所述第二偏置电压生成单元23包括第三三极管Q3、第七晶体管M7以及第九晶体管M9；所述第九晶体管M9用于获取所述第一偏置电流，所述第三三极管Q3用于接收所述第一偏置电流生成所述第二偏置电压并输出至所述PTAT电流生成单元，所述第七晶体管M7，用于获取所述第一偏置电压与所述第二偏置电压的差值。

具体的，所述第三三极管Q3为PNP型三极管，所述第七晶体管M7为NMOS晶体管、所述第九晶体管M9为PMOS晶体管。所述第九晶体管M9的栅极电连接所述第一偏置电压生成单元22的所述第一晶体管M1的栅极，其源极接入所述电源电压VCC，其漏极电连接所述第三三极管Q3的发射极；所述第三三极管Q3的基极与其集电极短接，并分别电连接至所述第七晶体管M7的漏极以及所述PTAT电流生成单元21(具体为电连接所述第二三极管Q2的基极)；所述第七晶体管M7的栅极与其漏极短接，其源极接地。

基于同一发明构思，本发明还提供了一种恒流生成方法，所述方法采用本发明所述的恒流生成电路结构，所述方法包括如下步骤：1)在所述恒流生成电路结构通过外部启动电路启动后，通过所述PTAT电流生成单元生成具有正温度系数的PTAT电流，并根据所述PTAT电流分别形成一镜像电流以及一反馈电流；2)通过所述第一偏置电压生成单元接收所述反馈电流，通过镜像形成第一偏置电流并输出至所述PTAT电流生成单元以及所述第二偏置电压生成单元，从而生成第一偏置电压；3)通过所述第二偏置电压接收所述第一偏置电流并生成第二偏置电压，所述第二偏置电压同时作为所述PTAT电流生成单元的偏置电压；4)通过所述恒流生成单元获取所述第一偏置电压与所述第二偏置电压的差值，并生成具有负温度系数的第二偏置电流；5)通过所述恒流生成单元接收所述镜像电流，并根据所述镜像电流以及所述第二偏置电流生成与温度无关的恒定电流并输出。所述的恒流生成电路结构的电路连接方式及工作原理可参照图2-4及其对应说明，此处不再赘述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种自偏置的恒流生成电路结构，其特征在于，所述恒流生成电路结构包括：PTAT电流生成单元、第一偏置电压生成单元、第二偏置电压生成单元以及恒流生成单元；

所述PTAT电流生成单元，用于在所述恒流生成电路结构通过外部启动电路启动后，生成具有正温度系数的PTAT电流，并根据所述PTAT电流分别形成一镜像电流以及一反馈电流；

所述第一偏置电压生成单元，用于接收所述反馈电流，通过镜像形成第一偏置电流并输出至所述PTAT电流生成单元以及所述第二偏置电压生成单元，从而生成第一偏置电压，其中，所述PTAT电流生成单元与所述第一偏置电压生成单元形成闭环反馈电路；

所述第二偏置电压生成单元，用于获取所述第一偏置电流并生成第二偏置电压，所述第二偏置电压同时作为所述PTAT电流生成单元的偏置电压；

所述恒流生成单元，用于获取所述第一偏置电压与所述第二偏置电压的差值，并生成具有负温度系数的第二偏置电流，以及用于接收所述镜像电流，并根据所述镜像电流以及所述第二偏置电流生成与温度无关的恒定电流并输出。

2.如权利要求1所述的恒流生成电路结构，其特征在于，所述PTAT电流生成单元包括第一三极管、第二三极管、第一电阻、第三晶体管、第四晶体管、第五晶体管及第六晶体管；

所述第一三极管与所述第一电阻相配合生成正反馈电流，并输入至所述第三晶体管的输入端；

所述第二三极管与所述第四晶体管相配合生成所述PTAT电流，通过所述第五晶体管镜像后形成负反馈电流，并输入至所述第三晶体管的输入端；

所述第三晶体管对所述正反馈电流及所述负反馈电流进行求和，形成所述反馈电流并输出；

所述第六晶体管对所述PTAT电流进行镜像，形成所述镜像电流并输出。

3.如权利要求2所述的恒流生成电路结构，其特征在于，所述第一三极管以及所述第二三极管均为PNP型三极管，所述第三晶体管、第四晶体管、第五晶体管以及第六晶体管均为NMOS晶体管；

所述第一三极管的基极电连接所述第二三极管的基极，其发射极通过所述第一电阻电连接至所述第一偏置电压生成单元的输出节点，其集电极分别电连接所述第三晶体管的栅极以及所述第五晶体管的漏极；

所述第二三极管的发射极电连接至所述第一偏置电压生成单元的输出节点，其集电极电连接所述第四晶体管的漏极；

所述第三晶体管的漏极电连接所述第一偏置电压生成单元的输入节点，其源极接地；

所述第四晶体管的栅极与其漏极短接并分别电连接第五晶体管的栅极以及第六晶体管的栅极，其源极接地；

所述第五晶体管的源极接地；

所述第六晶体管的漏极接入所述恒流生成单元，其源极接地。

4.如权利要求1所述的恒流生成电路结构，其特征在于，所述第一偏置电压生成单元包括：第一晶体管以及第二晶体管；

所述第二晶体管，用于接收所述反馈电流；

所述第一晶体管为所述第二晶体管的镜像输出极，用于对所述反馈电流进行镜像，形成第一偏置电流并输出，从而生成所述第一偏置电压。

5.如权利要求4所述的恒流生成电路结构，其特征在于，所述第一晶体管、所述第二晶体管均为PMOS晶体管；

所述第一晶体管的栅极电连接所述第二晶体管的栅极，其源极接入电源电压，其漏极作为所述第一偏置电压生成单元的输出节点，所述第一偏置电流经所述输出节点输出从而形成所述第一偏置电压；

所述第二晶体管的漏极与其栅极短接作为所述第一偏置电压生成单元的输入节点，以电连接所述PTAT电流生成单元，其源极接入所述电源电压。

6.如权利要求1所述的恒流生成电路结构，其特征在于，所述第二偏置电压生成单元包括第三三极管以及第七晶体管；

所述第三三极管，用于接收所述第一偏置电流生成所述第二偏置电压并输出至所述PTAT电流生成单元；

所述第七晶体管，用于作为所述第三三极管的负载，以获取所述第一偏置电压与所述第二偏置电压的差值。

7.如权利要求6所述的恒流生成电路结构，其特征在于，所述第三三极管为PNP型三极管，所述第七晶体管采用NMOS晶体管；

所述第三三极管的基极与其集电极短接，并分别电连接至所述第七晶体管的漏极以及所述PTAT电流生成单元，其发射极电连接至所述第一偏置电压生成单元的输出节点；

所述第七晶体管的栅极与其漏极短接，其源极接地。

8.如权利要求5所述的恒流生成电路结构，其特征在于，所述第二偏置电压生成单元包括第三三极管、第七晶体管以及第九晶体管，所述第三三极管为PNP型三极管，所述第九晶体管采用PMOS晶体管、所述第七晶体管采用NMOS晶体管；

所述第九晶体管的栅极电连接所述第一晶体管的栅极，其源极接入所述电源电压，其漏极电连接所述第三三极管的发射极，用于获取所述第一偏置电流；

所述第三三极管的基极与其集电极短接，并分别电连接至所述第七晶体管的漏极以及所述PTAT电流生成单元，用于接收所述第一偏置电流生成所述第二偏置电压并输出至所述PTAT电流生成单元；

所述第七晶体管的栅极与其漏极短接，其源极接地，用于获取所述第一偏置电压与所述第二偏置电压的差值。

9.如权利要求7或8所述的恒流生成电路结构，其特征在于，所述恒流生成单元包括第八晶体管以及第二电阻，所述第八晶体管与所述第七晶体管为同型器件；

所述第八晶体管的栅极电连接至所述第一偏置电压生成单元的输出节点，其漏极接入输出电压源，其源极通过所述第二电阻接地，同时电连接所述PTAT电流生成单元以接收所述镜像电流；

所述第八晶体管接收所述第一偏置电压以导通，并获取所述第七晶体管上的所述第一偏置电压与所述第二偏置电压的差值，通过其源极将所述差值加载在所述第二电阻上形成第二偏置电流，并通过调整所述PTAT电流与所述第二偏置电流的比例，对所述镜像电流以及所述第二偏置电流进行求和，生成与温度无关的恒定电流并输出。

10.一种恒流生成方法，其特征在于，所述方法采用权利要求1-9任意一项所述的恒流生成电路结构，所述方法包括如下步骤：

(1)在所述恒流生成电路结构通过外部启动电路启动后，通过所述PTAT电流生成单元生成具有正温度系数的PTAT电流，并根据所述PTAT电流分别形成一镜像电流以及一反馈电流；

(2)通过所述第一偏置电压生成单元接收所述反馈电流，通过镜像形成第一偏置电流并输出至所述PTAT电流生成单元以及所述第二偏置电压生成单元，从而生成第一偏置电压；

(3)通过所述第二偏置电压接收所述第一偏置电流并生成第二偏置电压，所述第二偏置电压同时作为所述PTAT电流生成单元的偏置电压；

(4)通过所述恒流生成单元获取所述第一偏置电压与所述第二偏置电压的差值，并生成具有负温度系数的第二偏置电流；

(5)通过所述恒流生成单元接收所述镜像电流，并根据所述镜像电流以及所述第二偏置电流生成与温度无关的恒定电流并输出。