CN105607684A - 一种自偏置带隙基准源电路 - Google Patents

Abstract

本发明公开了一种自偏置带隙基准源电路，包括：电压检测电路，用于检测基准输出电压的变化并输出至运放；运放，将该电压变化予以放大后去驱动电流镜像单元，该运放具有自偏置结构，以使该运放在启动电路开启时能够产生偏置电流，从而使该运放开始工作；电流镜像单元，将放大后的电压变化反馈至该运放以使电压变化减小，并将稳定的电流送至输出电路；输出电路，用于产生稳定的基准电压，本发明使带隙基准源电路通过自偏置能够正常工作，同时能够输出稳定电压的电路，降低电路功耗。

Description

一种自偏置带隙基准源电路

技术领域

本发明涉及CMOS集成电路设计领域，特别是涉及一种可以通过启动电路开启后，通过自偏置能够正常稳定工作的自偏置带隙基准源电路。

背景技术

目前常见的带隙基准源电路是由运放单元，启动电路，电流镜像电路以及电流偏置电路等4部分组成。如图1所示即常见带隙基准源电路的结构图。

当启动电路(未示出)开启时，同时电流偏置电路101为运放102提供偏置电流使运放开始工作，使得运放两个输入端电压稳定即VBE，此时流过电阻R3的电流即为PTAT电流，从而产生镜像电流I3，由电阻R4来决定输出电压VREF。

由于此带隙基准源电路，包含了一个独立的产生偏置电流的电路单元(电流偏置电路101)，那么电路的整体功耗就会增加很多，同时芯片的面积也会加大。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种自偏置带隙基准源电路，其可以使带隙基准源电路通过自偏置能够正常工作，同时能够输出稳定电压的电路，降低电路功耗。

为达上述目的，本发明提出一种自偏置带隙基准源电路，包括：

电压检测电路，用于检测基准输出电压的变化并输出至运放；

运放，将该电压变化予以放大后去驱动电流镜像单元，该运放具有自偏置结构，以使该运放在启动电路开启时能够产生偏置电流，从而使该运放开始工作；

电流镜像单元，将放大后的电压变化反馈至该运放以使电压变化减小，并将稳定的电流送至输出电路；

输出电路，用于产生稳定的基准电压。

进一步地，所述运放由第一PMOS管、第二PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管组成的两级运放构成。

进一步地，该第一PMOS管、第二PMOS管源极接电源，该第一PMOS管、第二PMOS管栅极互连，并连接至该第二PMOS管漏极，该第一PMOS管漏极接该第五PMOS管与第六PMOS管源极，该第五PMOS管漏极接该第一NMOS管漏极，该第一NMOS管栅漏互连，并连接至该第二NMOS管栅极，该第六PMOS管漏极接第二NMOS管漏极与该第三NMOS管栅极，该第六PMOS管栅极与该第五PMOS管栅极接该电流镜像单元及电压差检测电路，该第二PMOS管漏极接该电流镜像单元，该第一NMOS管、第二NMOS管、第三NMOS管源极接地。

进一步地，该第二PMOS管与该第三NMOS管形成该自偏置结构，该第二PMOS管漏极与该第三NMOS管漏极相连。

进一步地，该电流镜像单元包括第三PMOS管、第四PMOS管以及第七PMOS管。

进一步地，该第三PMOS管、第四PMOS管及第七PMOS管源极接电源，该第三PMOS管与第七PMOS管漏极接电压差检测电路，该第三PMOS管、第七PMOS管以及第四PMOS管栅极接该第二PMOS管漏极，该第四PMOS管漏极接该输出电路。

进一步地，该电压检测电路包括第一三极管、第二三极管以及第一电阻、第二电阻、第三电阻。

进一步地，该第二电阻一端接该第一三极管的发射极，另一端接地，该第一三极管的发射极与该第五PMOS管栅极相连，形成第二节点，该第二三极管发射极连接该第一电阻的一端，该第一电阻的另一端与该第六PMOS管栅极相连，形成第一节点，同时通过该第三电阻接地，该第一三极管与该第二三极管的集电极与基极接地。

进一步地，该第一三极管与该第二三极管为PNP三极管。

进一步地，该输出电路包括第四电阻，该第四电阻一端接该第四PMOS管漏极，另一端接地。

与现有技术相比，本发明一种自偏置带隙基准源电路，提供了一种可以产生自偏置电流的带隙基准源电路，其使得运放在启动电路开启时能够自己产生偏置电流，从而使运放开始工作，当运放正常工作时使得电路工作环路能够正常工作，达到输出要求，从而省去运放偏置电流产生电路和为电路环路提供偏置的电路，不仅使电路面积减小，而且使功耗大大降低。

附图说明

图1为现有技术常见的带隙基准源电路的电路示意图；

图2为本发明一种自偏置带隙基准源电路的电路结构示意图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2为本发明一种自偏置带隙基准源电路的电路结构示意图。如图2所示，本发明一种自偏置带隙基准源电路，包括：运放10、电流镜像单元20、电压检测电路30、输出电路40。

其中，电压检测电路30，用于检测由于温度或电压变化产生的基准输出电压的变化并输出至运放10并进行放大；运放10，将该电压变化予以放大去驱动电流镜像单元20，该运放10具有自偏置结构，以使运放10在启动电路开启时能够产生偏置电流，从而使运放10开始工作；电流镜像单元20将放大后的电压变化反馈至运放10以使电压变化减小，并将稳定的电流送至输出电路40，由输出电路40产生稳定的基准电压VBGH。

具体地说，运放10由第一PMOS管PM1、第二PMOS管PM2、第五PMOS管PM5、第六PMOS管PM6、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3组成的两级运放构成，其用于将误差电压进行放大并反馈至电压检测电路30，电流镜像单元20由第三PMOS管PM3、第四PMOS管PM4、第七PMOS管PM7组成，第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4及第七PMOS管源极接电源，第一PMOS管PM1、第二PMOS管PM2栅极互连，并连接至第二PMOS管PM2漏极，第一PMOS管PM1漏极接第五PMOS管PM5与第六PMOS管PM6源极，第五PMOS管PM5漏极接第一NMOS管NM1漏极，第一NMOS管NM1栅漏互连，并连接至第二NMOS管NM2栅极，第六PMOS管PM6漏极接第二NMOS管NM2漏极与第三NMOS管NM3栅极，第六PMOS管栅极接该第七PMOS管PM7漏极及电压差检测电路30，该第五PMOS管PM5栅极接第三PMOS管PM3漏极及电压差检测电路30，第二PMOS管PM2和第三NMOS管NM3形成该自偏置结构，该第二PMOS管PM2漏极与该第三NMOS管NM3漏极相连，同时，该第二PMOS管PM2漏极(运放10输出端)还连接第三PMOS管PM3、第七PMOS管PM7以及第四PMOS管PM4栅极，第三PMOS管PM3与第七PMOS管PM7漏极接电压差检测电路30，第四PMOS管PM4漏极接输出电路40，第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3源极接地。

电压检测电路30由第一PNP三极管Q1、第二PNP三极管Q2以及第一电阻R1、第二电阻R2、第三电阻R3组成，用于检测由于温度或电压变化产生的基准输出电压的变化并输出至运放10并进行放大，输出电路40包括第四电阻R4，第二电阻R2一端接第一PNP三极管Q1的发射极，另一端接地，第一PNP三极管Q1的发射极与第五PMOS管PM5栅极相连，形成节点VB2，第二PNP三极管Q2发射极连接第一电阻R1的一端，第一电阻R1的另一端与第六PMOS管PM6栅极相连，形成节点VB1，同时通过第三电阻R3接地，第一PNP三极管Q1与第二PNP三极管Q2的集电极与基极接地，第四电阻R4一端接第四PMOS管PM4漏极，另一端接地，第四电阻R4决定了输出端输出电压即VBGH。

当启动电路开启时，运放10通过第二PMS管PM2与第三NMOS管NM3形成的自偏置环路开始自启工作，当运放稳定后，通过反馈使其输入电压相等，使得VB1＝VB2＝VBE1(第一PNP三极管Q1基极电流)，此时第三PMOS管PM3、第四PMOS管PM4、第七PMOS管PM7产生镜像比例电流，流过第一电阻R1的电流是PTAT电流，它加到了一个VBE1/R3的电流上，此时通过电流镜像，使得第三PMOS管PM3得到了最终的输出电流，第四电阻R4决定了输出电压VBGH。

以下将配合图2进一步说明本发明的工作原理：当某种原因使VB1高于VB2时，第六PMOS管PM6的栅极电压升高导致第六PMOS管PM6和第五PMOS管PM5源极电压升高，从而第五PMOS管PM5的源栅电压升高，第五PMOS管导通加剧，从而第五PMOS管PM5漏极电压升高，即第一NMOS管NM1漏栅极、第二NMOS管NM2栅极电压升高，从而第二NMOS管NM2导通加剧，其等效电阻减小，而VB1升高使得经第六PMOS管PM6流至第二NMOS管NM2的电流减小，两者均导致第二NMOS管NM2漏极电压即第三NMOS管NM3栅极电压减小，从而第三NMOS管NM3导通减弱，等效电阻变大，第三NMOS管NM3漏极电压升高，即第三PMOS管PM3、第四PMOS管PM4、第七PMOS管PM7的栅极电压升高，，从而使第三PMOS管PM3、第七PMOS管PM7导通减弱，第一电阻R1上的压降减小，VB1电压降低直至稳定使得VB1＝VB2＝VBE1，使得输出镜像管(第四PMOS管)PM4的电流I3稳定，其输出电压VBGH＝I3*R4随之稳定；当VB1<VB2，工作过程与上述过程类似，在此不予赘述。

可见，本发明之自偏置带隙基准源电路通过本身的自偏置功能使其能够正常准确的工作，省去了为运放提供单独偏置电流的电路和为电路本身提供偏置的电路，节省了功耗和面积成本。

综上所述，本发明一种自偏置带隙基准源电路，提供了一种可以产生自偏置电流的带隙基准源电路，其使得运放在启动电路开启时能够自己产生偏置电流，从而使运放开始工作，当运放正常工作时使得电路工作环路能够正常工作，达到输出要求，从而省去运放偏置电流产生电路和为电路环路提供偏置的电路，不仅使电路面积减小，而且使功耗大大降低。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种自偏置带隙基准源电路，包括：

电压检测电路，用于检测基准输出电压的变化并输出至运放；

运放，将该电压变化予以放大后去驱动电流镜像单元，该运放具有自偏置结构，以使该运放在启动电路开启时能够产生偏置电流，从而使该运放开始工作；

电流镜像单元，将放大后的电压变化反馈至该运放以使电压变化减小，并将稳定的电流送至输出电路；

输出电路，用于产生稳定的基准电压。

2.权利要求1所述的一种自偏置带隙基准源电路，其特征在于：所述运放由第一PMOS管、第二PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管组成的两级运放构成。

3.权利要求2所述的一种自偏置带隙基准源电路，其特征在于：该第一PMOS管、第二PMOS管源极接电源，该第一PMOS管、第二PMOS管栅极互连，并连接至该第二PMOS管漏极，该第一PMOS管漏极接该第五PMOS管与第六PMOS管源极，该第五PMOS管漏极接该第一NMOS管漏极，该第一NMOS管栅漏互连，并连接至该第二NMOS管栅极，该第六PMOS管漏极接第二NMOS管漏极与该第三NMOS管栅极，该第六PMOS管栅极与该第五PMOS管栅极接该电流镜像单元及电压差检测电路，该第二PMOS管漏极接该电流镜像单元，该第一NMOS管、第二NMOS管、第三NMOS管源极接地。

4.权利要求3所述的一种自偏置带隙基准源电路，其特征在于：该第二PMOS管与该第三NMOS管形成该自偏置结构，该第二PMOS管漏极与该第三NMOS管漏极相连。

5.权利要求4所述的一种自偏置带隙基准源电路，其特征在于：该电流镜像单元包括第三PMOS管、第四PMOS管以及第七PMOS管。

6.权利要求5所述的一种自偏置带隙基准源电路，其特征在于：该第三PMOS管、第四PMOS管及第七PMOS管源极接电源，该第三PMOS管与第七PMOS管漏极接电压差检测电路，该第三PMOS管、第七PMOS管以及第四PMOS管栅极接该第二PMOS管漏极，该第四PMOS管漏极接该输出电路。

7.权利要求6所述的一种自偏置带隙基准源电路，其特征在于：该电压检测电路包括第一三极管、第二三极管以及第一电阻、第二电阻、第三电阻。

8.权利要求7所述的一种自偏置带隙基准源电路，其特征在于：该第二电阻一端接该第一三极管的发射极，另一端接地，该第一三极管的发射极与该第五PMOS管栅极相连，形成第二节点，该第二三极管发射极连接该第一电阻的一端，该第一电阻的另一端与该第六PMOS管栅极相连，形成第一节点，同时通过该第三电阻接地，该第一三极管与该第二三极管的集电极与基极接地。

9.权利要求8所述的一种自偏置带隙基准源电路，其特征在于：该第一三极管与该第二三极管为PNP三极管。

10.权利要求8所述的一种自偏置带隙基准源电路，其特征在于：该输出电路包括第四电阻，该第四电阻一端接该第四PMOS管漏极，另一端接地。