CN105807829B - 电压基准产生电路 - Google Patents

Abstract

本发明涉及一种电压基准产生电路，包括分压电路和基准电压源电路，其中，所述分压电路包括依次串联连接在输入电压与地之间的第一、第二、第三电阻，所述第一和第二电阻之间形成的第一节点为所述电压基准产生电路的输出端，所述第二和第三电阻之间形成的第二节点连接所述基准电压源电路的输出电压。本发明的电压基准产生电路，能够输出高于带隙基准的基准电压，并且在高输入电压下仍能使用低耐压器件，从而降低系统复杂度，节省版图面积。

Description

电压基准产生电路

技术领域

本发明涉及一种电压基准产生电路。

背景技术

在高压电路中，其高于带隙基准(1.2V)的基准电压的产生，一般是先使用高压器件产生一个1.2V的带隙基准，然后再使用一由运算放大器和MOS管、电阻等器件组成LDO电路通过设置不同电阻的比例关系实现。

在高压领域使用传统的电压基准产生电路，不仅需要使用高压MOS管隔离输入电压，而且还需要加入LDO等电路产生需要的输出电压，加大了系统复杂度，同时也增加了版图面积。

因此，现有的电压基准电路已越来越不能满足用户的需要。

发明内容

为了克服上述现有技术存在的不足，本发明旨在提供一种电压基准产生电路，使其在高输入电压下仍能使用低耐压器件，并且能够输出高于带隙基准(1.2V)的基准电压。

本发明的电压基准产生电路，包括分压电路和基准电压源电路，其中，所述分压电路包括依次串联连接在输入电压与地之间的第一、第二、第三电阻，所述第一和第二电阻之间形成的第一节点为所述电压基准产生电路的输出端，所述第二和第三电阻之间形成的第二节点连接所述基准电压源电路的输出电压。

具体地，所述基准电压源电路包括并联连接的第一支路和第二支路，所述第一和第二支路的一端均连接到所述第一节点，另一端均通过第五电阻接地，其中，所述第一支路包括依次串联连接的第一PMOS管、第一NPN三极管、以及第四电阻，所述第二支路包括依次串联连接的第二PMOS管、以及第二NPN三极管，其中，所述第一PMOS管的栅极和漏极短接后与所述第二PMOS管的栅极相连接，所述第一和第二NPN三极管的基极相连接并形成为第三节点，所述第三节点的电压为所述基准电压源电路的输出电压。

进一步地，所述电压基准产生电路还包括第一和第二放大电路，其中，所述第一放大电路包括依次串联连接在所述第一节点和地之间的第三PMOS管和直流电流源，所述第三PMOS管的栅极连接到所述第二PMOS管与所述第二NPN三极管之间形成的第四节点；所述第二放大电路包括串联连接在所述第一节点和地之间的第一NMOS管，所述第一NMOS管的栅极连接到所述第三PMOS管与所述直流电流源之间形成的第五节点。

进一步地，所述电压基准产生电路还包括补偿电容，所述补偿电容连接在所述第四节点与所述第五节点之间。

本发明的电压基准产生电路，能够输出高于带隙基准的基准电压，并且在高输入电压下仍能使用低耐压器件，从而降低系统复杂度，节省版图面积。

附图说明

图1为本发明的电压基准产生电路的优选的实施方式的示意图。

具体实施方式

下面结合附图和具体实施方式对本发明的电压基准产生电路作进一步的详细描述，但不作为对本发明的限定。

参照图1，本发明的电压基准产生电路，包括分压电路100和基准电压源电路200。其中，分压电路100包括依次串联连接在输入电压VIN与地之间的第一、第二、第三电阻R1、R2、R3，第一和第二电阻R1、R2之间形成的第一节点A为该电压基准产生电路的输出端，其输出电压表示为VOUT，第二和第三电阻R2、R3之间形成的第二节点B连接基准电压源电路200的输出电压Vg。

具体地，基准电压源电路200包括并联连接的第一支路和第二支路，第一和第二支路的一端均连接到第一节点A，另一端均通过第五电阻R5接地，其中，第一支路包括依次串联连接的第一PMOS管M1、第一NPN三极管Q1、以及第四电阻R4，第二支路包括依次串联连接的第二PMOS管M2和第二NPN三极管Q2，其中，第一PMOS管M1的栅极和漏极短接后与第二PMOS管M2的栅极相连接，第一和第二NPN三极管Q1、Q2的基极相连接并形成为第三节点C，第三节点C的电压即为基准电压源电路200的输出电压Vg。

在基准电压源电路200中，第一PMOS管M1和第二PMOS管M2构成PMOS输入电流镜，使得流经第一NPN三极管Q1和第二NPN三极管Q2的集电极的电流相等，即构成以下关系：

Iptat1＝Iptat2 公式(1)

其中，第一NPN三极管Q1、第二NPN三极管Q2和第四电阻R4用以确定电流Iptat1和Iptat2的大小。

由于第一NPN三极管Q1的基极和第二NPN三极管Q2的基极短接，第二NPN三极管Q2的发射极与电阻R4的一端相连，因此，第一NPN三极管Q1的基极-发射极电压VBE1、第二NPN三极管Q2的基极-发射极电压VBE2和Iptat1的关系为：

Iptat1*R4+VBE1＝VBE2 公式(2)

因此，Iptat1和Iptat2可用上式表示为：

Iptat1＝Iptat2＝(VBE2-VBE1)/R4 公式(3)

因此，流经第五电阻R5的电流大小可表示为：

I5＝Iptat1+Iptat2＝2*(VBE2-VBE1)/R4 公式(4)

由上，第二和第三节点B、C处的电压，即基准电压源电路200的输出电压Vg可表示为：

Vg＝(2*(VBE2-VBE1)/R4)*R5+VBE2 公式(5)

根据分压电路100的结构可知，第一节点A的电压，即该电压基准产生电路的输出电压VOUT可表示为：

VOUT＝((R2+R3)/R3)*Vg 公式(6)

将公式(5)代入公式(6)，可以得到：

VOUT＝(1+R2/R3)*((2*(VBE2-VBE1)/R4)*R5+VBE2) 公式(7)

根据公式(7)可以看出，通过设定第二电阻R2和第三电阻R3的阻值比例，可以得到比带隙基准(1.2V)更高的基准电压VOUT。同时，基准电压VOUT的温度系数可以通过调节VBE1和VBE2以及R4、R5之间的关系来调节。

进一步地，本发明的电压基准产生电路还包括第一放大电路300和第二放大电路400。其中，第一放大电路300包括依次串联连接在第一节点A和地之间的第三PMOS管M3和直流电流源IDC，第三PMOS管M3的栅极连接到第二PMOS管M2与第二NPN三极管Q2之间形成的第四节点D。第二放大电路400包括串联连接在第一节点A和地之间的第一NMOS管M4，其栅极连接到第三PMOS管M3与直流电流源IDC之间形成的第五节点E。

其中的直流电流源IDC可以用MOS管实现，也可以用其他的方式实现。

第三PMOS管M3和直流电流源IDC构成PMOS共源放大器，即第一放大电路300；第一NMOS管M4构成NMOS共源放大电路，即第二放大电路400。第一放大电路300和第二放大电路400的作用是形成放大器负反馈回路以稳定Vg的输出。另外，第一NMOS管M4同时起到将第一电阻R1多余的电流泄放至地的作用。

进一步地，本发明的电压基准产生电路还包括补偿电容C1，补偿电容C1连接在第四节点D与第五节点E之间，用以补偿反馈回路，避免由于相位裕度不够造成的系统振荡。

本发明的电压基准产生电路中，输出基准电压VOUT已经属于低压范围，第一电阻R1的作用即为隔离高压和低压。同时第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第一NMOS管M4均可使用低压器件实现，不会有被高压击穿的风险。

以上具体实施方式仅为本发明的示例性实施方式，不能用于限定本发明，本发明的保护范围由权利要求书限定。本领域技术人员可以在本发明的实质和保护范围内，对本发明做出各种修改或等同替换，这些修改或等同替换也应视为落在本发明的保护范围内。

Claims (3)

1.一种电压基准产生电路，包括分压电路和基准电压源电路，其中，所述分压电路包括依次串联连接在输入电压与地之间的第一、第二、第三电阻，所述第一和第二电阻之间形成的第一节点为所述电压基准产生电路的输出端，所述第二和第三电阻之间形成的第二节点连接所述基准电压源电路的输出电压，高压的所述输入电压经由所述第一电阻而在所述第一节点变为低压的基准电压；

所述基准电压源电路包括并联连接的第一支路和第二支路，所述第一和第二支路的一端均连接到所述第一节点，另一端均通过第五电阻接地，其中，

所述第一支路包括依次串联连接的第一PMOS管、第一NPN三极管、以及第四电阻，所述第二支路包括依次串联连接的第二PMOS管、以及第二NPN三极管，其中，

所述第一PMOS管的栅极和漏极短接后与所述第二PMOS管的栅极相连接，所述第一和第二NPN三极管的基极相连接并形成为第三节点，所述第三节点的电压为所述基准电压源电路的输出电压。

2.根据权利要求1所述的电压基准产生电路，其特征在于，所述电压基准产生电路还包括第一和第二放大电路，其中，

所述第一放大电路包括依次串联连接在所述第一节点和地之间的第三PMOS管和直流电流源，所述第三PMOS管的栅极连接到所述第二PMOS管与所述第二NPN三极管之间形成的第四节点；

所述第二放大电路包括串联连接在所述第一节点和地之间的第一NMOS管，所述第一NMOS管的栅极连接到所述第三PMOS管与所述直流电流源之间形成的第五节点。

3.根据权利要求2所述的电压基准产生电路，其特征在于，所述电压基准产生电路还包括补偿电容，所述补偿电容连接在所述第四节点与所述第五节点之间。