CN108880254B - 一种应用于dc-dc变换器的预偏置电路 - Google Patents
一种应用于dc-dc变换器的预偏置电路 Download PDFInfo
- Publication number
- CN108880254B CN108880254B CN201810946455.0A CN201810946455A CN108880254B CN 108880254 B CN108880254 B CN 108880254B CN 201810946455 A CN201810946455 A CN 201810946455A CN 108880254 B CN108880254 B CN 108880254B
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos tube
- connects
- nmos tube
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 38
- 230000005611 electricity Effects 0.000 claims description 11
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims description 8
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
一种应用于DC‑DC变换器的预偏置电路，属于电子电路技术领域。本发明的预偏置电路在芯片上电时快速启动，由带隙基准模块建立基准电压，预偏置电路以该基准电压为基础建立预偏置电压为其他外围模块提供一个稳定的供电电源，在芯片上电时可以快速启动给其他外围模块供电；通过反馈环路增强了预偏置电路的稳定性；利用耐压开关管提高了预偏置电路的耐压能力，使得本发明的预偏置电路可以应用于较高输入电压范围的开关电源芯片；另外本发明还可以在芯片启动时提供一个预偏置电流以电流镜中栅压的方式给芯片其他模块提供偏置电流。本发明具有输入电压范围宽和稳定性高等特点。
Description
技术领域
本发明属于电源管理技术领域，涉及一种应用于DC-DC变换器的预偏置电路。
背景技术
近年来，随着电力电子及电子技术的迅猛发展，电源管理芯片在计算机、通信、电子电工仪器等领域应用更加广泛。开关电源中DC-DC变换器因转换效率高、输出电流大、静态电流小、输出负载范围宽等优点而被广泛应用。DC-DC变换器是将误差信号转换为占空比控制信号来驱动功率管的开启和关断，进而控制输入电压Vin对输出电容Cout充放电而工作的，常规同步Buck型变换器的电路结构如图1所示，电路将Buck型变换器的输出电压Vout的分压VFB采样到反馈控制环路，转换成逻辑信号后输送到驱动模块，控制开关管N1和N2的通断，进而控制输入电压Vin对电感L和输出电容Cout充电，则可以得到稳定的输出电压Vout。
Buck型变换器在刚上电时只有输入电压Vin为高电平，因此在启动时需要将输入电压Vin转换为一个预偏置电压来给电路中各模块供电，启动开关控制环路，同时电路对上电时序也有要求。常规的做法是将输入电压Vin转换为供电电压，但是由于电路中器件、工艺的限制，输入电压Vin不能过高，否则会使器件击穿烧毁电路。另外，常规的基准模块产生的电压通常为1.25V，而系统外围模块通常采用3.3V供电电压，这使得传统单电源系统已经无法满足现代电子设备的性能需求。因此在实际应用中，高性能的DC-DC变换器需要一个预偏置电路在电路启动时进行供电，同时在模块启动完成后能提供一个稳定的内部供电源，以避免DC-DC变换器在启动过程中由于节点电容充放电而引起的节点电压不稳定甚至振荡现象。
发明内容
针对上述DC-DC变换器在启动过程中电压不稳定和常规预偏置电路在输入电压和产生的供电电压等方面存在的问题，本发明提出了一种应用于DC-DC变换器的预偏置电路，通过内部的带隙基准模块产生基准电压，并在该基准电压的产生预偏置电压作DC-DC变换器启动时的供电电压，具有宽输入电压范围、高稳定性等特点，且启动完成后能够产生偏置电压为其他模块提供偏置。
本发明的技术方案为：
一种应用于DC-DC变换器的预偏置电路，包括耐压开关管、带隙基准模块、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10和第十一PMOS管MP11，
所述DC-DC变换器的输入电压Vin经过所述耐压开关管后连接第四NMOS管MN4的漏极，第四NMOS管MN4的源极连接所述预偏置电路的输出端；
所述带隙基准模块的电源端连接所述预偏置电路的输出端，用于产生基准电压Vref；
第七电容C7接在所述预偏置电路的输出端和地之间；
第七NMOS管MN7的栅漏短接并连接第四NMOS管MN4的栅极和第七PMOS管MP7的漏极，其源极连接第三PMOS管MP3的源极；
第三PMOS管MP3的栅极连接第一NMOS管MN1的源极和参考信号并通过第一电容C1后接地，其漏极连接第一NMOS管MN1的栅极和漏极以及第二NMOS管MN2的栅极和漏极并通过第二电容C2后连接第三NMOS管MN3的漏极；
所述参考信号为所述基准电压Vref的扰动经过放大后的信号；
第三NMOS管MN3的栅极连接控制电压V1，其源极连接第五NMOS管MN5的源极并接地，所述控制电压V1为所述基准电压Vref的分压信号；
第六PMOS管MP6的源极连接第四NMOS管MN4、第四PMOS管MP4和第五PMOS管MP5的源极并连接所述预偏置电路的输出端，其漏极连接第二NMOS管MN2的源极并通过第五电阻R5后连接第三NMOS管MN3的漏极，其栅极连接第四PMOS管MP4和第五PMOS管MP5的栅极以及第五PMOSMP5的漏极并输出偏置电压Vbias；
第八PMOS管MP8的栅漏短接并连接第七PMOS管MP7和第九PMOS管MP9的栅极并通过第八电阻R8后连接第六NMOS管MN6的漏极，其源极连接第七PMOS管MP7、第九PMOS管MP9和第十一PMOS管MP11的源极并连接第四NMOS管MN4的漏极；
第十PMOS管MP10的栅极连接第十一PMOS管MP11的栅极和漏极并通过第十二电阻R12后连接所述预偏置电路的输出端，其源极通过第六电阻R6后连接第四NMOS管MN4的漏极，其漏极连接第九PMOS管MP9的漏极并通过第九电阻R9后连接第五NMOS管MN5和第四PMOS管MP4的漏极以及第六NMOS管MN6的栅极；
第五NMOS管MN5的栅极连接第六NMOS管MN6的源极并通过第七电阻R7后接地，其漏极通过第三电容C3后接地；
第六电容C6接在第五PMOS管MP5的漏极和地之间；
第十三电阻R13一端连接第五PMOS管MP5的漏极，另一端通过第五电容C5后接地；
第十电阻R10和第十一电阻R11串联并接在第五PMOS管MP5的漏极和地之间，其串联点连接所述基准电压Vref并通过第四电容C4后接地。
具体的，所述带隙基准模块包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一PMOS管MP1、第二PMOS管MP2、第一NPN三极管Q1和第二NPN三极管Q2，
第一PMOS管MP1的栅漏短接并连接第二PMOS管MP2的栅极和第一NPN三极管Q1的集电极，其源极通过第一电阻R1后连接所述预偏置电路的输出端；
第二PMOS管MP2的源极通过第二电阻R2后连接所述预偏置电路的输出端，其漏极连接第二NPN三极管Q2的集电极并输出所述参考信号；
第一NPN三极管Q1的基级连接第二NPN三极管Q2的基级并输出所述基准电压Vref，其发射极通过第三电阻R3和第四电阻R4的串联结构后接地，第三电阻R3和第四电阻R4的串联点连接第二NPN三极管Q2的发射极。
具体的，所述耐压开关管为结型场效应管，结型场效应管的栅极接地，其漏极连接所述DC-DC变换器的输入电压Vin，其源极连接第四NMOS管MN4的漏极。
本发明的有益效果为：本发明具有输入电压范围宽、稳定性高等特点，且启动完成后能够产生偏置电压为其他模块提供偏置。
附图说明
图1为常规同步Buck型变换器的电路结构图。
图2为本发明提出的一种适用于DC-DC变换器的预偏置电路的等效架构图。
图3为本发明提出的一种适用于DC-DC变换器的预偏置电路在的具体电路图。
图4为本发明在上电启动时各关键节点的瞬态波形图。
图5为本发明的环路波特图。
具体实施方式
下面结合附图和具体实施例详细描述本发明的技术方案。
如图2所示是本发明提出的适用于DC-DC变换器的预偏置电路的等效架构图，Vin为DC-DC变换器的输入电压，输入电压Vin直接通过一个耐压开关管后连接第四NMOS管MN4的漏极，其中耐压开关管的作用是承受高压，提高DC-DC变换器输入电压Vin的上限。本实施例中耐压开关管选择结型场效应管JFET，结型场效应管JFET有利于滤除输入电压Vin扰动，提高基准稳定性；如图2和图3所示，结型场效应管JFET的栅极接地，其漏极连接DC-DC变换器的输入电压Vin，其源极连接第四NMOS管MN4的漏极。一些实施例中耐压开关管还可以为高压LDMOS管。
本发明提出的适用于DC-DC变换器的预偏置电路主要由带隙基准模块和反馈环路组成，带隙基准模块在DC-DC变换器上电时建立基准电压Vref，如图3所示给出了带隙基准模块的一种电路实现形式，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一PMOS管MP1、第二PMOS管MP2、第一NPN三极管Q1和第二NPN三极管Q2，第一PMOS管MP1的栅漏短接并连接第二PMOS管MP2的栅极和第一NPN三极管Q1的集电极，其源极通过第一电阻R1后连接预偏置电路的输出端；第二PMOS管MP2的源极通过第二电阻R2后连接预偏置电路的输出端，其漏极连接第二NPN三极管Q2的集电极并输出参考信号；第一NPN三极管Q1的基级连接第二NPN三极管Q2的基级并输出基准电压Vref，其发射极通过第三电阻R3和第四电阻R4的串联结构后接地，第三电阻R3和第四电阻R4的串联点连接第二NPN三极管Q2的发射极。
带隙基准模块在上电后可以作为一个误差放大器，本实施例中误差放大器的输入端为基准电压Vref，输出端产生基准电压Vref的扰动经过放大后的信号作为参考信号，参考信号经过第三PMOS管MP3和第七NMOS管MN7升压后加到第四NMOS管MN4的栅极，降低一个第四NMOS管MN4的栅源电压VGS之后形成预偏置电压Vpre_vcc作为本发明的预偏置电路的输出信号，该电压再经过栅漏短接的第五PMOS管MP5降低一个第五PMOS管MP5的栅源电压VGS到第五PMOS管MP5的漏极，在第十电阻R10和第十一电阻R11的分压网络上分压后反馈回到基准电压Vref，形成稳定的负反馈环路用于稳定基准电压Vref。此时流过第五PMOS管MP5的电流为一个恒定的基准电流，在第五PMOS管MP5的栅极以栅压的形式产生偏置电压Vbias输出到其他模块用于提供作偏置。当带隙基准模块产生的基准电压Vref高于基准电压的设定值(本实施例中为1.25V)时，参考信号的电压随之降低，通过反馈环路的反馈作用，使基准电压Vref降低至回到设定值1.25V；当带隙基准模块产生的基准电压Vref低于基准电压的设定值(本实施例中为1.25V)时，参考信号的电压随之升高，通过反馈环路的反馈作用，使基准电压Vref升高至回到设定值1.25V。所以本发明提出的预偏置电路能够产生一个基准电压Vref、一个预偏置电压Vpre_vcc以及一个偏置电压Vbias。
下面结合附图并以图3所示的带隙基准模块为例详细描述本发明的工作过程和原理。
带隙基准模块中，第一PMOS管MP1和第二PMOS管MP2为宽长比为1:1的电流镜，以第一NPN三极管Q1和第二NPN三极管Q2的发射结面积之比为16：1为例，由于电流镜的作用，流经第一NPN三极管Q1的电流I1和流经第二NPN三极管Q2的电流I2相等，电流大小为：
其中VBE1和VBE2分别是第一NPN三极管Q1和第二NPN三极管Q2的基级-发射极电压，根据三极管基级-发射极电压VBE与发射极电流之间的等式关系，求得ΔVBE等于：
其中热电压VT＝kT/q，其中k为波耳兹曼常数，q为电子电荷，T为温度，J1和J2分别为第一NPN三极管Q1和第二NPN三极管Q2的发射极电流密度，第一NPN三极管Q1和第二NPN三极管Q2的发射结反向电流密度均为J0。
从上述等式可以看出ΔVBE与温度T成正相关，表现为正温度系数。
此时，节点X即第一NPN三极管的基级处电压为：
其中I1和I2分别是第一NPN三极管Q1和第二NPN三极管Q2的发射极电流，由于第二NPN三极管Q2的基级-发射极电压VBE2为负温度系数，温度系数约为-1.5mV/°K，VT为正温度系数，温度系数约为+0.087mV/°K，要得到一个温度系数为0的电压VX，则需要满足：
同时由于I1＝I2，I1＝J1×A1，I2＝J2×A2，A1和A2分别为第一NPN三极管Q1和第二NPN三极管Q2的发射结面积，因此只要满足：
就可以得到一个与温度无关的带隙基准电压VX，因此本实施例中取A1：A2＝16：1，R4：R3＝3：1，便可以得到近似零温系数的带隙基准电压VX，即基准电压Vref，基准电压值约为1.25V。
本实施例的上电时序过程如下：输入电压Vin上电时，经过结型场效应管JFET抗压后为电路供电，首先打开的是第十PMOS管MP10和第十一PMOS管MP11，流过第十PMOS管MP11和第十二电阻R12的电流给第七电容C7充电，节点Y即预偏置电路的输出端上的电压即预偏置电压Vpre_vcc慢慢升高；同时，流经第十PMOS管MP10和第六电阻R6的电流再流过第九电阻R9，给第三电容C3充电，当第三电容C3的电压也就是节点C的电压升高到第六NMOS管MN6的阈值电压时将会使第六NMOS管MN6打开。此时第六NMOS管MN6的漏极电压为高，第六NMOS管MN6的漏源会有电流，该电流在第七电阻R7上产生的压降会把第五NMOS管MN5打开。此时第六NMOS管MN6与第五NMOS管MN5均为导通状态，因此第八PMOS管MP8和第九PMOS管MP9也导通，并产生流经第八PMOS管MP8和第九PMOS管MP9的电流I5和I6。第七PMOS管MP7与第八PMOS管MP8、第九PMOS管MP9构成电流镜，当第八PMOS管MP8和第九PMOS管MP9上产生了电流之后会使第七PMOS管MP7导通，进而使第四NMOS管MN4导通，用于形成负反馈环路；第七NMOS管MN7导通将其源极电位拉高，使得第三PMOS管MP3源极电压为高，打开第三PMOS管MP3管。此时将在第七PMOS管MP7、第七NMOS管MN7和第三PMOS管MP3构成的通路上形成电流给第二电容C2充电，节点Z即第二电容C2上极板电压上升打开第一NMOS管MN1和第二NMOS管MN2。
此处第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3管构成启动电流切换结构，第三NMOS管MN3的栅压为控制电压V1，控制电压V1为基准电压Vref的分压信号，在上电完成之前基准电压Vref为0，因此控制电压V1也为0，第三NMOS管MN3关断。此时第四PMOS管MP4已经导通并产生电流，因此第六PMOS管MP6也导通，但是由于没有电流通路，第六PMOS管MP6上并不会产生电流，第六PMOS管MP6的漏极电压也就是节点B的电压会被拉到高电平，而节点A处信号即参考信号的电位为低，因此此时第三PMOS管MP3上的电流I3几乎都从第一NMOS管MN1流走，给节点A充电，从而打破了带隙基准的零平衡态，基准得以建立，基准电压Vref上升直至1.25V，由于控制电压V1为基准电压Vref的电阻分压，当基准电压Vref上升时控制电压V1也随之上升，当控制电压V1超过第三NMOS管MN3的阈值电压时使第三NMOS管MN3导通，将节点B即第二NMOS管MN2源极的电位拉低。此时节点A电位为高，节点B电位为低，因此I3几乎都从第二NMOS管MN2管流走，第一NMOS管MN1的漏源电流可以忽略不计，实现了启动过程的上电电流切换功能。
第五NMOS管MN5、第六NMOS管MN6和第七电阻R7构成一个电流自偏置结构，忽略沟道长度调制效应，第八PMOS管MP8与第九PMOS管MP9为电流镜结构，镜像比为K1，则流过第八PMOS管MP8的电流为流过第九PMOS管MP9电流(I5)的K1倍。同时第四PMOS管MP4与第五PMOS管MP5也为电流镜结构，镜像比为K2，则流过第四PMOS管MP4的电流大小为K2·I4，该电流与第九PMOS管MP9的电流相加形成MN5的电流I5，则I5满足：
I6＝K1·(I5-K2·I4)
其中W5、L5分别为第五NMOS管MN5的沟道宽度和长度，μn为电子迁移率，VTh5为第五NMOS管MN5的阈值电压。联立以上两个方程消去I6便可以确定I5和I6的大小。该自偏置结构用于给第七PMOS管MP7在上电时提供栅压，上电完成后又避免了I3电流不可控，防止静态功耗过大。
上电过程中各主要节点的时域波形图如图4所示，VC为节点C的电压，VZ为节点Z的电压，VA为节点A的电压，在图中用实线表示，VB为节点B的电压，图中用虚线表示，Vref为基准电压即节点X电压，Vpre_vcc为预偏置电压，即节点Y电压。如图所示上电时首先充电的是节点C和Y，预偏置电流建立后节点Z开始充电抬升，打开第一NMOS管MN1给节点A充电，此时基准电压Vref开始上升，节点B由于第六PMOS管MP6开启为高电平。当基准电压Vref升高到能使第三NMOS管MN3导通，将节点B电位拉低，如图4中启动电流切换的虚线框部分，节点A不再充电，各节点电压由反馈环路调整直至基准电压Vref稳定到1.25V。
启动完成后，带隙基准模块可以看作一个运算放大器，节点X为输入端，节点A为输出端，负反馈环路为：从节点A＝>第三PMOS管MP3的栅极＝>第三PMOS管MP3源极＝>第七NMOS管MN7的源极＝>第七NMOS管MN7的栅极＝>第四NMOS管MN4的栅极＝>第四NMOS管MN4源极＝>第六PMOS管MP6源极＝>第五PMOS管MP5的源极＝>第五PMOS管栅极＝>第十电阻R10和第十一电阻R11分压＝>节点X。当节点X电压升高时，带隙基准模块作为误差放大器，输出端A点降低，第三PMOS管MP3的源级电位降低，第七NMOS管MN7的栅极电位也随之降低，使得预偏置电压Vpre_vcc也降低。节点X电压为预偏置电压Vpre_vcc减去第五PMOS管MP5的栅源电压VGS后再由第十电阻R10和第十一电阻R11分压，因此当预偏置电压Vpre_vcc降低时节点X电压也降低，反之当预偏置电压Vpre_vcc升高时节点X电压也升高，因此反馈调整环路能够使节点X电位稳定。环路中第十三电阻R13、第四电容C4、第五电容C5和第六电容C6为补偿网络，用于改善负反馈环路稳定性，补偿零极点的位置由D节点等效阻抗以及第十三电阻R13、第四电容C4、第五电容C5和第六电容C6的值决定，环路波特图如图5所示，虚线表示带隙基准模块的频率特性，包含一个由第一电容C1带来的主极点；点划线为反馈环路的幅频曲线，补偿网络引入了两个极点一个零点，其中一个极点位于较高频位置，由于其包含分压网络，因此增益小于0dB；实线为整个环路的环路增益，在波特图中表示为基准幅频曲线和反馈环路幅频曲线之和。预偏置电压Vpre_vcc的电压值由第十电阻R10、第十一电阻R11和第五PMOS管MP5的栅压决定，其大小等于：
本发明的预偏置电路采用电流镜的方式提供偏置电流，基准电压Vref在第十电阻R10上产生恒定大小的电流，其电流I4的大小为Vref/R10，该电流即为偏置电流，第五PMOS管MP5的源极电压为预偏置电压Vpre_vcc，流过第五PMOS管MP5的偏置电流以第五PMOS管MP5的栅压的形式产生偏置电压Vbias输出到外部由预偏置电路Vpre_vcc供电的PMOS电流镜的栅极，即可根据PMOS电流镜中PMOS的尺寸按比例镜像该偏置电流。
综上所述，本实施例中预偏置电路在芯片上电时快速启动，由带隙基准模块建立一个1.25V的基准电压，预偏置电路以该基准电压为基础建立一个3.3V的预偏置电压为其他外围模块提供一个稳定的供电电源，在芯片上电时可以快速启动给其他外围模块供电；通过反馈环路增强了预偏置电路的稳定性；利用采用结型场效应晶体管提高了预偏置电路的耐压能力，使得本实施例的预偏置电路可以应用于较高输入电压范围的开关电源芯片；另外本发明还可以在芯片启动时提供一个预偏置电流以电流镜中栅压的方式给芯片其他模块提供偏置电流。
以上实例仅用于说明本发明的技术方案，本领域的普通技术人员应当理解，可以对本发明做出修改和变形组合，但在不脱离本方案的精神的范围内，均应涵盖在本发明的权利保护范围之内。
Claims (3)
1.一种应用于DC-DC变换器的预偏置电路，其特征在于，包括耐压开关管、带隙基准模块、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)、第六电容(C6)、第七电容(C7)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第十二电阻(R12)、第十三电阻(R13)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)、第十PMOS管(MP10)和第十一PMOS管(MP11)，
所述DC-DC变换器的输入电压(Vin)经过所述耐压开关管后连接第四NMOS管(MN4)的漏极，第四NMOS管(MN4)的源极连接所述预偏置电路的输出端；
所述带隙基准模块的电源端连接所述预偏置电路的输出端，用于产生基准电压(Vref)；
第七电容(C7)接在所述预偏置电路的输出端和地之间；
第七NMOS管(MN7)的栅漏短接并连接第四NMOS管(MN4)的栅极和第七PMOS管(MP7)的漏极，其源极连接第三PMOS管(MP3)的源极；
第三PMOS管(MP3)的栅极连接第一NMOS管(MN1)的源极和参考信号并通过第一电容(C1)后接地，其漏极连接第一NMOS管(MN1)的栅极和漏极以及第二NMOS管(MN2)的栅极和漏极并通过第二电容(C2)后连接第三NMOS管(MN3)的漏极；
所述参考信号为所述基准电压(Vref)的扰动经过放大后的信号；
第三NMOS管(MN3)的栅极连接控制电压(V1)，其源极连接第五NMOS管(MN5)的源极并接地，所述控制电压(V1)为所述基准电压(Vref)的分压信号；
第六PMOS管(MP6)的源极连接第四NMOS管(MN4)、第四PMOS管(MP4)和第五PMOS管(MP5)的源极并连接所述预偏置电路的输出端，其漏极连接第二NMOS管(MN2)的源极并通过第五电阻(R5)后连接第三NMOS管(MN3)的漏极，其栅极连接第四PMOS管(MP4)和第五PMOS管(MP5)的栅极以及第五PMOS(MP5)的漏极并输出偏置电压(Vbias)；
第八PMOS管(MP8)的栅漏短接并连接第七PMOS管(MP7)和第九PMOS管(MP9)的栅极并通过第八电阻(R8)后连接第六NMOS管(MN6)的漏极，其源极连接第七PMOS管(MP7)、第九PMOS管(MP9)和第十一PMOS管(MP11)的源极并连接第四NMOS管(MN4)的漏极；
第十PMOS管(MP10)的栅极连接第十一PMOS管(MP11)的栅极和漏极并通过第十二电阻(R12)后连接所述预偏置电路的输出端，其源极通过第六电阻(R6)后连接第四NMOS管(MN4)的漏极，其漏极连接第九PMOS管(MP9)的漏极并通过第九电阻(R9)后连接第五NMOS管(MN5)和第四PMOS管(MP4)的漏极以及第六NMOS管(MN6)的栅极；
第五NMOS管(MN5)的栅极连接第六NMOS管(MN6)的源极并通过第七电阻(R7)后接地，其漏极通过第三电容(C3)后接地；
第六电容(C6)接在第五PMOS管(MP5)的漏极和地之间；
第十三电阻(R13)一端连接第五PMOS管(MP5)的漏极，另一端通过第五电容(C5)后接地；
第十电阻(R10)和第十一电阻(R11)串联并接在第五PMOS管(MP5)的漏极和地之间，其串联点连接所述基准电压(Vref)并通过第四电容(C4)后接地。
2.根据权利要求1所述的应用于DC-DC变换器的预偏置电路，其特征在于，所述带隙基准模块包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一PMOS管(MP1)、第二PMOS管(MP2)、第一NPN三极管(Q1)和第二NPN三极管(Q2)，
第一PMOS管(MP1)的栅漏短接并连接第二PMOS管(MP2)的栅极和第一NPN三极管(Q1)的集电极，其源极通过第一电阻(R1)后连接所述预偏置电路的输出端；
第二PMOS管(MP2)的源极通过第二电阻(R2)后连接所述预偏置电路的输出端，其漏极连接第二NPN三极管(Q2)的集电极并输出所述参考信号；
第一NPN三极管(Q1)的基级连接第二NPN三极管(Q2)的基级并输出所述基准电压(Vref)，其发射极通过第三电阻(R3)和第四电阻(R4)的串联结构后接地，第三电阻(R3)和第四电阻(R4)的串联点连接第二NPN三极管(Q2)的发射极。
3.根据权利要求1或2所述的应用于DC-DC变换器的预偏置电路，其特征在于，所述耐压开关管为结型场效应管，结型场效应管的栅极接地，其漏极连接所述DC-DC变换器的输入电压(Vin)，其源极连接第四NMOS管(MN4)的漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810946455.0A CN108880254B (zh) | 2018-08-20 | 2018-08-20 | 一种应用于dc-dc变换器的预偏置电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810946455.0A CN108880254B (zh) | 2018-08-20 | 2018-08-20 | 一种应用于dc-dc变换器的预偏置电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108880254A CN108880254A (zh) | 2018-11-23 |
| CN108880254B true CN108880254B (zh) | 2019-08-30 |
Family
ID=64321104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810946455.0A Expired - Fee Related CN108880254B (zh) | 2018-08-20 | 2018-08-20 | 一种应用于dc-dc变换器的预偏置电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108880254B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109460108B (zh) * | 2018-12-26 | 2020-05-22 | 中国科学院微电子研究所 | 用于带隙基准的宽范围稳压电路 |
| CN112072898B (zh) * | 2020-11-11 | 2021-02-02 | 上海芯龙半导体技术股份有限公司南京分公司 | 一种nmos功率管栅极箝位驱动模块、驱动电路和开关电源 |
| CN113157042B (zh) * | 2021-05-19 | 2022-12-02 | 西安电子科技大学 | 一种带偏置级优先干预的快速启动稳压电路 |
| CN113595515B (zh) * | 2021-09-29 | 2022-01-04 | 杭州中科微电子有限公司 | 一种应用于射频放大器的高线性偏置电路 |
| CN114637358A (zh) * | 2022-03-23 | 2022-06-17 | 上海艾为电子技术股份有限公司 | 一种供电电路及电子设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034586B2 (en) * | 2004-03-05 | 2006-04-25 | Intersil Americas Inc. | Startup circuit for converter with pre-biased load |
| US8154334B2 (en) * | 2009-07-21 | 2012-04-10 | Intersil America Inc. | System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage |
| US9018923B2 (en) * | 2011-12-05 | 2015-04-28 | Texas Instruments Incorporated | Dynamic bias soft start control apparatus and methods |
| CN103618456B (zh) * | 2013-10-18 | 2016-04-13 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种boost型dc-dc转换器的电源切换电路 |
| CN207184865U (zh) * | 2017-06-26 | 2018-04-03 | 深圳市晟碟半导体有限公司 | 一种led驱动装置及其模拟调光电路 |
| CN107294369B (zh) * | 2017-07-12 | 2019-03-29 | 电子科技大学 | 一种应用于升压变换器的恒流启动电路 |
| CN107831819B (zh) * | 2017-09-20 | 2020-12-11 | 矽力杰半导体技术(杭州)有限公司 | 一种基准电压源以及包括其的基准电流源 |
-
2018
- 2018-08-20 CN CN201810946455.0A patent/CN108880254B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN108880254A (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108880254B (zh) | 一种应用于dc-dc变换器的预偏置电路 | |
| CN108958348B (zh) | 一种高电源抑制比的带隙基准源 | |
| CN102053645B (zh) | 一种宽输入电压高电源抑制比基准电压源 | |
| CN106537276B (zh) | 一种线性调整器 | |
| CN106909192B (zh) | 一种高阶温度补偿电压基准源 | |
| CN103383585B (zh) | 一种宽输入范围超低温漂带隙基准电压源 | |
| CN202486643U (zh) | 高带宽低压差线性稳压源及系统级芯片 | |
| CN106168828B (zh) | 一种具有过流保护功能的供电电路 | |
| CN109921639A (zh) | 一种基于可变导通时间控制的Buck变换器 | |
| CN106444949A (zh) | 一种低噪声，快速启动的低压差线性稳压器 | |
| CN105867506B (zh) | 一种内嵌参考电压的ldo | |
| CN107357351B (zh) | 一种基于自供电电荷泵架构的nmos ldo | |
| CN108809063B (zh) | 一种全片内集成的驱动自举电路 | |
| CN107102680A (zh) | 一种低噪声低压差线性稳压器 | |
| CN109101067A (zh) | 一种双电源轨的低压差线性稳压器 | |
| CN104615185B (zh) | 一种基准电压源启动电路 | |
| CN101916128A (zh) | 一种提高带隙基准源输出电源抑制比的方法及相应的电路 | |
| CN107831819A (zh) | 一种基准电压源以及包括其的基准电流源 | |
| CN208351364U (zh) | 一种线性稳压电路 | |
| CN107272818A (zh) | 一种高压带隙基准电路结构 | |
| CN203386099U (zh) | 带隙基准电路及电视机 | |
| CN107272808A (zh) | 一种应用于集成芯片的ldo电路 | |
| CN114204805A (zh) | 用于高压Buck变换器的电源轨电路 | |
| CN203825520U (zh) | 一种新型的低功耗无电阻型基准电压产生电路 | |
| CN105630063A (zh) | 一种基准电源的产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190830 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |