CN109921639A - 一种基于可变导通时间控制的Buck变换器 - Google Patents

Abstract

一种基于可变导通时间控制的Buck变换器，属于模拟集成电路技术领域。利用双输入双输出的误差放大器产生误差电流信号和误差电压信号，误差电压信号与采样的含有电感电流信息的电压信号进行比较作为占空比调制器的一个输入信号；利用电流乘法器产生可变的电流作为充电电容的充电电流，实现Buck变换器导通时间可变；将Buck变换器开关节点处电压进行滤波后与充电电容的电压进行比较作为占空比调制器的另一个输入信号，产生占空比受控的逻辑信号经过死区控制和驱动后作为Buck变换器功率管的栅驱动信号，有效的提高了响应速度且减小了输出电压V_OUT的下冲或上冲。

Description

一种基于可变导通时间控制的Buck变换器

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种基于可变导通时间控制的Buck变换器。

背景技术

传统的恒定导通时间(COT，Constant On-Time)控制是一种脉冲频率调制(PFM，Pulse Frequency Modulation)控制技术，它使得开关变换器在每个开关周期内导通固定时间，通过控制关断时间实现对输出电压的调节。如图1所示是传统的基于恒定导通时间控制的Buck变换器的整体结构示意图，T_ON产生模块产生固定导通时间T_ON，第一比较器Comp1基于谷值电流检测电感电流的最小值来调制关断时间，从而调节开关周期。恒定导通时间控制的Buck变换器具有轻载效率高以及瞬态响应速度快等优点。

但是，传统的恒定导通时间控制模式存在以下问题：如图1所示，T_ON产生模块中的第二比较器Comp2的负输入端的阈值电压V_TH固定不变，充电电容C_TH的充电电流I_C固定不变，所以导通时间T_ON固定不变，但是实际电路中一般会设计最小关断时间T_OFFMIN。所以，在负载电流或者基准电压V_REF发生阶跃时，传统的恒定导通时间控制模式的Buck变换器产生的占空比最大只能达到T_ON/(T_ON+T_OFFMIN)，限制了响应速度的进一步提升。

发明内容

针对上述传统的恒定导通时间控制变换器由于第二比较器Comp2的负输入端的阈值电压固定不变，以及充电电容C_TH的充电电流固定不变导致导通时间T_ON固定不变限制Buck变换器最大占空比，从而限制响应速度的问题，本发明提出一种基于可变导通时间(Variable On-Time，VOT)控制的Buck变换器，利用可变的充电电流为充电电容充电，产生的导通时间可变且自适应Buck变换器输出电压V_OUT的变化，有效的提高了Buck变换器的响应速度且减小了输出电压V_OUT的下冲或上冲。

本发明的技术方案是：

一种基于可变导通时间控制的Buck变换器，包括功率级和控制环路，

所述功率级包括第一开关管、第二开关管、功率电感和输出电容，第一开关管的漏极连接所述Buck变换器的输入电压，其源极连接第二开关管的漏极和功率电感的一端，第二开关管的源极接地；功率电感的另一端作为所述Buck变换器的输出端并通过输出电容后接地；

所述控制环路包括第一分压电阻、第二分压电阻、开关、充电电容、电流采样模块、死区控制及驱动模块、占空比调制器、第一比较器和第二比较器；第一分压电阻和第二分压电阻串联并接在所述Buck变换器的输出端和地之间，其串联点输出反馈电压；所述电流采样模块采样功率电感的电流信息，其输出信号连接第一比较器的负输入端；第二比较器的负输入端连接阈值电压；所述占空比调制器的输入端连接第一比较器和第二比较器的输出端，其输出端连接死区控制及驱动模块的输入端和开关的控制端；死区控制及驱动模块的输出端连接所述功率级中第一开关管和第二开关管的栅极；

所述控制环路还包括电流乘法器和双输入双输出的误差放大器；

所述误差放大器的负输入端连接所述反馈电压，其正输入端连接基准电压，其第一输出端输出误差电压信号连接第一比较器的正输入端，其第二输出端输出误差电流信号；

所述电流乘法器用于将误差电流信号和第一输入电流进行处理得到输出电流信号，其中输出电流信号I_gm为所述误差电流信号的电流值，I_B1和I_B2为第一偏置电流值和第二偏置电流值，I_C为所述第一输入电流的电流值，所述第一输入电流为与所述Buck变换器输入电压成正比的电流信号；所述电流乘法器的输出电流信号连接开关的一端、充电电容的一端和第二比较器的正输入端；开关的另一端和充电电容的另一端接地。

具体的，所述控制环路还包括低通滤波器，所述低通滤波器的输入端连接所述功率级中第一开关管的源极，其输出端输出所述阈值电压连接所述第二比较器的负输入端。

具体的，所述电流乘法器包括第三NPN管、第四NPN管、第五NPN管、第六NPN管、第十一NMOS管、第十二NMOS管、第十二PMOS管和第十三PMOS管，

第三NPN管的基极连接第四NPN管的基极、第五NPN管的集电极和所述第一偏置电流，其集电极连接第四NPN管的集电极以及第十二PMOS管和第十三PMOS管的源极并连接电源电压，其发射极连接第五NPN管的基极和所述第一输入电流；

第六NPN管的基极连接第四NPN管的发射极和第十一NMOS管的漏极，其发射极连接第五NPN管的发射极以及第十一NMOS管和第十二NMOS管的源极并接地，其集电极连接第十三PMOS管的栅极、第十二PMOS管的栅极和漏极；

第十二NMOS管的栅漏短接并连接第十一NMOS管的栅极、所述第二偏置电流和所述误差电流信号；

第十三PMOS管的漏极作为所述电流乘法器的输出端。

具体的，所述Buck变换器包括用于根据所述Buck变换器输入电压产生所述第一输入电流的第一电阻、第二电阻、第三电阻、第一NPN管、第二NPN管、第十PMOS管和第十一PMOS管，以及将所述第一输入电流镜像到所述电流乘法器中第三PNP管所在支路的第九NMOS管和第十NMOS管；

第一电阻一端连接所述Buck变换器的输入电压，另一端连接第一NPN管的发射极并通过第二电阻后接地；

第二NPN管的基极连接第一NPN管的基极和集电极以及第三偏置电流，其发射极通过第三电阻后接地，其集电极连接第十一PMOS管的栅极、第十PMOS管的栅极和漏极；

第十一PMOS管的源极连接第十PMOS管的源极并连接电源电压，其漏极输出所述第一输入电流并连接第十NMOS管的栅极、第九NMOS管的栅极和漏极；

第十NMOS管的漏极连接所述电流乘法器中第三NPN管的发射极，其源极连接第九NMOS管的源极并接地。

具体的，所述误差放大器包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一电流源、第二电流源、第三电流源、第四电阻和第一电容，第二电流源和第三电流源的电流值相等；

第一PMOS管的栅极作为所述误差放大器的负输入端，其源极连接第二PMOS管的源极和第一电流源，其漏极连接第三NMOS管的栅极、第一NMOS管的栅极和漏极；

第二PMOS管的栅极作为所述误差放大器的正输入端，其漏极连接第四NMOS管和第七NMOS管的栅极以及第二NMOS管的栅极和漏极；

第五NMOS管的栅极连接第六NMOS管和第八NMOS管的栅极以及第二偏置电压，其漏极连接第四PMOS管、第六PMOS管和第八PMOS管的栅极以及第三PMOS管的漏极，其源极连接第三NMOS管的漏极；

第三PMOS管的栅极连接第五PMOS管和第七PMOS管的栅极以及第一偏置电压，其源极连接第四PMOS管的漏极；

第五PMOS管的源极连接第六PMOS管的漏极，其漏极连接第六NMOS管的漏极和第四电阻的一端并作为所述误差放大器的第一输出端；

第四电阻的另一端通过第一电容后接地；

第八PMOS管的源极连接第四PMOS管和第六PMOS管的源极并连接电源电压，其漏极连接第七PMOS管的源极；

第四NMOS管的漏极连接第六NMOS管的源极，其源极连接第一NMOS管、第二NMOS管、第三NMOS管和第七NMOS管的源极并接地；

第八NMOS管的漏极连接第七PMOS管的漏极、第九PMOS管的源极和第二电流源，其源极连接第七NMOS管的漏极；

第九PMOS管的栅极连接第三偏置电压，其漏极作为所述误差放大器的第二输出端并连接第三电流源。

本发明的有益效果为：本发明解决了传统恒定导通时间控制的Buck变换器的导通时间恒定、无法快速瞬态响应的问题，通过设置可变的电流对充电电容进行充电实现Buck变换器导通时间Ton可变且自适应V_OUT的变化，通过将开关节点处电压进行滤波后作为第二比较器的阈值电压，有效的提高了响应速度且减小了输出电压V_OUT的下冲或上冲。

附图说明

图1为传统的基于恒定导通时间控制的Buck变换器的整体结构示意图。

图2为本发明提出的一种基于可变导通时间控制的Buck变换器的整体结构示意图。

图3为本发明提出的一种基于可变导通时间控制的Buck变换器中双输入双输出误差放大器的一种电路实现结构。

图4为本发明提出的一种基于可变导通时间控制的Buck变换器中电流乘法器的一种电路实现结构。

图5为本发明提出的一种基于可变导通时间控制的Buck变换器负载电流阶跃的瞬态响应示意图。

图6为本发明提出的一种基于可变导通时间控制的Buck变换器基准电压阶跃的瞬态响应示意图。

具体实施方式

下面结合附图和具体实施例对本发明的进行详细描述。

本发明提出的一种基于可变导通时间控制的Buck变换器的整体结构如图2所示，包括功率级和控制环路，功率级包括第一开关管M1、第二开关管M2、功率电感L和输出电容C_OUT，第一开关管M1的漏极连接Buck变换器的输入电压V_IN，其源极作为Buck变换器的开关节点SW连接第二开关管M2的漏极和功率电感L的一端，第二开关管M2的源极接地；功率电感L的另一端作为Buck变换器的输出端并通过输出电容C_OUT后接地。

控制环路包括第一分压电阻R_FB1、第二分压电阻R_FB2、开关S1、充电电容C_TH、电流采样模块、死区控制及驱动模块、占空比调制器、第一比较器comp1、第二比较器comp2、电流乘法器和双输入双输出的误差放大器DIDO EA；第一分压电阻R_FB1和第二分压电阻R_FB2串联并接在Buck变换器的输出端和地之间，其串联点输出反馈电压V_FB。电流采样模块采样功率电感L的电流信息，其输出信号连接第一比较器comp1的负输入端；电流采样模块采集功率电感L两端电压信号进行处理，输出的电压信号包含了电感电流iL信息，输出信号为电压量(电感电流iL*等效采样电阻Ri)。

第二比较器comp2的负输入端连接阈值电压，阈值电压可以为一个定值，一些实施例中也通过一个低通滤波器LPF将功率级开关节点SW处电压进行处理作为第二比较器comp2的负输入端的阈值电压V_S，如图2所示，控制环路还包括低通滤波器LPF，低通滤波器的输入端连接功率级中第一开关管M1的源极，其输出端输出阈值电压V_S连接第二比较器comp2的负输入端。

占空比调制器的输入端连接第一比较器comp1和第二比较器comp2的输出端，其输出端连接死区控制及驱动模块的输入端和开关S1的控制端；用于对第一比较器Comp1和第二比较器Comp2的输出信号进行调制，得到占空比受控的逻辑信号。

死区控制及驱动模块的输出端连接功率级中第一开关管M1和第二开关管M2的栅极。由于第一开关管M1和第二开关管M2这两个功率管在开关瞬间会存在短暂的对通，这将引起Buck变换器效率降低，死区控制及驱动模块的死区控制功能用以将占空比信号进行少量错位，以免上述情况发生；占空比受控的逻辑信号不足以驱动第一开关管M1和第二开关管M2，因此需要死区控制及驱动模块的驱动功能对占空比调制器的输出信号进行增强，以提高其驱动能力。

误差放大器的负输入端连接反馈电压V_FB，其正输入端连接基准电压V_REF，用于将两个输入信号基准电压V_REF和反馈电压V_FB的电压差值(V_REF-V_FB)进行放大输出，实现将输入小误差进行信号放大，其第一输出端输出误差电压信号V_C连接第一比较器comp1的正输入端，其第二输出端输出误差电流信号I_gm。误差电流信号I_gm＝(V_REF-V_FB)g_m2，g_m2为DIDO-EA模块第二输出节点的等效跨导。

如图3所示给出了双输入双输出的误差放大器(Double-Input-Double-OutputError Amplifier，DIDO-EA)的一种实现形式，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第一电流源I_D1、第二电流源I_D2、第三电流源I_D3、第四电阻R4和第一电容C_O；第一PMOS管MP1的栅极作为误差放大器的负输入端，其源极连接第二PMOS管MP2的源极和第一电流源I_D1，其漏极连接第三NMOS管MN3的栅极、第一NMOS管MN1的栅极和漏极；第二PMOS管MP2的栅极作为误差放大器的正输入端，其漏极连接第四NMOS管MN4和第七NMOS管MN7的栅极以及第二NMOS管MN2的栅极和漏极；第五NMOS管MN5的栅极连接第六NMOS管MN6和第八NMOS管MN8的栅极以及第二偏置电压V_BN，其漏极连接第四PMOS管MP4、第六PMOS管MP6和第八PMOS管MP8的栅极以及第三PMOS管MP3的漏极，其源极连接第三NMOS管MN3的漏极；第三PMOS管MP3的栅极连接第五PMOS管MP5和第七PMOS管MP7的栅极以及第一偏置电压V_BP，其源极连接第四PMOS管MP4的漏极；第五PMOS管MP5的源极连接第六PMOS管MP6的漏极，其漏极连接第六NMOS管MN6的漏极和第四电阻R4的一端并作为误差放大器的第一输出端；第四电阻R4的另一端通过第一电容C_O后接地；第八PMOS管MP8的源极连接第四PMOS管MP4和第六PMOS管MP6的源极并连接电源电压V_DDA，其漏极连接第七PMOS管MP7的源极；第四NMOS管MN4的漏极连接第六NMOS管MN6的源极，其源极连接第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第七NMOS管MN7的源极并接地；第八NMOS管MN8的漏极连接第七PMOS管MP7的漏极、第九PMOS管MP9的源极和第二电流源I_D2，其源极连接第七NMOS管MN7的漏极；第九PMOS管MP9的栅极连接第三偏置电压V_BO，其漏极作为误差放大器的第二输出端并连接第三电流源I_D3。

电流乘法器用于将误差电流信号I_gm和第一输入电流I_C进行处理得到输出电流信号I_ON，其中输出电流信号I_gm为误差电流信号的电流值，I_B1和I_B2为第一偏置电流值和第二偏置电流值，I_C为第一输入电流的电流值，第一输入电流I_C为与Buck变换器输入电压V_IN成正比的电流信号。误差电流信号I_gm与第二偏置电流I_B2相加得到电流I_DEN流入电流乘法器作为电流分母，第一偏置电流I_B1和第一输入电流I_C作为电流分子。电流乘法器的输出电流信号I_ON连接开关S1的一端、充电电容C_TH的一端和第二比较器comp2的正输入端；开关S1的另一端和充电电容C_TH的另一端接地。

如图4所示给出了电流乘法器的一种实现形式，包括第三NPN管Q3、第四NPN管Q4、第五NPN管Q5、第六NPN管Q6、第十一NMOS管MN11、第十二NMOS管MN12、第十二PMOS管MP12和第十三PMOS管MP13，第三NPN管Q3的基极连接第四NPN管Q4的基极、第五NPN管Q5的集电极和第一偏置电流I_B1，其集电极连接第四NPN管Q4的集电极以及第十二PMOS管MP12和第十三PMOS管MP13的源极并连接电源电压V_DDA，其发射极连接第五NPN管Q5的基极和第一输入电流I_C；第六NPN管Q6的基极连接第四NPN管Q4的发射极和第十一NMOS管MN11的漏极，其发射极连接第五NPN管Q5的发射极以及第十一NMOS管MN11和第十二NMOS管MN12的源极并接地，其集电极连接第十三PMOS管MP13的栅极、第十二PMOS管MP12的栅极和漏极；第十二NMOS管MN12的栅漏短接并连接第十一NMOS管MN11的栅极、第二偏置电流I_B2和误差电流信号I_gm；第十三PMOS管MP13的漏极作为电流乘法器的输出端。

如图4所示给出了根据Buck变换器输入电压产生第一输入电流I_C的一种实现形式，包括第一电阻R1、第二电阻R2、第三电阻R3、第一NPN管Q1、第二NPN管Q2、第十PMOS管MP10和第十一PMOS管MP11，Buck变换器还包括将第一输入电流I_C镜像到电流乘法器中第三PNP管所在支路的第九NMOS管MN9和第十NMOS管MN10；第一电阻R1一端连接Buck变换器的输入电压V_IN，另一端连接第一NPN管Q1的发射极并通过第二电阻R2后接地；第二NPN管Q2的基极连接第一NPN管Q1的基极和集电极以及第三偏置电流I_B0，其发射极通过第三电阻R3后接地，其集电极连接第十一PMOS管MP11的栅极、第十PMOS管MP10的栅极和漏极；第十一PMOS管MP11的源极连接第十PMOS管MP10的源极并连接电源电压V_DDA，其漏极输出第一输入电流并连接第十NMOS管MN10的栅极、第九NMOS管MN9的栅极和漏极；第十NMOS管MN10的漏极连接电流乘法器中第三NPN管Q3的发射极，其源极连接第九NMOS管MN9的源极并接地。第一偏置电流源、第二偏置电流源和第三偏置电流源的流入端连接电源电压，第三偏置电流源的输出电流为100nA。

电流乘法器的工作原理为：

在稳态情况下，即(V_REF-V_FB)非常小近似为0，能够保留COT的基本功能，电流乘法器输出电流第一偏置电流I_B1和第二偏置电流I_B2是两个固定电流，用来确定稳态下电流I_ON与I_C的比例系数。第一输入电流I_C与输入电压V_IN成正比，所以电流乘法器输出电流I_ON与输入电压V_IN成正比，导通时间T_ON与输入电压V_IN成反比。

在瞬态阶跃情况下，即V_REF与V_FB相差较大时，能够拥有比COT更快的响应速度，此时电流乘法器输出电流则I_ON与(V_REF-V_FB)负相关，进一步T_ON与(V_REF-V_FB)正相关，从而实现提高瞬态响应速度的效果。

本实施例的工作原理为：

本发明对恒定导通时间控制的Buck变换器进行了改进优化，如图2所示，首先，给充电电容C_TH充电的由电流乘法器产生的电流I_ON由三个电流运算而成，这三个电流分别是：(1)一个固定的第一偏置电流I_B1；(2)一个与输入电压V_IN成正比的固定的第一输入电流I_C；(3)反馈电压V_FB与基准电压V_REF经过误差放大产生的误差电流信号I_gm与固定的第二偏置电流I_B2相加得到的电流I_DEN。

误差电流信号I_gm是由双输入双输出误差放大器模块产生，如图3所示，电路为全对称型的误差放大器，其第一输出为误差电压信号V_C，后接补偿用以控制Buck电压环路，其第二输出为误差电流信号I_gm，设计第二电流源I_D2和第三电流源I_D3的电流值相等，则输出电流为

I_gm＝(V_REF-V_FB)g_m2

其中g_m2为DIDO-EA模块第二输出节点的等效跨导，电流乘法器将电流I_B1、I_B2、I_C与I_gm的进行运算，如图4所示，其中第一输入电流I_C是在该电路内部采Buck变换器输入电压V_IN得到，忽略第三偏置电流I_B0＝100nA，则第一输入电流I_C表达式可以为

第三NPN管Q3、第三NPN管Q4、第五NPN管Q5、第六NPN管Q6的基极-发射极电压Vbe满足如下关系

V_be3+V_be5＝V_be4+V_be6

忽略基极电流，四个三极管相互匹配，则根据I-V指数关系，电流关系如下

其中，IQ3、IQ4、IQ5、IQ6为流过第三NPN管Q3、第三NPN管Q4、第五NPN管Q5、第六NPN管Q6的电流，IS0为三极管的反向饱和电流，kT/q为热电压，常温下是26mV。

将I_C、I_B1、I_B2、I_gm代入上式，并且当第十二PMOS管MP12和第十三PMOS管MP13构成的电流镜镜像比为1:1，则输出电流I_ON为

稳态情况下，反馈电压V_FB被环路钳位在基准电压V_REF，因此误差放大器中输出误差误差电流信号I_gm的跨导放大器部分输出电流I_gm为零，导通时间T_ON表达式为

当误差电压(V_FB-V_REF)变大，动态调节输出电压、负载阶跃，跨导放大器输出差分电流急剧变化，导通时间T_ON表达式近似为

由上式可以看出，经过乘法器运算后，导通时间T_ON受到了误差电流信号I_gm的控制，其比例关系为正比。

其次，由于一些实施例中第二比较器Comp2的负输入端连接的阈值电压变为由低通放大器将Buck变换器开关节点SW处电压滤波后的电压；稳态下阈值电压近似等于Buck变换器输出电压V_OUT，Buck变换器导通时间与其输出电压V_OUT成正比；瞬态阶跃时，SW根据控制环路调节占空比，占空比信息可以有效地叠加在第二比较器Comp2的输入端，有效的提高了响应速度且减小了输出电压V_OUT的下冲或上冲。

例如，当负载电流I_LOAD发生上阶跃时，如图5所示，Buck变换器的输出电压V_OUT会降低，则反馈电压V_FB降低，由于反馈电压V_FB连接跨导放大器的正输入端且基准电压V_REF不变，所以电流I_DEN降低，T_ON产生模块瞬间产生一个很大的导通时间T_ON，瞬态占空比D非常大。同时，由于SW点瞬态占空比非常大，所以第二比较器Comp2的阈值电压V_S会升高，这样进一步增加了T_ON，增大了占空比，快速实现了负载阶跃响应。

例如，当基准电压V_REF发生上阶跃时，如图6所示，反馈电压V_FB无法瞬间响应，则跨导放大器输出的电流I_DEN变小，T_ON产生模块瞬间产生一个很大的导通时间T_ON，瞬态占空比D非常大。同时，由于SW点瞬态占空比非常大，所以V_S会升高，这样进一步增加了T_ON，进一步增大了占空比，可以实现快速的电压跟随。

综上，本发明利用双输入双输出的误差放大器产生误差电流信号和误差电压信号，误差电压信号与采样的含有电感电流信息的电压信号进行比较作为占空比调制器的一个输入信号；利用电流乘法器产生可变的电流作为充电电容C_TH的充电电流，给充电电容C_TH充电的电流I_ON由三个电流运算而成，经过电流乘法器运算后，导通时间T_ON受到了误差电流的控制，其比例关系为正比，实现Buck变换器导通时间可变；另外，本发明将Buck变换器开关节点处电压进行滤波后与充电电容的电压进行比较作为占空比调制器的另一个输入信号，产生占空比受控的逻辑信号经过死区控制和驱动后作为Buck变换器功率管的栅驱动信号，稳态下第二比较器Comp2负输入端连接的阈值电压近似等于Buck变换器输出电压V_OUT，Buck变换器导通时间T_ON与V_OUT成正比；瞬态阶跃时，SW根据控制电路调节占空比，占空比信息可以有效地叠加在第二比较器Comp2的输入端，有效的提高了响应速度且减小了输出电压V_OUT的下冲或上冲。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (5)

1.一种基于可变导通时间控制的Buck变换器，包括功率级和控制环路，

所述功率级包括第一开关管、第二开关管、功率电感和输出电容，第一开关管的漏极连接所述Buck变换器的输入电压，其源极连接第二开关管的漏极和功率电感的一端，第二开关管的源极接地；功率电感的另一端作为所述Buck变换器的输出端并通过输出电容后接地；

所述控制环路包括第一分压电阻、第二分压电阻、开关、充电电容、电流采样模块、死区控制及驱动模块、占空比调制器、第一比较器和第二比较器；第一分压电阻和第二分压电阻串联并接在所述Buck变换器的输出端和地之间，其串联点输出反馈电压；所述电流采样模块采样功率电感的电流信息，其输出信号连接第一比较器的负输入端；第二比较器的负输入端连接阈值电压；所述占空比调制器的输入端连接第一比较器和第二比较器的输出端，其输出端连接死区控制及驱动模块的输入端和开关的控制端；死区控制及驱动模块的输出端连接所述功率级中第一开关管和第二开关管的栅极；

其特征在于，所述控制环路还包括电流乘法器和双输入双输出的误差放大器；

所述误差放大器的负输入端连接所述反馈电压，其正输入端连接基准电压，其第一输出端输出误差电压信号连接第一比较器的正输入端，其第二输出端输出误差电流信号；

所述电流乘法器用于将误差电流信号和第一输入电流进行处理得到输出电流信号，其中输出电流信号I_gm为所述误差电流信号的电流值，I_B1和I_B2为第一偏置电流值和第二偏置电流值，I_C为所述第一输入电流的电流值，所述第一输入电流为与所述Buck变换器输入电压成正比的电流信号；所述电流乘法器的输出电流信号连接开关的一端、充电电容的一端和第二比较器的正输入端；开关的另一端和充电电容的另一端接地。

2.根据权利要求1所述的基于可变导通时间控制的Buck变换器，其特征在于，所述控制环路还包括低通滤波器，所述低通滤波器的输入端连接所述功率级中第一开关管的源极，其输出端输出所述阈值电压连接所述第二比较器的负输入端。

3.根据权利要求1或2所述的基于可变导通时间控制的Buck变换器，其特征在于，所述电流乘法器包括第三NPN管、第四NPN管、第五NPN管、第六NPN管、第十一NMOS管、第十二NMOS管、第十二PMOS管和第十三PMOS管，

第三NPN管的基极连接第四NPN管的基极、第五NPN管的集电极和所述第一偏置电流，其集电极连接第四NPN管的集电极以及第十二PMOS管和第十三PMOS管的源极并连接电源电压，其发射极连接第五NPN管的基极和所述第一输入电流；

第六NPN管的基极连接第四NPN管的发射极和第十一NMOS管的漏极，其发射极连接第五NPN管的发射极以及第十一NMOS管和第十二NMOS管的源极并接地，其集电极连接第十三PMOS管的栅极、第十二PMOS管的栅极和漏极；

第十二NMOS管的栅漏短接并连接第十一NMOS管的栅极、所述第二偏置电流和所述误差电流信号；

第十三PMOS管的漏极作为所述电流乘法器的输出端。

4.根据权利要求3所述的基于可变导通时间控制的Buck变换器，其特征在于，所述Buck变换器包括用于根据所述Buck变换器输入电压产生所述第一输入电流的第一电阻、第二电阻、第三电阻、第一NPN管、第二NPN管、第十PMOS管和第十一PMOS管，以及将所述第一输入电流镜像到所述电流乘法器中第三PNP管所在支路的第九NMOS管和第十NMOS管；

第一电阻一端连接所述Buck变换器的输入电压，另一端连接第一NPN管的发射极并通过第二电阻后接地；

第二NPN管的基极连接第一NPN管的基极和集电极以及第三偏置电流，其发射极通过第三电阻后接地，其集电极连接第十一PMOS管的栅极、第十PMOS管的栅极和漏极；

第十一PMOS管的源极连接第十PMOS管的源极并连接电源电压，其漏极输出所述第一输入电流并连接第十NMOS管的栅极、第九NMOS管的栅极和漏极；

第十NMOS管的漏极连接所述电流乘法器中第三NPN管的发射极，其源极连接第九NMOS管的源极并接地。

5.根据权利要求1、2或4所述的基于可变导通时间控制的Buck变换器，其特征在于，所述误差放大器包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一电流源、第二电流源、第三电流源、第四电阻和第一电容，第二电流源和第三电流源的电流值相等；

第一PMOS管的栅极作为所述误差放大器的负输入端，其源极连接第二PMOS管的源极和第一电流源，其漏极连接第三NMOS管的栅极、第一NMOS管的栅极和漏极；

第二PMOS管的栅极作为所述误差放大器的正输入端，其漏极连接第四NMOS管和第七NMOS管的栅极以及第二NMOS管的栅极和漏极；

第五NMOS管的栅极连接第六NMOS管和第八NMOS管的栅极以及第二偏置电压，其漏极连接第四PMOS管、第六PMOS管和第八PMOS管的栅极以及第三PMOS管的漏极，其源极连接第三NMOS管的漏极；

第三PMOS管的栅极连接第五PMOS管和第七PMOS管的栅极以及第一偏置电压，其源极连接第四PMOS管的漏极；

第五PMOS管的源极连接第六PMOS管的漏极，其漏极连接第六NMOS管的漏极和第四电阻的一端并作为所述误差放大器的第一输出端；

第四电阻的另一端通过第一电容后接地；

第八PMOS管的源极连接第四PMOS管和第六PMOS管的源极并连接电源电压，其漏极连接第七PMOS管的源极；

第四NMOS管的漏极连接第六NMOS管的源极，其源极连接第一NMOS管、第二NMOS管、第三NMOS管和第七NMOS管的源极并接地；

第八NMOS管的漏极连接第七PMOS管的漏极、第九PMOS管的源极和第二电流源，其源极连接第七NMOS管的漏极；

第九PMOS管的栅极连接第三偏置电压，其漏极作为所述误差放大器的第二输出端并连接第三电流源。