CN111224546A - 一种高频率稳定度的Buck变换器 - Google Patents

Abstract

一种高频率稳定度的Buck变换器，属于模拟集成电路技术领域。本发明基于单周期输出电压预测技术，根据单周期占空比预测输出电压信息，通过采样前一个周期信息去预测下一个周期等效的输出电压，从而决定下个周期的导通时间，并根据预测的输出电压和负载电流补偿导通时间T_ON，本发明提出的Buck变换器的开关频率只取决于第三电阻和第一电容决定的时间常数，实现了Buck变换器的频率稳定；本发明提出的变换器可以在输入输出电压和负载变化时实现频率恒定，并可通过调节外部电阻使Buck变换器在高开关频率下工作，在瞬态响应时具有较快频率稳定速度。

Description

一种高频率稳定度的Buck变换器

技术领域

本发明属于模拟集成电路技术领域，涉及一种高频率稳定度的Buck变换器，基于单周期输出电压预测技术，属于恒定导通时间(Constant on time，COT)控制的Buck变换器。

背景技术

随着物联网技术的不断发展，无论是消费级的可穿戴便携设备，还是工业级的汽车电子，这些电子应用都对DC-DC变换器提出了更高的要求。恒定导通时间COT控制的Buck变换器以其结构简单、轻载效率高和瞬态响应速度快等优点广泛应用便携设备中。

但是传统的COT控制Buck变换器存在两个问题。

第一，COT控制方式属于脉冲频率调制(Pulse frequency modulation，PFM)，变换器的导通时间T_ON恒定，开关频率f_SW随着输入电压和输出电压的变化而变化。如图1所示，采用COT控制中的自适应恒定导通时间(Adaptive on time，AOT)控制的Buck变换器，其中单脉冲计时器(One-Shot Timer，OST)通过设定导通时间T_ON与输出电压成正比，与输入电压成反比，在不同的占空比下变换器的开关频率f_SW近似恒定。但是功率管的导通电阻R_ON、电感的等效串联电阻R_DCR、比较器延迟、封装寄生电阻等在负载I_LOAD变化时会使Buck产生频率漂移。采用PLL调制的COT控制Buck变换器可以实现开关频率的锁定，并支持多变换器之间频率同步与分相工作。但是，在Buck和PLL构成的双环系统中，为了同时维持Buck系统和PLL系统的稳定，PLL的带宽需要远低于Buck的带宽，这降低了系统在瞬态响应时的频率恢复速度，增加了芯片的面积和变换器复杂程度。

第二，如图2所示，传统COT架构在一些高频应用中会受到限制。传统的COT控制Buck变换器通过电阻R_ON和电容C_ON设置Buck的工作频率，但由于寄生电阻和控制电路延迟的存在，开关频率f_SW在高频下偏离了预设值1/R_ONC_ON，不利于芯片外围元器件的缩小和功率密度的进一步提高。

发明内容

针对上述传统COT控制的Buck变换器存在的频率漂移和高频受限问题，本发明提出了一种COT控制的Buck变换器，基于单周期输出电压预测技术(Single Cycle OutputVoltage Prediction，SCOVP)，通过单周期占空比预测输出电压信息，并根据预测的输出电压和负载电流补偿导通时间T_ON，实现了Buck的频率稳定；本发明提出的变换器可以在输入输出电压和负载变化时实现频率恒定，并可通过调节外部电阻使Buck变换器在高开关频率下工作，在瞬态响应时具有较快频率稳定速度。

本发明的技术方案为：

一种高频率稳定度的Buck变换器，包括功率级和环路控制级，所述功率级包括第一开关管、第二开关管、功率电感和输出电容，

第一开关管的栅极连接第二开关管的栅极并连接所述环路控制级的输出端，其漏极连接所述Buck变换器的输入电压，其源极连接第二开关管的漏极并通过功率电感后连接所述Buck变换器的输出端；

第二开关管的源极连接功率地；

输出电容接在所述Buck变换器的输出端和功率地之间；

所述环路控制级包括第一比较器、第一电阻、第二电阻、单脉冲计时器模块和驱动模块，

第一电阻和第二电阻串联并连接在所述Buck变换器的输出端和功率地之间，其串联点连接第一比较器的负向输入端；

第一比较器的正向输入端连接基准电压；

所述单脉冲计时器模块包括第一开关、第二开关、第三开关、第一电容、第二电容、第三电阻、电压转电流单元、数字逻辑单元和第二比较器，其中第一电容和第二电容的电容值相同；

第一电容一端连接第二比较器的正向输入端和充电电流，另一端连接模拟地；

所述充电电流为与所述Buck变换器的输入电压成正比的电流信号；

第一开关并联在第一电容两端；

第二电容一端通过第二开关后连接所述充电电流，另一端连接模拟地；

第三开关并联在第二电容两端；

所述电压转电流单元用于将第二电容上的电压转换为电流信号；

所述数字逻辑单元用于将所述充电电流与所述电压转电流单元输出的电流信号相减获得差值电流并连接第二比较器的负向输入端；

第二比较器的负向输入端通过第三电阻后连接模拟地，其输出端输出导通时间控制信号；

当第一比较器的负向输入端信号低于其正向输入端信号时，第一比较器输出信号翻转控制第一开关断开、第二开关闭合、第三开关断开；

当第二比较器的负向输入端信号与其正向输入端信号相等时，第二比较器输出的导通时间控制信号翻转，控制第一开关闭合、第二开关断开、第三开关闭合；

所述驱动模块根据所述导通时间控制信号产生所述第一开关管和第二开关管的栅极驱动信号从所述环路控制级的输出端输出。

具体的，所述环路控制级还包括第四电阻、第五电阻、第六电阻、第一运算放大器、第一NMOS管、第一PMOS管和第二PMOS管，

第四电阻的一端连接所述Buck变换器的输入电压，另一端连接第一运算放大器的正向输入端并通过第五电阻后连接模拟地；

第一NMOS管的栅极连接第一运算放大器的输出端，其源极连接第一运算放大器的负向输入端并通过第六电阻后连接模拟地，其漏极连接第一PMOS管的栅极和漏极以及第二PMOS管的栅极；

第二PMOS管的源极连接第一PMOS管的源极并连接电源电压，其漏极输出所述连接第一电容的充电电流。

具体的，所述环路控制级还包括第三PMOS管，第三PMOS管的栅极连接第一PMOS管的栅极，其源极连接电源电压，其漏极输出所述连接第二开关的充电电流。

具体的，所述电压转电流单元包括第二运算放大器、第四NMOS管和第七电阻，其中第三电阻、第六电阻和第七电阻的电阻值相等；

第二运算放大器的正向输入端作为所述电压转电流单元的输入端连接第二电容与第二开关的连接点，其负向输入端连接第四NMOS管的源极并通过第七电阻后连接模拟地，其输出端连接第四NMOS管的栅极；

第四NMOS管的漏极作为所述电压转电流单元的输出端。

具体的，所述数字逻辑单元包括钳位单元、第四PMOS管、第五PMOS管、第六PMOS管、第五NMOS管和第六NMOS管，

第四PMOS管的栅漏短接并连接第五PMOS管的栅极和所述电压转电流单元的输出端，其源极连接第五PMOS管和第六PMOS管的源极并连接电源电压；

第六PMOS管的栅极连接第一PMOS管的栅极；

第五NMOS管的栅漏短接并连接第六NMOS管的栅极和第五PMOS管的漏极，其源极连接第六NMOS管的源极和模拟地；

第六NMOS管的漏极连接第六PMOS管的漏极并输出所述第二电容上的电压经过所述电压转电流单元转换为电流后与所述充电电流相减后的差值电流，所述差值电流经过所述钳位单元后连接第二比较器的负向输入端；

第三电阻接在第六NMOS管的漏极和源极之间。

具体的，所述第一开关为第二NMOS管，第二NMOS管的栅极连接第一控制信号，其漏极连接第一电容的一端和第二比较器的正向输入端，其源极连接第一电容的另一端和模拟地；

所述第二开关为由NMOS管和PMOS管组成的传输门，传输门的一端连接所述充电电流，其另一端通过第二电容后接地，传输门中NMOS管控制端连接第二开关管的栅极同步信号，传输门中PMOS管控制端连接第二开关管的栅极同步信号的反相信号；

第二开关管的栅极同步信号是与第二开关管的栅极驱动信号同频率同相位的信号；

所述第三开关为第三NMOS管，第三NMOS管的栅极连接第二控制信号，其源极连接第二电容的一端和模拟地，其漏极连接第二电容的另一端和电压转电流单元的输入端；

当第一比较器的负向输入端信号低于其正向输入端信号时，第一比较器输出信号翻转控制所述第一控制信号和第二控制信号翻低断开第二NMOS管和第三NMOS管；

当第二比较器的负向输入端信号与其正向输入端信号相等时，第二比较器输出的导通时间控制信号翻转，控制所述第一控制信号和第二控制信号翻高闭合第二NMOS管和第三NMOS管。

本发明的有益效果为：本发明提出的Buck变换器基于单周期输出电压预测技术，通过采样前一个周期信息去预测下一个周期等效的输出电压，从而决定下个周期的导通时间；本发明提出的Buck变换器的开关频率只取决于第三电阻R_P和第一电容C_ON决定的时间常数，在输入输出电压和负载变化时实现了频率恒定；且本发明可通过调节外部电阻R_ON使Buck变换器在高开关频率下工作，在瞬态响应时具有较快频率稳定速度。

附图说明

图1为传统的AOT控制Buck变换器结构框架图。

图2为传统COT控制Buck变化器高频下频率受限的示意图。

图3为本发明提出的一种高频率稳定度的Buck变换器的结构框图。

图4为本发明提出的一种高频率稳定度的Buck变换器在实施例中的具体电路图。

图5为本发明提出的一种高频率稳定度的Buck变换器的工作时序图。

具体实施方式

下面结合附图和具体实施例对本发明的技术方案进行详细描述。

如图3所示是本发明提出的一种高频率稳定度的Buck变换器的结构框图，本发明提出的Buck变换器包括功率级和环路控制级，其中功率级包括第一开关管、第二开关管、功率电感L和输出电容C_OUT，其中第一开关管可以为NMOS管M1，第二开关管可以为NMOS管M2，第一NMOS开关管M1的栅极连接第二NMOS开关管M2的栅极并连接环路控制级的输出端，其漏极连接Buck变换器的输入电压V_IN，其源极连接第二NMOS开关管M2的漏极并通过功率电感L后连接Buck变换器的输出端；第二NMOS开关管M2的源极连接功率地；输出电容C_OUT接在Buck变换器的输出端和功率地之间。功率级连接功率地，环路控制级部分接模拟地，能够防止信号串扰。

如图3所示，环路控制级包括第一比较器Comp1、第一电阻R₁、第二电阻R₂、单脉冲计时器模块和驱动模块，第一电阻R₁和第二电阻R₂串联并连接在Buck变换器的输出端和功率地之间，其串联点连接第一比较器Comp1的负向输入端；第一比较器Comp1的正向输入端连接基准电压V_REF。Buck变换器的输出信号V_OUT经过第一电阻R₁和第二电阻R₂构成的电阻分压结构后得到反馈电压V_FB，第一比较器Comp1用于比较反馈电压V_FB和基准电压V_REF并产生控制单脉冲计时器模块OST中开关的信号。驱动模块用于对单脉冲计时器模块OST产生的导通时间控制信号T_ON进行逻辑、驱动、死区控制处理，产生第一开关管和第二开关管的栅极驱动信号从环路控制级的输出端输出连接第一NMOS开关管M1和第二NMOS开关管M2的栅极。

单脉冲计时器模块用于产生自适应的导通时间信号，本发明基于单周期输出电压预测技术实现自适应的导通时间，而单脉冲计时器模块(以下简称OST模块)是实现单周期输出电压预测技术的关键模块，如图3所示，单脉冲计时器模块包括第一开关S₁、第二开关S₂、第三开关S₃、第一电容C_ON、第二电容C_P、第三电阻R_P、电压转电流单元V-I、数字逻辑单元和第二比较器Comp2，其中第一电容C_ON和第二电容C_P的电容值相同；第一电容C_ON一端连接第二比较器Comp2的正向输入端和充电电流I_ON，另一端连接模拟地AGND；充电电流I_ON为与Buck变换器的输入电压V_IN成正比的电流信号；第一开关S₁并联在第一电容C_ON两端；第二电容C_P一端通过第二开关S₂后连接充电电流I_ON，另一端连接模拟地AGND；第三开关S₃并联在第二电容C_P两端；电压转电流单元用于将第二电容C_P上的电压转换为电流信号；数字逻辑单元用于将充电电流I_ON与电压转电流单元输出的电流信号相减获得差值电流并连接第二比较器Comp2的负向输入端；第二比较器Comp2的负向输入端通过第三电阻R_P后连接模拟地AGND，其输出端输出导通时间控制信号T_ON。

如图4所示给出了单脉冲计时器模块在实施例中的一种实现电路，其中第一开关S₁为第二NMOS管MN2，第二NMOS管MN2的栅极连接第一控制信号V_CON，其漏极连接第一电容C_ON的一端和第二比较器Comp2的正向输入端，其源极连接第一电容C_ON的另一端和模拟地AGND。

第二开关S₂为由NMOS管和PMOS管组成的传输门，传输门的一端连接充电电流I_ON，其另一端通过第二电容C_P后接地，传输门中NMOS管控制端连接第二开关管的栅极同步信号BG，传输门中PMOS管控制端连接第二开关管的栅极同步信号的反相信号BG_INV；第二开关管的栅极同步信号BG是与第二开关管的栅极驱动信号同频率同相位的信号，栅极同步信号BG的电压只要满足控制部分单脉冲计时器模块的电压域就可以。

第三开关S₃为第三NMOS管MN3，第三NMOS管MN3的栅极连接第二控制信号OST，其源极连接第二电容C_P的一端和模拟地AGND，其漏极连接第二电容C_P的另一端和电压转电流单元的输入端。

第一控制信号V_CON是占空比控制信号，第一比较器Comp1的输出经过一些逻辑信号处理后产生第一控制信号V_CON控制第二NMOS管MN2，当第一比较器Comp1的负向输入端信号V_FB低于其正向输入端信号V_REF时，第一比较器Comp1输出信号翻转控制第一控制信号V_CON翻低断开第二NMOS管MN2即第一开关S₁断开，传输们闭合即第二开关S₂闭合，第三NMOS管断开即第三开关S₃断开；当第二比较器Comp2的负向输入端信号V_B与其正向输入端信号V_A相等时，第二比较器Comp2输出的导通时间控制信号翻转，控制第一开关S₁闭合、第二开关S₂断开、第三开关S₃闭合，第二控制信号OST是复位信号，导通时间T_ON产生后会产生清零信号闭合第三开关S₃，复位环路控制级。第一比较器Comp1翻转表示Buck变换器的输出电压低于基准电压，需要断开第一开关S1，闭合第二开关S2，对第一电容C_ON和第二电容C_P充电，直到第二比较器Comp2翻转，翻转后产生复位信号开启第三开关S₃，电压复位。

如图4所示，本实施例利用电压转电流结构和电流镜结构实现与Buck变换器的输入电压V_IN成正比的充电电流I_ON，环路控制级还包括第四电阻R₄、第五电阻R₅、第六电阻R_ON、第一运算放大器A₁、第一NMOS管MN1、第一PMOS管MP1和第二PMOS管MP2，第四电阻R₄的一端连接Buck变换器的输入电压V_IN，另一端连接第一运算放大器A₁的正向输入端并通过第五电阻R₅后连接模拟地AGND；第一NMOS管MN1的栅极连接第一运算放大器A₁的输出端，其源极连接第一运算放大器A₁的负向输入端并通过第六电阻R_ON后连接模拟地AGND，其漏极连接第一PMOS管MP1的栅极和漏极以及第二PMOS管MP2的栅极；第二PMOS管MP2的源极连接第一PMOS管MP1的源极并连接电源电压VDD，其漏极输出连接第一电容C_ON的充电电流I_ON。环路控制级还包括第三PMOS管MP3，第三PMOS管MP3的栅极连接第一PMOS管MP1的栅极，其源极连接电源电压VDD，其漏极输出连接第二开关S₂即传输门的充电电流I_ON。

第六电阻R_ON、第一运算放大器A₁、第一NMOS管MN1为一个电压转电流结构，如图4所示，电压转电流单元也使用同样的结构，包括第二运算放大器A₂、第四NMOS管MN4和第七电阻R₃；第二运算放大器A₂的正向输入端作为电压转电流单元的输入端连接第二电容C_P与第二开关S₂的连接点，其负向输入端连接第四NMOS管MN4的源极并通过第七电阻R₃后连接模拟地AGND，其输出端连接第四NMOS管MN4的栅极；第四NMOS管MN4的漏极作为电压转电流单元的输出端。

数字逻辑单元包括钳位单元CLAMP、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第五NMOS管MN5和第六NMOS管MN6，第一PMOS管MP1和第二PMOS管MP2、第三PMOS管MP3、第六PMOS管MP6构成电流镜结构镜像充电电流I_ON。第四PMOS管MP4的栅漏短接并连接第五PMOS管MP5的栅极和电压转电流单元的输出端，其源极连接第五PMOS管MP5和第六PMOS管MP6的源极并连接电源电压VDD；第六PMOS管MP6的栅极连接第一PMOS管MP1的栅极；第五NMOS管MN5的栅漏短接并连接第六NMOS管MN6的栅极和第五PMOS管MP5的漏极，其源极连接第六NMOS管MN6的源极和模拟地AGND；第六NMOS管MN6的漏极连接第六PMOS管MP6的漏极并输出第二电容C_P上的电压经过电压转电流单元转换为电流后与充电电流I_ON相减后的差值电流，差值电流经过钳位单元后连接第二比较器Comp2的负向输入端；第三电阻R_P接在第六NMOS管MN6的漏极和源极之间。

下面结合本实施例的工作原理来进一步描述本发明的技术方案：

图4中，第二NMOS管MN2对应第一开关S1，传输门T₁对应第二开关S₂，第三NMOS管MN3对应第三开关S₃。第四电阻R₄和第五电阻二R₅对输入电压V_IN进行分压，第一运算放大器A₁、第六电阻R_ON、第一NMOS管MN1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第六PMOS管MP6组成电压转电流结构，产生与输入电压V_IN成正比的充电电流I_ON给第一电容C_ON充电，得到与V_IN成正比的电压信息V_A；传输门T₁、第二运算放大器A₂、第四NMOS管MN4、第四PMOS管MP4、第五PMOS管MP6和第七电阻R₃、第三电阻R_P、第二电容C_P组成了与输出成正比的信息V_B，通过第二比较器Comp2比较V_A和V_B得到导通时间控制信号控制产生导通时间T_ON，电压钳位单元CLAMP是将Buck变换器的等效输出电压V_B设定上下限，电压钳位单元的输出电压在下限V_L和上限V_H之间跟随V_B的变化，V_B超出上限V_H将钳位在上限V_H，V_B低于下限V_L将被钳位在下限V_L。当Buck变换器电路启动时或短路时，电压钳位单元输出钳位在下限V_L，设定了系统的最小T_ON导通时间，保证T_ON时间在软启动和短路保护等情况下不会超出预设的区间。

如图3所示，单脉冲计时器模块产生导通时间控制信号控制导通时间T_ON，其中充电电流I_ON为与输入电压V_IN成正比的电流源：

k是系数。第一开关S₁和第二开关S₂受占空比控制，占空比信息由OST模块与逻辑模块生成，第三开关S₃受导通时间T_ON结束的清零信号OST控制，对第二电容C_P的电压逐周期清零。具体工作过程如下，当Buck变换器的输出电压V_OUT变低，导致反馈点他V_FB低于参考电压V_REF时，第一比较器Comp1输出信号翻转，经过逻辑的运算，断开第一开关S₁，闭合第二开关，分别对第一电容C_ON和第二电容C_P充电，直到第二比较器Comp2的两个输入信号相等V_A＝V_B，第二比较器Comp2翻转，输出OST的清零信号；接着，第一开关S₁闭合，第二开关S₂断开，第三开关S₃开启，分别对第一电容C_ON和第二电容C_P均清零，从第一开关S₁闭合到S₃开关闭合的时间为导通时间T_ON。在T_ON期间，由于第二电容C_P保持前一个周期的关断时间T_OFF信息，本周期内第三电阻R_P上的电压V_B电压不变，与输入电压V_IN成正比的充电电流I_ON为第一电容C_ON充电，直到第一电容C_ON充电上的电压V_A等于V_B点电压。在T_OFF期间，第三开关S₃将第二电容C_P复位后，第二开关S₂导通，第二电容C_P被与输入电压V_IN成正比的充电电流I_ON充电。在T_OFF结束时，第二开关S₂关闭，第二电容C_P上保持的电压通过电压转电流单元转换成电流，与输入电压V_IN成正比的充电电流I_ON减去在第三电阻R_P上产生电压V_B，作为下一个周期决定导通时间T_ON的电压。因此V_B点电压可以表示为：

其中R_VI为电压转电流单元的增益。V_B决定了T_ON，由式(2)可知，此时Buck变换器的开关频率为：

由式(3)可知，当调节时间常数R_PC_ON等于R_VIC_P时，开关频率f_SW为

可见本发明提出的Buck变换器的开关频率只取决于R_P和C_ON决定的时间常数，从而稳定了开关频率。

如图5中(a)显示了Buck变换器发生上阶跃变化时的工作时序，由于Buck变换器寄生效应的存在，在发生跳变的瞬间导通时间T_ON不变，关断时间T_OFF减小，等效的占空比加大，开关频率升高。由于T_OFF时间减小，在下一个周期R_P上产生电压V_B相比于前一个周期升高，从而第一电容C_ON需要更长的充电时间使V_A点电压等于V_B点电压，等效的导通时间T_ON增加。通过采样保持电路结构采样前一个周期信息去预测下一个周期等效的输出电压，从而实现单周期输出电压预测技术。

与传统COT控制的Buck变换器中的单脉冲计时器模块不同，本发明采用的单脉冲计时器模块不需要额外增加引脚从输出引入输出电压V_OUT信息，通过采样保持实现等效的输出电压。等效的输出电压V_B实现时序如图5(b)所示，在T_OFF期间，第二电容C_P充电得到电压V_CP，通过电压转电流单元V-I把V_CP电压转成电流，并在T_ON结束后通过第二控制信号OST信号清零，在第三电阻R_P上T_ON时间内利用上一个周期的T_OFF采样电压使得V_B点保持不变，T_ON结束后对V_B点进行放电，充放电电流I_MP3、I_MP6都是与输入电压V_IN成正比，第一电容C_P和第二电容C_ON相等，第六电阻R_ON、第七电阻R₃和第三电阻R_P相等，这样通过采样保持的方法，在单个周期实现了等效的输出电压DkV_IN，进而稳定了开关频率。将第六电阻R_ON外置，通过外部调节电阻R_ON的值可以改变频率。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (6)

1.一种高频率稳定度的Buck变换器，包括功率级和环路控制级，所述功率级包括第一开关管、第二开关管、功率电感和输出电容，

第一开关管的栅极连接第二开关管的栅极并连接所述环路控制级的输出端，其漏极连接所述Buck变换器的输入电压，其源极连接第二开关管的漏极并通过功率电感后连接所述Buck变换器的输出端；

第二开关管的源极连接功率地；

输出电容接在所述Buck变换器的输出端和功率地之间；

所述环路控制级包括第一比较器、第一电阻、第二电阻、单脉冲计时器模块和驱动模块，

第一电阻和第二电阻串联并连接在所述Buck变换器的输出端和功率地之间，其串联点连接第一比较器的负向输入端；

第一比较器的正向输入端连接基准电压；

其特征在于，所述单脉冲计时器模块包括第一开关、第二开关、第三开关、第一电容、第二电容、第三电阻、电压转电流单元、数字逻辑单元和第二比较器，其中第一电容和第二电容的电容值相同；

第一电容一端连接第二比较器的正向输入端和充电电流，另一端连接模拟地；

所述充电电流为与所述Buck变换器的输入电压成正比的电流信号；

第一开关并联在第一电容两端；

第二电容一端通过第二开关后连接所述充电电流，另一端连接模拟地；

第三开关并联在第二电容两端；

所述电压转电流单元用于将第二电容上的电压转换为电流信号；

所述数字逻辑单元用于将所述充电电流与所述电压转电流单元输出的电流信号相减获得差值电流并连接第二比较器的负向输入端；

第二比较器的负向输入端通过第三电阻后连接模拟地，其输出端输出导通时间控制信号；

当第一比较器的负向输入端信号低于其正向输入端信号时，第一比较器输出信号翻转控制第一开关断开、第二开关闭合、第三开关断开；

当第二比较器的负向输入端信号与其正向输入端信号相等时，第二比较器输出的导通时间控制信号翻转，控制第一开关闭合、第二开关断开、第三开关闭合；

所述驱动模块根据所述导通时间控制信号产生所述第一开关管和第二开关管的栅极驱动信号从所述环路控制级的输出端输出。

2.根据权利要求1所述的高频率稳定度的Buck变换器，其特征在于，所述环路控制级还包括第四电阻、第五电阻、第六电阻、第一运算放大器、第一NMOS管、第一PMOS管和第二PMOS管，

第四电阻的一端连接所述Buck变换器的输入电压，另一端连接第一运算放大器的正向输入端并通过第五电阻后连接模拟地；

第一NMOS管的栅极连接第一运算放大器的输出端，其源极连接第一运算放大器的负向输入端并通过第六电阻后连接模拟地，其漏极连接第一PMOS管的栅极和漏极以及第二PMOS管的栅极；

第二PMOS管的源极连接第一PMOS管的源极并连接电源电压，其漏极输出所述连接第一电容的充电电流。

3.根据权利要求2所述的高频率稳定度的Buck变换器，其特征在于，所述环路控制级还包括第三PMOS管，第三PMOS管的栅极连接第一PMOS管的栅极，其源极连接电源电压，其漏极输出所述连接第二开关的充电电流。

4.根据权利要求2所述的高频率稳定度的Buck变换器，其特征在于，所述电压转电流单元包括第二运算放大器、第四NMOS管和第七电阻，其中第三电阻、第六电阻和第七电阻的电阻值相等；

第二运算放大器的正向输入端作为所述电压转电流单元的输入端连接第二电容与第二开关的连接点，其负向输入端连接第四NMOS管的源极并通过第七电阻后连接模拟地，其输出端连接第四NMOS管的栅极；

第四NMOS管的漏极作为所述电压转电流单元的输出端。

5.根据权利要求2或4所述的高频率稳定度的Buck变换器，其特征在于，所述数字逻辑单元包括钳位单元、第四PMOS管、第五PMOS管、第六PMOS管、第五NMOS管和第六NMOS管，

第四PMOS管的栅漏短接并连接第五PMOS管的栅极和所述电压转电流单元的输出端，其源极连接第五PMOS管和第六PMOS管的源极并连接电源电压；

第六PMOS管的栅极连接第一PMOS管的栅极；

第五NMOS管的栅漏短接并连接第六NMOS管的栅极和第五PMOS管的漏极，其源极连接第六NMOS管的源极和模拟地；

第六NMOS管的漏极连接第六PMOS管的漏极并输出所述第二电容上的电压经过所述电压转电流单元转换为电流后与所述充电电流相减后的差值电流，所述差值电流经过所述钳位单元后连接第二比较器的负向输入端；

第三电阻接在第六NMOS管的漏极和源极之间。

6.根据权利要求1所述的高频率稳定度的Buck变换器，其特征在于，所述第一开关为第二NMOS管，第二NMOS管的栅极连接第一控制信号，其漏极连接第一电容的一端和第二比较器的正向输入端，其源极连接第一电容的另一端和模拟地；

所述第二开关为由NMOS管和PMOS管组成的传输门，传输门的一端连接所述充电电流，其另一端通过第二电容后接地，传输门中NMOS管控制端连接第二开关管的栅极同步信号，传输门中PMOS管控制端连接第二开关管的栅极同步信号的反相信号；

第二开关管的栅极同步信号是与第二开关管的栅极驱动信号同频率同相位的信号；

所述第三开关为第三NMOS管，第三NMOS管的栅极连接第二控制信号，其源极连接第二电容的一端和模拟地，其漏极连接第二电容的另一端和电压转电流单元的输入端；

当第一比较器的负向输入端信号低于其正向输入端信号时，第一比较器输出信号翻转控制所述第一控制信号和第二控制信号翻低断开第二NMOS管和第三NMOS管；

当第二比较器的负向输入端信号与其正向输入端信号相等时，第二比较器输出的导通时间控制信号翻转，控制所述第一控制信号和第二控制信号翻高闭合第二NMOS管和第三NMOS管。

Images