CN113037262A - 用于高功率密度降压型开关变换器的开关电流积分器 - Google Patents

Abstract

本发明公开了一种用于高功率密度降压型开关变换器的开关电流积分器电路，包括四个电容，四个传输门，十四个NMOS管，十五个PMOS管和电流源。通过这些元件相互连接构成开关电流电路使传递函数等效成一个积分器，提高了低频增益，并引入了自适应零点来使得Buck环路在不同开关频率下保持稳定，减小芯片面积，解决了传统误差放大器需要引入片外补偿，Buck变换器带宽固定在高频时瞬态响应较差的问题。

Description

用于高功率密度降压型开关变换器的开关电流积分器

技术领域

本发明属于集成电路领域与功率变换器领域，具体涉及一种应用于高功率密度降压型开关变换器的开关电流积分器。

背景技术

作为PMIC的一部分，DC-DC变换器以其转换效率高的特点在便携式电子产品、计算机、通讯和汽车电子等领域得到了广泛的应用。近年来,小型化、轻型化、便携式电子产品更受大众的欢迎。但是,在这些电子设备之中有一个很重要的问题：电池利用率低、续航能力差。为了解决这个问题，高功率密度的DC-DC转换器芯片也就理所当然成为了未来发展的方向。采用恒定导通时间(COT)结构的Buck型DC-DC变换器是近年来各界主要研究的热点，它具有响应速度快，轻载时效率较高的特点。如图1所示，传统的谷值电流模COT控制模式结构较为复杂且引入了误差放大器，一般情况下需要额外的片外补偿才能稳定工作，片外补偿所占用的面积比较大，这与我们高功率密度的发展方向相悖。

发明内容

传统谷值电流模COT控制中误差放大器的增益很高，为了满足最低工作频率下带宽要求，Buck带宽压到了比较低的范围，当工作在高频时，电路瞬态响应速度就会受到影响。本发明提出了一种开关电流积分器电路，具有结构简单，引入自适应零点随开关频率动态补偿从而提升高频瞬态特性等特点，解决了传统误差放大器需要引入片外补偿，Buck变换器带宽固定在高频时瞬态响应较差的问题。

本发明的技术方案为：

一种用于高功率密度降压型开关变换器的开关电流积分器，包括第一电容、第二电容、第三电容、第四电容、第一传输门，第二传输门、第三传输门、第四传输门、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管和电流源。

第一PMOS管的源极连接电源VDD，其栅极连接第四PMOS管的栅极、第五PMOS管的栅极、第七PMOS管的栅极、第九PMOS管的栅极、第十一PMOS管的栅极、第十三PMOS管的栅极和第十五PMOS管的栅极，其漏极连接第二NMOS管的漏极。

第二PMOS管的源极连接电源VDD，其栅极连接第三PMOS管的栅极、第四PMOS管的漏极、第一传输门的一端和电流源I_FB，其漏极连接第四PMOS管的源极。

第三PMOS管的源极连接电源VDD，其漏极连接第五PMOS管的源极。

第一电容的一端连接电源VDD，其另一端连接第一传输门的另一端和第六PMOS管的栅极。

第六PMOS管的源极连接电源VDD，其漏极连接第七PMOS管的源极。

第八PMOS管的源极连接电源VDD，其栅极连接第三电容的一端和第三传输门的一端，其漏极连接第九PMOS管的源极。

第三电容的另一端连接电源VDD。

第十PMOS管的源极连接电源VDD，其栅极连接第三传输门的另一端、第十一PMOS管的漏极和第十一NMOS管的漏极，其漏极连接第十一PMOS管的源极。

第十二PMOS管的源极连接电源VDD，其栅极连接第十四PMOS管的栅极、第十三PMOS管的漏极和第十三NMOS管的漏极，其漏极连接第十三PMOS管的源极。

第十四PMOS管的源极连接电源VDD，其漏极连接第十五PMOS管的源极。

第五PMOS管的漏极连接第五NMOS管的漏极、第七PMOS管的漏极、第七NMOS管的漏极、第九PMOS管的漏极、第九NMOS管的漏极、第十NMOS管的栅极、第四传输门的一端和第十四NMOS管的栅极。

第一NMOS管的栅极、漏极连接第二NMOS管的栅极、第三NMOS管的栅极、第五NMOS管的栅极、第七NMOS管的栅极、第九NMOS管的栅极、第十一NMOS管的栅极、第十三NMOS管的栅极和电流源I_BIAS，其源极连接地VSS。

第二NMOS管的源极连接地VSS。

第三NMOS管的漏极连接第四NMOS管的栅极、第六NMOS管的栅极、第二传输门的一端和电流源I_REF，其源极连接第四NMOS管的漏极。

第五NMOS管源极连接第六NMOS管的漏极。

第七NMOS管的源极连接第八NMOS管的漏极。

第九NMOS管的源极连接第十NMOS管的漏极。

第十一NMOS管的源极连接第十二NMOS管的漏极。

第十三NMOS管的源极连接第十四NMOS管的漏极。

第四NMOS管的源极连接地VSS。

第六NMOS管的源极连接地VSS。

第八NMOS管的栅极连接第二电容的一端和第二传输门的另一端，其源极连接地VSS。

第二电容的另一端连接地VSS。

第十NMOS管的源极连接地VSS。

第十二NMOS管的栅极连接第四电容的一端和第四传输门的另一端，其源极连接地VSS。

第四电容的另一端连接地VSS。

第十四NMOS管的源极连接地VSS；

第十五PMOS管的漏极输出开关电流。

本发明的有益效果是：通过传输门、电容组成的采样保持电路和一系列电流镜构成开关电流电路使传递函数等效成一个积分器，提高了低频增益，并引入了自适应零点来使得Buck环路在无需片外补偿的情况下保持稳定，减小芯片面积。

附图说明

图1为谷值电流模COT型Buck变换器系统结构图

图2为本发明开关电流积分器运用在误差放大器中的结构示意图。

图3为本发明一种用于高功率密度降压型开关变换器的开关电流积分器的具体电路示意图。

图4为使用本发明开关电流积分器后的Buck变换器在不同开关频率下的Bode图。

图5和图6分别为使用本发明开关电流积分器后的Buck变换器在1MHz和6MHz开关频率下的瞬态响应仿真波形。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述：

本发明用于高功率密度降压型开关变换器的开关电流积分器的具体电路如图3所示，包括第一电容C₁、第二电容C₂、第三电容C₃、第四电容C₄、第一传输门TG₁，第二传输门TG₂、第三传输门TG₃、第四传输门TG₄、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15和电流源I_BIAS、I_FB、I_REF。

第一PMOS管MP1的源极连接电源VDD，其栅极连接第四PMOS管MP4的栅极、第五PMOS管MP5的栅极、第七PMOS管MP7的栅极、第九PMOS管MP9的栅极、第十一PMOS管MP11的栅极、第十三PMOS管MP13的栅极和第十五PMOS管MP15的栅极，其漏极连接第二NMOS管MN2的漏极；第二PMOS管MP2的源极连接电源VDD，其栅极连接第三PMOS管MP3的栅极、第四PMOS管MP4的漏极、第一传输门TG₁的一端和电流源I_FB，其漏极连接第四PMOS管MP4的源极；第三PMOS管MP3的源极连接电源VDD，其漏极连接第五PMOS管MP5的源极；第一电容C₁的一端连接电源VDD，其另一端连接第一传输门TG₁的另一端和第六PMOS管MP6的栅极；第六PMOS管MP6的源极连接电源VDD，其漏极连接第七PMOS管MP7的源极；第八PMOS管MP8的源极连接电源VDD，其栅极连接第三电容C₃的一端和第三传输门TG₃的一端，其漏极连接第九PMOS管MP9的源极；第三电容C₃的另一端连接电源VDD；第十PMOS管MP10的源极连接电源VDD，其栅极连接第三传输门TG₃的另一端、第十一PMOS管MP11的漏极和第十一NMOS管MN11的漏极，其漏极连接第十一PMOS管MP11的源极；第十二PMOS管MP12的源极连接电源VDD，其栅极连接第十四PMOS管MP14的栅极、第十三PMOS管MP13的漏极和第十三NMOS管MN13的漏极，其漏极连接第十三PMOS管MP13的源极；第十四PMOS管MP14的源极连接电源VDD，其漏极连接第十五PMOS管MP15的源极；第五PMOS管MP5的漏极连接第五NMOS管MN5的漏极、第七PMOS管MP7的漏极、第七NMOS管MN7的漏极、第九PMOS管MP9的漏极、第九NMOS管MN9的漏极、第十NMOS管MN10的栅极、第四传输门TG₄的一端和第十四NMOS管MN14的栅极；第一NMOS管MN1的栅极、漏极连接第二NMOS管MN2的栅极、第三NMOS管MN3的栅极、第五NMOS管MN5的栅极、第七NMOS管MN7的栅极、第九NMOS管MN9的栅极、第十一NMOS管MN11的栅极、第十三NMOS管MN13的栅极和电流源I_BIAS，其源极连接地VSS；第二NMOS管MN2的源极连接地VSS；第三NMOS管MN3的漏极连接第四NMOS管MN4的栅极、第六NMOS管MN6的栅极、第二传输门TG₂的一端和电流源I_REF，其源极连接第四NMOS管MN4的漏极；第五NMOS管MN5源极连接第六NMOS管MN6的漏极；第七NMOS管MN7的源极连接第八NMOS管MN8的漏极；第九NMOS管MN9的源极连接第十NMOS管MN10的漏极；第十一NMOS管MN11的源极连接第十二NMOS管MN12的漏极；第十三NMOS管MN13的源极连接第十四NMOS管MN14的漏极；第四NMOS管MN4的源极连接地VSS；第六NMOS管MN6的源极连接地VSS；第八NMOS管MN8的栅极连接第二电容C₂的一端和第二传输门TG₂的另一端，其源极连接地VSS；第二电容C₂的另一端连接地VSS；第十NMOS管MN10的源极连接地VSS；第十二NMOS管MN12的栅极连接第四电容C₄的一端和第四传输门TG₄的另一端，其源极连接地VSS；第四电容C₄的另一端连接地VSS；第十四NMOS管MN14的源极连接地VSS。

将本发明提出用于高功率密度降压型开关变换器的开关电流积分器，是谷值电流模COT型Buck变换器中开关电流型误差放大器中的关键部分，开关电流积分器将误差放大器中每个周期由于压差产生的电流进行累加，通过环路调控，最终使得压差为零，输出电压保持不变，本实施例的工作原理为：

本发明采用的误差放大器结构如图2所示，由于电路中使用了采样保持电路，所以在每个开关周期都有各自的电流值，本周期跨导放大器输出电流为x[n]，上周期的为x[n-1]，本周期开关电流电路的输出电流为y[n]，上周期的为y[n-1]，V_FB为芯片输出电压的经过分压后的Feedback电压，V_REF为基准电压0.6V，4为跨导放大器输出电流经过电流镜到误差放大器输出端的放大倍数，R_EA为误差放大器的输出电阻，阻值不大，所以除开开关电流电路的误差放大器增益不高。

跨导放大器输出电流x[n]经过k倍(k小于1)的缩小处理之后，与上个周期的跨导放大器输出电流k x[n-1]、上个周期的开关电流输出y[n-1]相加后，叠加到EA输出端生成电压V_C。所以，本周期开关电流y[n]可以表示为：

y[n]＝k·x[n]+k·x[n-1]+y[n-1] (1)

EA的总输出电流可以表示为：

I_EA＝I_y+4I_x (2)

从系统的角度上看，V_FB与V_REF之间的压差产生电流x[n]，x[n-1]电流的引入是为了让开关电流电路的传递函数与积分器更吻合，使得电路在高频时表现更好。开关电流电路把每个周期由于压差产生的电流进行累加，通过环路调控，最终压差为零。

如图3，偏置电流I_BIAS经过MN1、MN2、MP1管为Cascode管提供偏置，误差放大器EA生成的两股电流I_FB和I_REF流入开关电流模块并做差形成本周期的电流x[n]，TG1和C1、TG2和C2这两组采样保持电路将上个周期的I_FB和I_REF信息保存起来并在本周期做差形成电流x[n-1]；同理，TG3和C3、TG4和C4这两组采样保持电路将上周期的y[n]电流保存下来形成y[n-1]电流。传输门TG1、TG2、TG3和TG4受下管开关信号BG控制，BG为高时，TG1、TG2、TG3打开，TG4与它们反相。这样，使得在每个周期各个电流都满足以下关系：

y[n]＝k·x[n]+k·x[n-1]+y[n-1]

对此开关电流型的误差放大器进行建模，由上式可知，开关电流电路的输出电流y[n]存在如下关系：

y[n]＝k·x[n]+k·x[n-1]+y[n-1]

将其转换到z域可得：

Y(z)＝k·X(z)+k·z^-1·X(z)+z^-1·Y(z) (3)

整理得：

利用双线性变换转换到s域可得：

其中f_SW为开关频率，可以看到这与积分器的传递函数相似。接下来计算整个误差放大器的传递函数H_EA(s)，由式(2)可知：

H_EA(s)＝g_m·[4+H(s)]·R_EA (6)

化简得：

传递函数中的1/s使得EA在低频时增益很高。而且，电路结构引入了一个额外的零点，它是随开关频率自适应变化的，这有利于变换器的自适应补偿。

EA输出电压v_C到电感电流i_L的传递函数可表达为：

其中

所以，总环路传递函数为：

其中，

R_ESR为输出电容的ESR电阻，R_L为负载电阻，C_O为输出电容。

本发明采用matlab对所设计的降压型开关变换器绘制波特图。在1MHz和6MHz开关频率下变换器环路的频率响应如图4所示，输出电容分别为70μF和10μF。在1MHz开关频率下环路带宽为125kHz，而在6MHz开关频率下环路带宽为732kHz，相位裕度都为78.5°，高频下带宽得到明显提升。另外还采用0.18μm CMOS工艺使用Hspice软件对使用所设计开关电流积分器的开关变换器进行仿真验证，图5和图6分别为本发明在1MHz和6MHz开关频率下的瞬态响应波形，开关频率为1MHz时，系统的瞬态响应特性，当负载发生上阶跃时，输出电压下冲60mV，恢复时间27.7μs；当负载发生下阶跃时，输出电压上冲55mV，恢复时间28.4μs。开关频率为6MHz时，系统的瞬态响应特性，当负载发生上阶跃时，输出电压下冲80mV，恢复时间6.3μs；当负载发生下阶跃时，输出电压上冲80mV，恢复时间5.5μs。通过对比可以看出本发明提出的开关电流型误差放大器能够在高开关频率下实现自适应带宽，获得较快的瞬态响应速度。

Claims (1)

1.用于高功率密度降压型开关变换器的开关电流积分器，包括第一电容、第二电容、第三电容、第四电容、第一传输门，第二传输门、第三传输门、第四传输门、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管和电流源；

第一PMOS管的源极连接电源VDD，其栅极连接第四PMOS管的栅极、第五PMOS管的栅极、第七PMOS管的栅极、第九PMOS管的栅极、第十一PMOS管的栅极、第十三PMOS管的栅极和第十五PMOS管的栅极，第一PMOS管的漏极连接第二NMOS管的漏极；

第二PMOS管的源极连接电源VDD，其栅极连接第三PMOS管的栅极、第四PMOS管的漏极、第一传输门的一端和电流源I_FB，第二PMOS管的漏极连接第四PMOS管的源极；

第三PMOS管的源极连接电源VDD，其漏极连接第五PMOS管的源极；

第一电容的一端连接电源VDD，第一电容的另一端连接第一传输门的另一端和第六PMOS管的栅极；

第六PMOS管的源极连接电源VDD，其漏极连接第七PMOS管的源极；

第八PMOS管的源极连接电源VDD，其栅极连接第三电容的一端和第三传输门的一端，第八PMOS管的漏极连接第九PMOS管的源极；

第三电容的另一端连接电源VDD；

第十PMOS管的源极连接电源VDD，其栅极连接第三传输门的另一端、第十一PMOS管的漏极和第十一NMOS管的漏极，第十PMOS管的漏极连接第十一PMOS管的源极；

第十二PMOS管的源极连接电源VDD，其栅极连接第十四PMOS管的栅极、第十三PMOS管的漏极和第十三NMOS管的漏极，第十二PMOS管的漏极连接第十三PMOS管的源极；

第十四PMOS管的源极连接电源VDD，其漏极连接第十五PMOS管的源极；

第五PMOS管的漏极连接第五NMOS管的漏极、第七PMOS管的漏极、第七NMOS管的漏极、第九PMOS管的漏极、第九NMOS管的漏极、第十NMOS管的栅极、第四传输门的一端和第十四NMOS管的栅极；

第一NMOS管的栅极、漏极连接第二NMOS管的栅极、第三NMOS管的栅极、第五NMOS管的栅极、第七NMOS管的栅极、第九NMOS管的栅极、第十一NMOS管的栅极、第十三NMOS管的栅极和电流源I_BIAS，第一NMOS管的源极连接地VSS；

第二NMOS管的源极连接地VSS；

第三NMOS管的漏极连接第四NMOS管的栅极、第六NMOS管的栅极、第二传输门的一端和电流源I_REF，第三NMOS管的源极连接第四NMOS管的漏极；

第五NMOS管源极连接第六NMOS管的漏极；

第七NMOS管的源极连接第八NMOS管的漏极；

第九NMOS管的源极连接第十NMOS管的漏极；

第十一NMOS管的源极连接第十二NMOS管的漏极；

第十三NMOS管的源极连接第十四NMOS管的漏极；

第四NMOS管的源极连接地VSS；

第六NMOS管的源极连接地VSS；

第八NMOS管的栅极连接第二电容的一端和第二传输门的另一端，其源极连接地VSS；

第二电容的另一端连接地VSS；

第十NMOS管的源极连接地VSS；

第十二NMOS管的栅极连接第四电容的一端和第四传输门的另一端，其源极连接地VSS；

第四电容的另一端连接地VSS；

第十四NMOS管的源极连接地VSS；

第十五PMOS管的漏极输出开关电流。

Images