CN113676159B - 振荡器、芯片及电子设备 - Google Patents

Abstract

本发明提供一种振荡器、芯片及电子设备，包括：振荡信号产生模块、差分转单端模块及反馈控制模块；所述振荡信号产生模块连接于所述反馈控制模块的输出端，基于所述反馈控制模块输出的第一电流及第二电流交替调整两路差分通路上对管的源极电压，以产生差分振荡信号；差分转单端模块，连接于所述振荡信号产生模块的输出端，用于将所述差分振荡信号转换为单端时钟信号；反馈控制模块，连接于所述差分转单端模块的输出端，基于所述单端时钟信号控制所述第一电流及所述第二电流交替输出，对所述单端时钟信号进行负反馈。本发明结构简单、占用芯片面积小、功耗低、温度偏移小，可以满足高集成度和低功耗的需求。

Description

振荡器、芯片及电子设备

技术领域

本发明涉及集成电路设计领域，特别是涉及一种振荡器、芯片及电子设备。

背景技术

振荡器作为时钟产生模块，是一个非常常用的模块，广泛应用在智能家居，车载系统，可穿戴设备，无线蓝牙控制等领域。而随着互联网，通讯，物联网，车联网技术的发展，片上系统要求越来越严苛，对系统的集成度要求越来越高，因此对振荡器的可集成性提出要求，分立时钟源已经不适应发展的需求。目前可以用在片上集成的时钟源包含LC振荡器、环形振荡器及张弛振荡器；其中，LC振荡器需要在片上实现电感L，这个会占用大面积，不利于成本控制；环形振荡器时钟源温度偏差大且结构复杂；而张弛振荡器相比前两者，有着更简单的架构和更小的面积，更容易集成；因此张弛振荡器是目前用得比较多的时钟源结构。

此外，在一些分离器件设计中也会用到振荡器，特别是一些钟控模块，比如模拟数字转换器(ADC)。在同步ADC中，振荡器作为ADC转换控制的重要模块必不可少，其中用得较多的也是张弛振荡器。

一般来说，振荡器的输出时钟的温度偏移以及振荡器功耗是评价振荡器性能是否优异的两大指标。因此，在张弛振荡器的基础上如何进一步优化温度偏移以及振荡器功耗已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种振荡器、芯片及电子设备，用于解决现有技术中振荡器温度偏移大，功耗大，架构复杂，占用面积大等问题。

为实现上述目的及其他相关目的，本发明提供一种振荡器，所述振荡器至少包括：

振荡信号产生模块、差分转单端模块及反馈控制模块；

所述振荡信号产生模块连接于所述反馈控制模块的输出端，基于所述反馈控制模块输出的第一电流及第二电流交替调整两路差分通路上对管的源极电压，以产生差分振荡信号；

差分转单端模块，连接于所述振荡信号产生模块的输出端，用于将所述差分振荡信号转换为单端时钟信号；

反馈控制模块，连接于所述差分转单端模块的输出端，基于所述单端时钟信号控制所述第一电流及所述第二电流交替输出，对所述单端时钟信号进行负反馈。

可选地，所述振荡信号产生模块包括两个对管、第一PMOS偏置管、第二PMOS偏置管、第一NMOS偏置管、第二NMOS偏置管、第一电阻、第一电容及第二电容；两个对管分别经由所述第一PMOS偏置管及第二PMOS偏置管连接电源电压，经由所述第一NMOS偏置管及所述第二NMOS偏置管接地，两个对管的漏极输出所述差分振荡信号；所述第一电阻连接于两个对管的源极之间；所述第一电容及所述第二电容的一端分别连接各对管的漏极，另一端接地；

所述对管为NMOS时，一组对管包括第一NMOS对管及第二NMOS对管，所述第一NMOS对管的漏极连接所述第一PMOS偏置管，源极连接所述第一NMOS偏置管，栅极连接预设电压；所述第二NMOS对管的漏极连接所述第二PMOS偏置管，源极连接所述第二NMOS偏置管，栅极连接所述预设电压；

所述对管为PMOS时，一组对管包括第一PMOS对管及第二PMOS对管，所述第一PMOS对管的源极连接所述第一PMOS偏置管，漏极连接所述第一NMOS偏置管，栅极连接所述预设电压；所述第二PMOS对管的源极连接所述第二PMOS偏置管，漏极连接所述第二NMOS偏置管，栅极连接所述预设电压。

更可选地，所述反馈控制模块包括参考电流产生单元、电流镜、第一开关及第二开关；所述参考电流产生单元输出参考电流；所述电流镜连接所述参考电流产生单元，基于所述参考电流产生所述第一电流及所述第二电流；所述第一开关的一端接收所述第一电流，另一端连接所述振荡信号产生模块；所述第二开关的一端接收所述第二电流，另一端连接所述振荡信号产生模块；所述第一开关及所述第二开关的控制端分别连接所述单端时钟信号及所述单端时钟信号的反信号。

更可选地，所述参考电流产生单元包括功率管、运算放大单元及第二电阻；所述功率管的漏极连接所述第二电阻的第一端，源极连接所述电流镜，栅极连接所述运算放大单元的输出端；所述运算放大单元的输入端分别连接参考电压及所述功率管的漏极；

当所述功率管为PMOS功率管时，所述第二电阻的第二端接地；当所述功率管为NMOS功率管时，所述第二电阻的第二端连接所述电源电压。

更可选地，所述第一电阻与所述第二电阻的类型相同。

更可选地，所述第二电阻为可调电阻。

更可选地，所述反馈控制模块还包括第一反相单元及第二反相单元，所述第一反相单元与所述第二反相单元依次串联，用于产生所述第一开关及所述第二开关的控制信号。

可选地，所述第一电流与所述第二电流的大小相等。

更可选地，所述差分转单端模块包括差分输入管，负载单元及电流源；

所述对管为NMOS时，所述差分输入管包括第一NMOS输入管、第二NMOS输入管，所述第一NMOS输入管及所述第二NMOS输入管的源极经由所述电流源接地，栅极分别连接所述差分振荡信号，漏极经由所述负载单元连接电源电压；

所述对管为PMOS时，所述差分输入管包括第一PMOS输入管、第二PMOS输入管，所述第一PMOS输入管及所述第二PMOS输入管的源极经由所述电流源连接所述电源电压，栅极分别连接所述差分振荡信号，漏极经由所述负载单元接地。

更可选地，所述对管为NMOS时，所述负载单元包括第一PMOS负载管及第二PMOS负载管；所述第一PMOS负载管的漏极和栅极连接所述第一NMOS输入管的漏极，源极连接所述电源电压；所述第二PMOS负载管的源极连接所述电源电压，栅极连接所述第一PMOS负载管的栅极，漏极连接所述第二NMOS输入管的漏极；

所述对管为PMOS时，所述负载单元包括第一NMOS负载管及第二NMOS负载管；所述第一NMOS负载管的漏极和栅极连接所述第一PMOS输入管的漏极，源极接地；所述第二NMOS负载管的源极接地，栅极连接所述第一NMOS负载管的栅极，漏极连接所述第二PMOS输入管的漏极。

为实现上述目的及其他相关目的，本发明提供一种芯片，所述芯片至少包括：上述振荡器。

为实现上述目的及其他相关目的，本发明提供一种电子设备，所述电子设备至少包括：上述振荡器。

如上所述，本发明的振荡器、芯片及电子设备，具有以下有益效果：

本发明的振荡器、芯片及电子设备采用张弛振荡器架构，结构简单、占用芯片面积小；采用差分转单端模块使振荡信号产生模块的输出摆幅可以做到很小，大大减小整个振荡器的功耗；第一电阻和第二电阻采用同一类型的电阻，且第二电阻可调，有效减小温度偏移；可以满足高集成度和低功耗的需求。

附图说明

图1显示为本发明的振荡器的一种实现方式示意图。

图2显示为本发明的振荡器的另一种实现方式示意图。

元件标号说明

1-振荡器；11-振荡信号产生模块；12-差分转单端模块；13-反馈控制模块；131-参考电流产生单元；132-电流镜。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图1所示，本实施例提供一种振荡器1，所述振荡器1包括：

振荡信号产生模块11、差分转单端模块12及反馈控制模块13。

如图1所示，所述振荡信号产生模块11连接于所述反馈控制模块13的输出端，基于所述反馈控制模块13输出的第一电流及第二电流交替调整两条差分通路上对管的源极电压，以产生差分振荡信号。

具体地，在本实施例中，所述振荡信号产生模块11的对管采用NMOS管实现。作为示例，所述振荡信号产生模块11包括第一NMOS对管MN1、第二NMOS对管MN2、第一PMOS偏置管MP1、第二PMOS偏置管MP2、第一NMOS偏置管MN3、第二NMOS偏置管MN4、第一电阻R1、第一电容C1及第二电容C2。所述第一NMOS偏置管MN3的源极接地，栅极连接第一偏置电压Vbn1，漏极连接所述第一NMOS对管MN1的源极；所述第一NMOS对管MN1的栅极连接预设电压VB，漏极连接所述第一PMOS偏置管MP1的漏极；所述第一PMOS偏置管MP1的栅极连接第二偏置电压Vbp1，源极连接电源电压VDD；所述第二NMOS偏置管MN4的源极接地，栅极连接所述第一偏置电压Vbn1，漏极连接所述第二NMOS对管MN2的源极；所述第二NMOS对管MN2的栅极连接所述预设电压VB，漏极连接所述第二PMOS偏置管MP2的漏极；所述第二PMOS偏置管MP2的栅极连接所述第二偏置电压Vbp1，源极连接所述电源电压VDD。所述第一PMOS偏置管MP1、所述第一NMOS对管MN1及所述第一NMOS偏置管MN3形成一条电源到地的通路，所述第二PMOS偏置管MP2、所述第二NMOS对管MN2及所述第二NMOS偏置管MN4形成另一条电源到地的通路，两条通路输出差分信号；所述第一PMOS偏置管MP1与所述第一NMOS对管MN1的连接节点作为正相输出端OUTP；所述第一电容C1的一端连接所述振荡信号产生模块11的正相输出端，另一端接地；所述第二PMOS偏置管MP2与所述第二NMOS对管MN2的连接节点作为反相输出端OUTN；所述第二电容C2的一端连接所述振荡信号产生模块11的反相输出端，另一端接地；所述第一电阻R1连接于所述第一NMOS对管MN1的源极(A点)与所述第二NMOS对管MN2的源极(B点)之间，两端分别输入所述第一电流I1及所述第二电流I2。进一步地，两路差分通路中对应的器件尺寸相同，即所述第一NMOS偏置管MN3与所述第二NMOS偏置管MN4尺寸相同，所述第一NMOS对管MN1与所述第二NMOS对管MN2尺寸相同，所述第一PMOS偏置管MP1与所述第二PMOS偏置管MP2尺寸相同，所述第一电容C1与所述第二电容C2容量相同。

需要说明的是，在实际使用中，可根据需要设置所述振荡信号产生模块11的结构，任意能基于所述第一电流与所述第二电流产生差分振荡信号的电路结构均适用于本发明，不以本实施例为限。

如图1所示，所述差分转单端模块12连接于所述振荡信号产生模块11的输出端，用于将所述差分振荡信号转换为单端时钟信号。

具体地，所述差分转单端模块12包括差分输入管、负载单元及电流源；在本实施例中，所述差分输入管采用NMOS管实现，所述负载单元采用PMOS管实现，所述电流源采用NMOS管实现。作为示例，所述差分转单端模块12包括第一NMOS输入管MN5、第二NMOS输入管MN6、第一PMOS负载管MP3、第二PMOS负载管MP4及第一NMOS管MN7。所述第一NMOS管MN7的源极接地，栅极连接所述第一偏置电压Vbn1(在实际使用中，可根据需要连接相应的偏置电压，不以本实施例为限)；所述第一NMOS输入管MN5与所述第二NMOS输入管MN6构成差分输入对管，源极连接所述第一NMOS管MN7的漏极，栅极分别连接所述振荡信号产生模块11的正相、反相输出端；所述第一PMOS负载管MP3的漏极和栅极连接所述第一NMOS输入管MN5的漏极，源极连接所述电源电压VDD；所述第二PMOS负载管MP4的源极连接所述电源电压VDD，栅极连接所述第一PMOS负载管MP3的栅极，漏极连接所述第二NMOS输入管MN6的漏极。

需要说明的是，在实际使用中，可根据需要设置所述差分转单端模块12的结构，任意能将差分信号转换为单端信号的电路结构均适用于本发明，不以本实施例为限。

如图1所示，所述反馈控制模块13连接于所述差分转单端模块12的输出端，基于所述单端时钟信号控制所述第一电流及所述第二电流交替输出，对所述单端时钟信号进行负反馈。

具体地，所述反馈控制模块13包括参考电流产生单元131、电流镜132、第一开关SW1及第二开关SW2。所述参考电流产生单元131输出参考电流Itrim；所述电流镜132连接所述参考电流产生单元131，基于所述参考电流Itrim产生所述第一电流I1及所述第二电流I2；所述第一开关SW1的一端接收所述第一电流I1，另一端连接所述振荡信号产生模块11；所述第二开关SW2的一端接收所述第二电流I2，另一端连接所述振荡信号产生模块11；所述第一开关SW1及所述第二开关SW2的控制端分别连接所述单端时钟信号及所述单端时钟信号的反信号。在本实施例中，所述电流镜132采用PMOS管实现；所述参考电流产生单元131包括PMOS功率管MP5、运算放大单元A1及第二电阻R2(在本实施例中，所述第二电阻R2为可调电阻)；所述PMOS功率管MP5的漏极连接所述第二电阻R2的第一端，源极连接所述电流镜，栅极连接所述运算放大单元A1的输出端；所述运算放大单元A1的输入端分别连接参考电压VREF及所述PMOS功率管MP5的漏极(作为示例，所述运算放大单元A1的正相输入端连接所述PMOS功率管MP5的漏极，反相输入端连接所述参考电压VREF，在实际使用中可将输入信号与输入端的极性的对应关系互换，能产生本发明的参考电流Itrim即可，不以本实施例为限)；所述第二电阻R2的第二端接地。所述电流镜132包括第一PMOS管MP6、第二PMOS管MP7及第三PMOS管MP8；所述第一PMOS管MP6的漏极和栅极连接所述参考电流Itrim，源极连接所述电源电压；所述第二PMOS管MP7的源极连接所述电源电压，栅极连接所述第一PMOS管MP6的栅极；所述第三PMOS管MP8的源极连接所述电源电压，栅极连接所述第一PMOS管MP6的栅极。所述第一开关SW1连接所述第二PMOS管MP7的漏极，所述第二开关SW2连接所述第三PMOS管MP8的漏极。作为示例，所述第一电流I1与所述第二电流I2大小相等(且等于所述参考电流Itrim)，在实际使用中可根据器件参数设置所述第一电流I1与所述第二电流I2的大小。

具体地，作为本发明的另一种实现方式，所述反馈控制模块13还包括第一反相单元not1及第二反相单元not2，所述第一反相单元not1与所述第二反相单元not2依次串联，用于产生所述第一开关SW1及所述第二开关SW2的控制信号，同时提高驱动能力，得到CK_OUT。

需要说明的是，在实际使用中，可根据需要设置所述反馈控制模块13的结构，任意能基于所述单端时钟信号控制所述第一电流及所述第二电流交替输出、对所述单端时钟信号进行负反馈的电路结构均适用于本发明，不以本实施例为限。

需要说明的是，在本实施例中，所述差分转单端模块12的输出端设置于所述第二PMOS负载管MP4与所述第二NMOS输入管MN6的漏极，则，为了实现负反馈，所述单端时钟信号或所述单端时钟信号的同相信号控制所述第二开关SW2，以此增大A点的电位；所述单端时钟信号的反相信号控制所述第一开关SW1，以此增大B点的电位。在实际使用中，可根据实际需要调整各模块的结构及信号极性，进而实现负反馈；包括但不限于调整所述振荡信号产生模块11的输出信号与所述差分转单端模块12的输入端的关系、调整所述差分转单端模块12的输出信号的极性、调整所述第一电流I1及所述第二电流I2的方向(流入A点、B点，或流出A点、B点；可采用PMOS电流镜实现流入A点、B点的方案，可采用NMOS电流镜实现流出A点、B点的方案)，在此不一一赘述。

本实施例的振荡器的工作原理如下：

假设初始态CK_OUT为高，此时所述第二开关SW2闭合，所述第一开关SW1断开，这样就有第二电流I2注入A点，在本实施例中，所述第一PMOS管MP6、所述第二PMOS管MP7及所述第三PMOS管MP8尺寸相同，所述第二PMOS管MP7及所述第三PMOS管MP8复制流过所述第一PMOS管MP6的电流Itrim，且Itrim＝VREF/R2，因此注入A点的第二电流I2大小也为Itrim。第二电流I2注入A点，使得A点电压被抬高，所述第一NMOS对管MN1的栅源电压VGS变小，因此，通过所述第一PMOS偏置管MP1流向所述第一电容C1的充电电流会变大，所述振荡信号产生模块11的正相输出端OUTP的电压会上升，所述振荡信号产生模块11的反相输出端OUTN的电压会相对变小，得到差分振荡信号。经过所述差分转单端模块12的放大和单端转差分，所述差分转单端模块12的输出端OUT2的电压会下降，经过两级反相单元后输出CK_OUT就被拉低，这样就完成了时钟从高到低的跳变，完成此过程需要花费的时间就为半个时钟周期长度。

CK_OUT跳变为低，此时，所述第二开关SW2由闭合态转变成断开态，所述第一开关SW1由断开态转变成闭合态，因此注入A点的第二电流I2被阻断，第一电流I1流向B点，B点电压被抬升，所述第二NMOS对管MN2的VGS变小，通过所述第二PMOS偏置管MP2流向所述第二电容C2的电流变大，给所述第二电容C2充电，所述振荡信号产生模块11的反相输出端OUTN的电压逐渐变高，同时，所述第一NMOS对管MN1的栅源电压VGS相对变大，流经所述第一PMOS偏置管MP1的电流更多的被所述第一NMOS对管MN1抽走，此时连接所述振荡信号产生模块11的正相输出端OUTP的第一电容C1也会通过所述第一NMOS对管MN1放电，因此所述振荡信号产生模块11的正相输出端OUTP电压会逐渐被拉低。所述差分转单端模块12的输出端OUT2从低拉到高，经过两级反相单元作用后CK_OUT从低跳变到高，这样就完成了时钟另外半个周期。按照此种过程不断循环下去，一个连续的方形时钟波形即产生。

根据上述分析，可计算出翻转周期：

其中，K为一个与温度无关的量(带量纲)，CL为所述第一电容C1及所述第二电容C2的容值；又Itrim是参考电压VREF通过运算放大单元钳位到第二电阻R2上产生的一股电流，其大小可表示为Itrim＝VREF/Rtrim，因此，

上式中参考电压VREF是一个可由带隙电路产生一个准确地参考电压；所述第一电阻R1和所述第二电阻R2在片上实现可以用同一个类型的电阻，因此其温度系数和工艺角偏差可以抵消；所述第一电容C1和所述第二电容C2是片上电容，其温度系数很小，其工艺角偏差可以通过调节所述第二电阻R2的大小来补偿。因此最终输出频率fck_out＝1/T，具有低温度偏移特性。

此外，本发明的振荡器1的架构简单、差分转单端模块的存在使得振荡信号产生模块的输出摆幅可以做到很小，因此，整个振荡器的功耗可以做到很低。

实施例二

如图2所示，本实施例提供一种振荡器1，与实施例一的不同之处在于，本实施例的振荡器采用与实施例一不同的器件。

如图2所示，所述振荡信号产生模块11连接于所述反馈控制模块13的输出端，基于所述反馈控制模块13输出的第一电流及第二电流交替调整两条差分通路上对管的源极电压，以产生差分振荡信号。在本实施例中，所述振荡信号产生模块11的对管采用PMOS管实现，

具体地，作为示例，所述振荡信号产生模块11包括第一PMOS对管MP9、第二PMOS对管MP10、第一PMOS偏置管MP1、第二PMOS偏置管MP2、第一NMOS偏置管MN3、第二NMOS偏置管MN4、第一电阻R1、第一电容C1及第二电容C2。所述第一PMOS对管MP9的源极经由所述第一PMOS偏置管MP1连接电源电压，栅极连接预设电压VB，漏极经由所述第一NMOS偏置管MN3接地；所述第二PMOS对管MP10的源极经由所述第二PMOS偏置管MP2连接所述电源电压，栅极连接所述预设电压VB，漏极经由所述第二NMOS偏置管MN4接地；所述第一电阻R1连接于所述第一PMOS对管MP9的源极(A点)与所述第二PMOS对管MP10的源极(B点)之间，两端分别输入所述第一电流I1及所述第二电流I2。

如图2所示，所述差分转单端模块12连接于所述振荡信号产生模块11的输出端，用于将所述差分振荡信号转换为单端时钟信号。

具体地，在本实施例中，所述差分输入管采用PMOS管实现，所述负载单元采用NMOS管实现，所述电流源采用PMOS管实现。作为示例，所述差分转单端模块12包括第一PMOS输入管MP11、第二PMOS输入管MP12、第一NMOS负载管MN8、第二NMOS负载管MN9及第四PMOS管MP13。所述第四PMOS管MP13的源极连接电源电压，栅极连接所述第二偏置电压Vbp1(在实际使用中，可根据需要连接相应的偏置电压，不以本实施例为限)；所述第一PMOS输入管MP11与所述第二PMOS输入管MP12构成差分输入对管，源极连接所述第四PMOS管MP13的漏极，栅极分别连接所述振荡信号产生模块11的正相、反相输出端；所述第一NMOS负载管MN8的漏极和栅极连接所述第一PMOS输入管MP11的漏极，源极接地；所述第二NMOS负载管MN9的源极接地，栅极连接所述第一NMOS负载管MN8的栅极，漏极连接所述第二PMOS输入管MP12的漏极。

如图2所示，所述反馈控制模块13连接于所述差分转单端模块12的输出端，基于所述单端时钟信号控制所述第一电流及所述第二电流交替输出，对所述单端时钟信号进行负反馈。

具体地，在本实施例中，所述电流镜132采用NMOS管实现；所述参考电流产生单元131包括NMOS功率管MN10、运算放大单元A1及第二电阻R2；所述NMOS功率管MN10的漏极连接所述第二电阻R2的第一端，源极连接所述电流镜，栅极连接所述运算放大单元A1的输出端；所述运算放大单元A1的输入端分别连接参考电压VREF及所述NMOS功率管MN10的漏极(作为示例，所述运算放大单元A1的正相输入端连接所述NMOS功率管MN10的漏极，反相输入端连接所述参考电压VREF，在实际使用中可将输入信号与输入端的极性的对应关系互换，能产生本发明的参考电流Itrim即可，不以本实施例为限)；所述第二电阻R2的第二端连接所述电源电压。所述电流镜132包括第五NMOS管MN11、第六NMOS管MN12及第七NMOS管MN13；所述第五NMOS管MN11的漏极和栅极连接所述参考电流Itrim，源极接地；所述第六NMOS管MN12的源极接地，栅极连接所述第五NMOS管MN11的栅极；所述第七NMOS管MN13的源极接地，栅极连接所述第五NMOS管MN11的栅极。所述第一开关SW1连接所述第六NMOS管MN12的漏极，所述第二开关SW2连接所述第七NMOS管MN13的漏极。

需要说明的是，其它器件、连接关系、尺寸关系及工作原理参见实施例一，在此不一一赘述。

需要说明的是，在本实施例中，所述差分转单端模块12的输出端设置于所述第二NMOS负载管MN9与所述第二PMOS输入管MP12的漏极，则，为了实现负反馈，所述单端时钟信号的反相信号控制所述第二开关SW2，以此增大A点的电位；所述单端时钟信号或所述单端时钟信号的同相信号控制所述第一开关SW1，以此增大B点的电位。在实际使用中，可根据实际需要调整各模块的结构及信号极性，进而实现负反馈。

实施例三

本实施例提供一种芯片，所述芯片包括实施例一的振荡器1，所述振荡器1采用张弛振荡器结构，结构简单，占用面积小，功耗小，温度偏移小，可以满足高集成度和低功耗的需求，适于片上系统。

本实施例还提供一种电子设备，所述电子设备包括实施例一的振荡器1，所述振荡器1能提供高质量的时钟信号，任意基于时钟信号实现相应功能的电子设备均适用于本发明，在此不一一赘述。

综上所述，本发明提供一种振荡器、芯片及电子设备，包括：振荡信号产生模块、差分转单端模块及反馈控制模块；所述振荡信号产生模块连接于所述反馈控制模块的输出端，基于所述反馈控制模块输出的第一电流及第二电流交替调整两路差分通路上对管的源极电压，以产生差分振荡信号；差分转单端模块，连接于所述振荡信号产生模块的输出端，用于将所述差分振荡信号转换为单端时钟信号；反馈控制模块，连接于所述差分转单端模块的输出端，基于所述单端时钟信号控制所述第一电流及所述第二电流交替输出，对所述单端时钟信号进行负反馈。本发明的振荡器、芯片及电子设备采用张弛振荡器架构，结构简单、占用芯片面积小；采用差分转单端模块使振荡信号产生模块的输出摆幅可以做到很小，大大减小整个振荡器的功耗；第一电阻和第二电阻采用同一类型的电阻，且第二电阻可调，有效减小温度偏移；可以满足高集成度和低功耗的需求。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种振荡器，其特征在于，所述振荡器至少包括：

振荡信号产生模块、差分转单端模块及反馈控制模块；

所述振荡信号产生模块连接于所述反馈控制模块的输出端，基于所述反馈控制模块输出的第一电流及第二电流交替调整两路差分通路上对管的源极电压，以产生差分振荡信号；其中，所述振荡信号产生模块包括两个所述对管、第一PMOS偏置管、第二PMOS偏置管、第一NMOS偏置管、第二NMOS偏置管、第一电阻、第一电容及第二电容；两个所述对管分别经由所述第一PMOS偏置管及第二PMOS偏置管连接电源电压，经由所述第一NMOS偏置管及所述第二NMOS偏置管接地，两个所述对管的漏极输出所述差分振荡信号；所述第一电阻连接于两个所述对管的源极之间；所述第一电容及所述第二电容的一端分别连接各所述对管的漏极，另一端接地；所述对管为NMOS时，一组对管包括第一NMOS对管及第二NMOS对管，所述第一NMOS对管的漏极连接所述第一PMOS偏置管，源极连接所述第一NMOS偏置管，栅极连接预设电压；所述第二NMOS对管的漏极连接所述第二PMOS偏置管，源极连接所述第二NMOS偏置管，栅极连接所述预设电压；所述对管为PMOS时，一组对管包括第一PMOS对管及第二PMOS对管，所述第一PMOS对管的源极连接所述第一PMOS偏置管，漏极连接所述第一NMOS偏置管，栅极连接所述预设电压；所述第二PMOS对管的源极连接所述第二PMOS偏置管，漏极连接所述第二NMOS偏置管，栅极连接所述预设电压；

差分转单端模块，连接于所述振荡信号产生模块的输出端，用于将所述差分振荡信号转换为单端时钟信号；

反馈控制模块，连接于所述差分转单端模块的输出端，基于所述单端时钟信号控制所述第一电流及所述第二电流交替输出，对所述单端时钟信号进行负反馈。

2.根据权利要求1所述的振荡器，其特征在于：所述反馈控制模块包括参考电流产生单元、电流镜、第一开关及第二开关；所述参考电流产生单元输出参考电流；所述电流镜连接所述参考电流产生单元，基于所述参考电流产生所述第一电流及所述第二电流；所述第一开关的一端接收所述第一电流，另一端连接所述振荡信号产生模块中第一电阻的一端；所述第二开关的一端接收所述第二电流，另一端连接所述振荡信号产生模块中第一电阻的另一端；所述第一开关及所述第二开关的控制端分别连接所述单端时钟信号及所述单端时钟信号的反信号。

3.根据权利要求2所述的振荡器，其特征在于：所述参考电流产生单元包括功率管、运算放大单元及第二电阻；所述功率管的漏极连接所述第二电阻的第一端，源极连接所述电流镜，栅极连接所述运算放大单元的输出端；所述运算放大单元的输入端分别连接参考电压及所述功率管的漏极；

当所述功率管为PMOS功率管时，所述第二电阻的第二端接地；当所述功率管为NMOS功率管时，所述第二电阻的第二端连接所述电源电压。

4.根据权利要求3所述的振荡器，其特征在于：所述第一电阻与所述第二电阻的类型相同。

5.根据权利要求3所述的振荡器，其特征在于：所述第二电阻为可调电阻。

6.根据权利要求2所述的振荡器，其特征在于：所述反馈控制模块还包括第一反相单元及第二反相单元，所述第一反相单元与所述第二反相单元依次串联，用于产生所述第一开关及所述第二开关的控制信号。

7.根据权利要求1所述的振荡器，其特征在于：所述第一电流与所述第二电流的大小相等。

8.根据权利要求1所述的振荡器，其特征在于：所述差分转单端模块包括差分输入管，负载单元及电流源；

所述对管为NMOS时，所述差分输入管包括第一NMOS输入管、第二NMOS输入管，所述第一NMOS输入管及所述第二NMOS输入管的源极经由所述电流源接地，栅极分别连接所述差分振荡信号，漏极经由所述负载单元连接电源电压；

所述对管为PMOS时，所述差分输入管包括第一PMOS输入管、第二PMOS输入管，所述第一PMOS输入管及所述第二PMOS输入管的源极经由所述电流源连接所述电源电压，栅极分别连接所述差分振荡信号，漏极经由所述负载单元接地。

9.根据权利要求8所述的振荡器，其特征在于：

所述对管为NMOS时，所述负载单元包括第一PMOS负载管及第二PMOS负载管；所述第一PMOS负载管的漏极和栅极连接所述第一NMOS输入管的漏极，源极连接所述电源电压；所述第二PMOS负载管的源极连接所述电源电压，栅极连接所述第一PMOS负载管的栅极，漏极连接所述第二NMOS输入管的漏极；

所述对管为PMOS时，所述负载单元包括第一NMOS负载管及第二NMOS负载管；所述第一NMOS负载管的漏极和栅极连接所述第一PMOS输入管的漏极，源极接地；所述第二NMOS负载管的源极接地，栅极连接所述第一NMOS负载管的栅极，漏极连接所述第二PMOS输入管的漏极。

10.一种芯片，其特征在于，所述芯片至少包括：如权利要求1-9任意一项所述的振荡器。

11.一种电子设备，其特征在于，所述电子设备至少包括：如权利要求1-9任意一项所述的振荡器。

Images