CN117978106B - 一种共模反馈电路及全差分放大电路 - Google Patents

Abstract

本发明公开一种共模反馈电路及全差分放大电路，涉及共模反馈技术领域，全差分放大电路包括差分放大器，共模反馈电路包括第一采样电路、第二采样电路和放大器电路，第一采样电路分别与差分放大器的第一输出端和第二输出端电连接，第二采样电路分别用于接入供电电压和偏置电压，放大器电路的第一输入端与第一采样电路电连接，第二采样电路在第二时钟周期与第一采样电路电连接，放大器电路的第二输入端用于接入偏置电压，放大器电路的输出端与差分放大器的信号接收端电连接，本发明旨在解决传统共模反馈电路由于引入参考电压或较大的输出电阻导致其共模反馈增益较小的问题。

Description

一种共模反馈电路及全差分放大电路

技术领域

本发明涉及共模反馈技术领域，特别涉及一种共模反馈电路及全差分放大电路。

背景技术

全差分放大电路的共模电压一般需要设置为供电电压的一半即Vdd/2，以减小共模噪声对电路性能的影响并确保电路的稳定工作，但由于电路元件的参数不匹配或电源噪声、环境温度变化等外部因素导致共模输出点的偏离，以使共模电压偏离Vdd/2。

为此，通常使用共模反馈电路如图1所示的传统离散共模反馈电路，VO-和VO+为全差分放大电路的双端输出电压，Vbias为偏置电压，Vcmref为参考电压，Vcmfb为共模反馈电压，在时钟相位Φ2期间，两边S4和S2导通，两边S1和S3断开，左右两端电容C1都分别与电容C2连接，两端电容C2的直流电压由两端电容C1分别确定，并且每在一Φ2时钟相位都会刷新。在时钟相位Φ1期间，两边S1和S3导通，两边S2和S4断开，两边电容C1都充电至Vcmref-Vbias，并且电容C2产生共模反馈电压Vcmfb，将平均输出电压通过Vcmref-Vbias进行水平迁移。因此，开关S1，S2，S3，S4以及两端电容C1和形成一个差动阻抗，并且整个回路类似于一个简单的低通滤波器具有直流输入电压Vdc=Vcmref-Vbias。由于电路两边是完全对称的，因此两边各节点电压是一样的，并且这些节点可以被短接在一起。当电路达到稳态时，Vcmfb所连接的晶体管栅极电压Vb会被精确定义，则输出的Vcmfb=Vb+Vcmref-Vbias，通常Vb=Vbias，由公式可知，开关电容共模反馈首先检测输出共模电压VO-和VO+，再与参考电压Vcmref比较，最后叠加一个偏置电压Vbias来调节共模反馈电流源偏置电压Vcmfb，最终使共模电压调整至Vdd/2。

虽然此技术被广泛使用，但其依然会产生共模点失调，其原因为依然需要从外部引入参考电压Vcmref，导致传统开关电源共模反馈的增益较小，以使全差分放大电路共模点输出的共模电压无法稳定在参考电压附近。

传统的连续共模反馈电路，一般通过电阻分压获得共模点输出的共模电压Vcom=(VO-+VO+)/2，通过运放调整全差分运放电路的偏置电压Vbias来保证共模点稳定，由于获取较高增益会产生较大的功耗，且电阻会产生较大的热噪声，使用电阻分压会产生较大的输出电阻Rout，在cmos集成电路工艺中Rout的大小一般为几百千欧的数量级，导致传统的连续共模反馈电路的共模反馈增益降低，因此在高精度模数转换领域业界普遍使用开关电容作为共模反馈环路。

发明内容

本发明的主要目的是提供一种共模反馈电路及全差分放大电路，旨在解决传统共模反馈电路由于引入参考电压或较大的输出电阻导致其共模反馈增益较小的问题。

为实现上述目的，本发明提出的一种共模反馈电路，应用于全差分放大电路，所述全差分放大电路包括差分放大器，所述差分放大器的第一输出端和第二输出端分别用于输出第一电压和第二电压，所述差分放大器还包括信号接收端，其特征在于，所述共模反馈电路包括：

第一采样电路，所述第一采样电路分别与所述差分放大器的第一输出端和第二输出端电连接，所述第一采样电路用于在第一时钟周期分别对所述第一电压和所述第二电压进行采样，并输出相应的电压信号；

第二采样电路，所述第二采样电路分别用于接入供电电压和偏置电压，以在第一时钟周期分别对所述供电电压和所述偏置电压进行采样，并输出相应的电压信号，所述第二采样电路在第二时钟周期与所述第一采样电路电连接；

放大器电路，所述放大器电路的第一输入端与所述第一采样电路电连接，所述放大器电路的第一输入端在第二时钟周期与所述第二采样电路电连接，所述放大器电路的第二输入端用于接入所述偏置电压，所述放大器电路的输出端与所述差分放大器的信号接收端电连接；

所述放大器电路用于在第二时钟周期根据所述第一采样电路的电压和所述第二采样电路的电压输出相应的共模反馈信号至所述差分放大器的信号接收端；

所述第一时钟周期和所述第二时钟周期互为非交叠时钟周期。

可选的，所述第一采样电路包括：

第一电容电路和第一开关电路，所述第一开关电路包括第一开关管、第二开关管和第三开关管，所述第一电容电路的第一端分别与所述差分放大器的第一输出端和第二输出端电连接，所述第一电容电路的第二端分别与所述第一开关管的一端和所述第二开关管的一端电连接，所述第一开关管的另一端和所述第二开关管的另一端均与所述第二采样电路连接，所述第一电容电路的第三端与所述放大器电路的第一输入端电连接，所述第三开关管的一端分别与所述放大器电路的第一输入端和所述第二采样电路电连接；其中，所述第一开关管、所述第二开关管和所述第三开关管均在第一时钟周期断开，在第二时钟周期闭合。

可选的，所述第一电容电路包括：

第一电容和第二电容，所述第一电容的负极分别与所述差分放大器的第一输出端和所述第一开关管的一端电连接，所述第一电容的正极与所述第二电容的正极电连接，所述第二电容的负极分别与所述差分放大器的第二输出端和所述第二开关管的一端电连接。

可选的，所述第二采样电路包括：

第二电容电路和第二开关电路，所述第二开关电路包括第四开关管、第五开关管和第六开关管，所述第二电容电路的第一端与所述第一采样电路电连接，所述第二电容电路的第二端与所述第四开关管的一端电连接，所述第四开关管的另一端用于接入所述供电电压，所述第二电容电路的第三端与所述第五开关管的一端电连接，所述第五开关管的另一端接地，所述第二电容电路的第四端分别与所述放大器电路的第一输入端和所述第六开关管的一端电连接，所述第六开关管的另一端用于接入所述偏置电压并与所述放大电路的第二输入端电连接；所述第四开关管、所述第五开关管和所述第六开关管均在第一时钟周期闭合，在第二时钟周期断开。

可选的，所述第二电容电路包括：

第三电容和第四电容，所述第三电容的负极分别与所述第一采样电路和所述第四开关管的一端电连接，所述第三电容的正极分别与所述第四电容的正极和所述第六开关管的一端电连接，所述第四电容的负极与所述第五开关管的一端电连接。

可选的，所述第二电容电路还包括第五电容和第六电容，所述第二开关电路还包括第七开关管、第八开关管、第九开关管和第十开关管，所述第五电容的负极与所述第七开关管的一端电连接，所述第七开关管的另一端接地，所述第五电容的正极分别与所述第三电容的正极、所述第六开关管的一端和所述第六电容的正极电连接，所述第六电容的负极与所述第八开关管的一端电连接，所述第八开关管的另一端用于接入所述供电电压，所述第五电容的负极还与所述第九开关管的一端电连接，所述第九开关管的另一端分别与所述第三电容的负极和所述第四开关管的另一端电连接，所述第六电容的负极还与所述第十开关管的一端电连接，所述第十开关管的另一端分别与所述第四电容的负极和所述第五开关管的另一端电连接；其中，所述第七开关管和第八开关管均在第一时钟周期断开，在第二时钟周期闭合，所述第九开关管和所述第十开关管均在第一时钟周期闭合，在第二时钟周期断开。

可选的，所述第二采样电路还包括：

第一MOS管和偏置电流源，所述第一MOS管的漏极与所述第一MOS管的栅极电连接，所述第一MOS管的源极分别与所述放大器电路的第二输入端和所述第六开关管的另一端电连接，所述偏置电流源经所述第一MOS管输出所述偏置电压。

可选的，所述放大器电路包括：

跨导运算放大器，所述跨导运算放大器的反相端与所述第一采样电路电连接，所述跨导运算放大器的反相端还用于在所述第一时钟周期与所述第二采样电路电连接，所述跨导运算放大器的输出端与所述差分放大器的信号接收端电连接。

本发明还提出一种全差分放大电路，包括上述任一项所述的共模反馈电路。

本发明技术方案包括第一采样电路、第二采样电路和放大器电路，第一采样电路在第一时钟周期分别对差分放大器的第一输出端和第二输出端的电压进行采样，以获取差分放大器输出的差分信号的共模部分，第二采样电路在第二时钟周期分别对供电电压和偏置电压进行采样，第一采样电路和第二采样电路在第二时钟周期电连接，此时第一采样电路的电荷和第二采样电路的电荷开始转移，以使第一采样电路的电压和第二采样电路的电压不断刷新，第一采样电路和第二采样电路结合并输出相应的第三电压，放大器电路将第三电压和偏置电压之间的差值放大并根据放大的差值输出相应的共模反馈信号至差分放大器的信号接收端，差分放大器根据控制信号不断调整其共模点输出的共模电压接近供电电压的一半，经过多个周期后，由电荷守恒原理得：第一采样电路存储的电荷和第二采样电路存储的电荷在第二时钟周期不断进行分配，以使第三电压与偏置电压之间的差值逐渐变小直至为0，即共模反馈信号的电压值不断减小，差分放大器输出的共模电压也逐渐接近供电电压的一半直至基本相等，如此设置，本发明共模反馈电路实现了较高的共模反馈增益，与传统连续共模反馈电路相比，无需通过电阻分压获得共模点输出的共模电压导致引入较大的输出电阻，与传统的离散共模反馈电路相比无需引进参考电压导致共模点失调，以使共模反馈电路的共模反馈增益变小。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为传统共模反馈电路的电路结构示意图；

图2为本发明一实施例的模块示意图；

图3为本发明的第一时钟周期和第二时钟周期示意图；

图4为本发明又一实施例的电路结构示意图；

图5为本发明再一实施例的电路结构示意图；

图6为本发明另一实施例的电路结构示意图；

图7为本发明又一实施例的电路结构示意图。

附图标号说明：

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

全差分放大电路的共模电压一般需要设置为供电电压的一半即Vdd/2，以减小共模噪声对电路性能的影响并确保电路的稳定工作，但由于电路元件的参数不匹配或电源噪声、环境温度变化等外部因素导致共模输出点的偏离，以使共模电压偏离Vdd/2。

为此，通常使用共模反馈电路如图1所示的传统离散共模反馈电路，VO-和VO+为全差分放大电路的双端输出电压，Vbias为偏置电压，Vcmref为参考电压，Vcmfb为共模反馈电压，在时钟相位Φ2期间，两边S4和S2导通，两边S1和S3断开，左右两端电容C1都分别与电容C2连接，两端电容C2的直流电压由两端电容C1分别确定，并且每在一Φ2时钟相位都会刷新。在时钟相位Φ1期间，两边S1和S3导通，两边S2和S4断开，两边电容C1都充电至Vcmref-Vbias，并且电容C2产生共模反馈电压Vcmfb，将平均输出电压通过Vcmref-Vbias进行水平迁移。因此，开关S1，S2，S3，S4以及两端电容C1和形成一个差动阻抗，并且整个回路类似于一个简单的低通滤波器具有直流输入电压Vdc=Vcmref-Vbias。由于电路两边是完全对称的，因此两边各节点电压是一样的，并且这些节点可以被短接在一起。当电路达到稳态时，Vcmfb所连接的晶体管栅极电压Vb会被精确定义，则输出的Vcmfb=Vb+Vcmref-Vbias，通常Vb=Vbias，由公式可知，开关电容共模反馈首先检测输出共模电压VO-和VO+，再与参考电压Vcmref比较，最后叠加一个偏置电压Vbias来调节共模反馈电流源偏置电压Vcmfb，最终使共模电压调整至Vdd/2。

虽然此技术被广泛使用，但其依然会产生共模点失调，其原因为依然需要从外部引入参考电压Vcmref，导致传统开关电源共模反馈的增益较小，以使全差分放大电路共模点输出的共模电压无法稳定在参考电压附近。

传统的连续共模反馈电路，一般通过电阻分压获得共模点输出的共模电压Vcom=(VO-+VO+)/2，通过运放调整全差分运放电路的偏置电压Vbias来保证共模点稳定，由于获取较高增益会产生较大的功耗，且电阻会产生较大的热噪声，使用电阻分压会产生较大的输出电阻Rout，在cmos集成电路工艺中Rout的大小一般为几百千欧的数量级，导致传统的连续共模反馈电路的共模反馈增益降低，因此在高精度模数转换领域业界普遍使用开关电容作为共模反馈环路。

为此，本发明提出一种共模反馈电路及全差分放大电路，旨在解决传统共模反馈电路共模反馈增益较小的问题。

参考图2，在本发明的一实施例中，本发明提出的共模反馈电路，应用于全差分放大电路，所述全差分放大电路包括差分放大器10，所述差分放大器10的第一输出端和第二输出端分别用于输出第一电压和第二电压，所述差分放大器10还包括信号接收端，所述共模反馈电路包括：

第一采样电路20，所述第一采样电路20分别与所述差分放大器10的第一输出端和第二输出端电连接，所述第一采样电路20用于在第一时钟周期分别对所述第一电压和所述第二电压进行采样，并输出相应的电压信号；

第二采样电路30，所述第二采样电路30分别用于接入供电电压和偏置电压，以在第一时钟周期分别对所述供电电压和所述偏置电压进行采样，并输出相应的电压信号，所述第二采样电路30在第二时钟周期与所述第一采样电路20电连接；

放大器电路40，所述放大器电路40的第一输入端与所述第一采样电路20电连接，所述放大器电路40的第一输入端在第二时钟周期与所述第二采样电路30电连接，所述放大器电路40的第二输入端用于接入所述偏置电压，所述放大器电路40的输出端与所述差分放大器10的信号接收端电连接；

所述放大器电路40用于在第二时钟周期根据所述第一采样电路20的电压和所述第二采样电路30的电压输出相应的共模反馈信号至所述差分放大器10的信号接收端；

所述第一时钟周期和所述第二时钟周期互为非交叠时钟周期。

在本实施例中，第一采样电路20和第二采样电路30均为开关电容电路，通过电容的充放电特性第一采样电路20和第二采样电路30在第一时钟周期分别对差分放大器10的第一输出端和第二输出端的电压与供电电压和偏置电压进行采样，在第二时钟周期将充电获得的电荷重新进行分配。

在本实施例中，放大器电路40采用跨导运算放大器，跨导运算放大器具有较高的共模环路增益，对输出至全差分放大电路的共模反馈信号的放大能力较强，以使全差分放大电路具有较高的共模抑制比，从而加强全差分放大电路对共模信号的抑制。

在本实施例中，参考图3，在t1~t2时整体电路处于第二时钟周期ph2，在t3~t4时整体电路处于第一时钟周期ph1，以此类推，第一时钟周期ph1和第二时钟周期ph2互不交叠。

具体的，本发明技术方案包括第一采样电路20、第二采样电路30和放大器电路40，第一采样电路20用于在第一时钟周期分别对差分放大器10的第一输出端和第二输出端的电压进行采样，以获取差分放大器10输出的差分信号的共模部分，第二采样电路30用于在第二时钟周期对差分放大器10的第二输出端的电压进行采样，第一采样电路20和第二采样电路30在第二时钟周期电连接，此时第一采样电路20的电荷和第二采样电路30的电荷开始转移，以使第一采样电路20的电压和第二采样电路30的电压不断刷新，第一采样电路20和第二采样电路30结合并输出相应的第三电压，放大器电路40将第三电压和偏置电压之间的差值放大并根据放大的差值输出相应的共模反馈信号至差分放大器10的信号接收端，差分放大器10根据控制信号不断调整其共模点输出的共模电压接近供电电压的一半，经过多个周期后，由电荷守恒原理得：第一采样电路20存储的电荷和第二采样电路30存储的电荷在第二时钟周期不断进行分配，以使第三电压与偏置电压之间的差值逐渐变小直至为0，即共模反馈的电压值不断减小，差分放大器10输出的共模电压也逐渐接近供电电压的一半直至基本相等，如此设置，本发明共模反馈电路实现了较高的共模反馈增益，与传统连续共模反馈电路相比，无需通过电阻分压获得共模点输出的共模电压导致引入较大的输出电阻，与传统的离散共模反馈电路相比无需引进参考电压导致共模点失调，以使共模反馈电路的共模反馈增益变小。

参考图4，在本发明的一实施例中，所述第一采样电路20包括：

第一电容电路21和第一开关电路22，所述第一开关电路22包括第一开关管S1、第二开关管S2和第三开关管S3，所述第一电容电路21的第一端分别与所述差分放大器10的第一输出端和第二输出端电连接，所述第一电容电路21的第二端分别与所述第一开关管S1的一端和所述第二开关管S2的一端电连接，所述第一开关管S1的另一端和所述第二开关管S2的另一端均与所述第二采样电路30电连接，所述第一电容电路21的第三端与所述放大器电路40的第一输入端电连接，所述第三开关管S3的一端分别与所述放大器电路40的第一输入端和所述第二采样电路30电连接；其中，所述第一开关管S1、所述第二开关管S2和所述第三开关管S3均在第一时钟周期断开，在第二时钟周期闭合。

在本实施例中，所述第一电容电路21包括：

第一电容Ccp和第二电容Ccn，所述第一电容Ccp的负极分别与所述差分放大器10的第一输出端和所述第一开关管S1的一端电连接，所述第一电容Ccp的正极与所述第二电容Ccn的正极电连接，所述第二电容Ccn的负极分别与所述差分放大器10的第二输出端和所述第二开关管S2的一端电连接。

在本实施例中，假设第一电容Ccp和第二电容Ccn的容量均为Cc，当第一开关管S1和第二开关管S2在第一时钟周期断开时，第一采样电路20和第二采样电路30之间的通路断开，差分放大器10的第一输出端和第二输出端分别为第一电容Ccp和第二电容Ccn充电，以对差分放大器10的双端输出的第一电压Vop和第二电压Von进行采样，由于第一电容Ccp和第二电容Ccn的中间节点Vy与放大器电路40的第一输入端电连接，且放大器电路40的输入阻抗无穷大，因此Vy节点处于浮空状态，由于第一电容Ccp的负极板与差分放大器10的第一输出端电连接，第二电容Ccn的负极板与差分放大器10的第二输出端电连接，因此第一电容Ccp的总电荷量Qccp=(Vy-Vop)×Cc，第二电容Ccn的总电荷量为Qccn=(Vy-Von)×Cc，当第一开关管S1和第二开关管S2在第二时钟周期断开时，第一电容Ccp和第二电容Ccn均与第二采样电路30电连接，以使第一电容Ccp和第二电容Ccn存储的电荷与第二采样电路30的电荷进行分配，Vy节点的电压得到刷新，由于放大器电路40内部电流镜的静态工作点已经确定，当本发明共模反馈电路工作时，Vy节点的电压会随着在第一时钟周期采样差分放大器10的双输出端的电压和第二时钟周期与第二采样电路30分配电荷而不断刷新，且由于放大器电路40具有虚短虚断的特性，且放大器电路40的第二输入端接入偏置电压，因此Vy节点的电压也随着不断接近偏置电压，即放大器电路40的第一输入端的电压会随着时钟周期的推移而不断接近偏置电压。

参考图4，在本发明的一实施例中，所述第二采样电路30包括：

第二电容电路31和第二开关电路32，所述第二开关电路32包括第四开关管S4、第五开关管S5和第六开关管S6，所述第二电容电路31的第一端与所述第一采样电路20电连接，所述第二电容电路31的第二端与所述第四开关管S4的一端电连接，所述第四开关管S4的另一端用于接入所述供电电压，所述第二电容电路31的第三端与所述第五开关管S5的一端电连接，所述第五开关管S5的另一端接地，所述第二电容电路31的第四端分别与所述放大器电路40的第一输入端和所述第六开关管S6的一端电连接，所述第六开关管S6的另一端用于接入所述偏置电压并与所述放大电路40的第二输入端电连接；所述第四开关管S4、所述第五开关管S5和所述第六开关管S6均在第一时钟周期闭合，在第二时钟周期断开。

在本实施例中，所述第二电容电路31包括：

第三电容Csp1和第四电容Csn1，所述第三电容Csp1的负极分别与所述第一采样电路20和所述第四开关管S4的一端电连接，所述第三电容Csp1的正极分别与所述第四电容Csn1的正极和所述第六开关管S6的一端电连接，所述第四电容Csn1的负极与所述第五开关管S5的一端电连接。

在本实施例中，参考图7，所述第二采样电路30还包括：

第一MOS管Q1和偏置电流源，所述第一MOS管Q1的漏极与所述第一MOS管Q1的栅极电连接，所述第一MOS管Q1的源极分别与所述放大器电路40的第二输入端和所述第六开关管S6的另一端电连接，所述偏置电流源经所述第一MOS管Q1输出所述偏置电压Vbias。

在本实施例中，假设第三电容Csp1和第四电容Csn1的容值均为Cs，当第四开关管S4和第五开关管S5在第一时钟周期均闭合，以使第三电容Csp1和第四电容Csn1分别对供电电压和偏置电压进行采样，由于第一MOS管Q1采用二极管接法，具有较强的驱动力，偏置电流源经第一MOS管Q1输出偏置电压，因此第三电容Csp1与第四电容Csn1的正极板电压被固定，以使第三电容Csp1的正极板与第四电容Csn1带动正极板的中间节点Vx的电压等于偏置电压Vbias，由于第三电容Csp1的负极板连接供电电压Vdd，第四电容Csn1的负极板连接地GND，因此在第一时钟周期第三电容Csp1的电荷量为Qcsp1=(Vx-Vdd)×Cs，第四电容Csn1的总电荷量为Qcsn1=(Vx-0)×Cs=Vx×Cs，当第四开关管S4和第五开关管S5在第二时钟周期均断开时，第三电容Csp1和第四电容Csn1与第一采样电路20电连接，以使第三电容Csp1和第四电容Csn1的电荷与第一采样电路20的电荷互相进行分配，即第三电容Csp1和第四电容Csn1的电压随着第一时钟周期和第二时钟周期的变化不断刷新。

参考图4，结合上述多个实施例，第一电容Ccp、第二电容Ccn、第三电容Csp1和第四电容Csn1在第一时钟周期的总电荷量为QPh1=(Vbias-Vdd)×Cs+ Vbias×Cs+(Vy-Vop)×Cc+(Vy-Von)×Cc，当第一开关管S1和第二开关管S2在第二时钟周期闭合，以使第一电容Ccp的负极与第三电容Csp1的负极电连接，第二电容Ccn的负极与第四电容Csn1的负极电连接，此时第一电容Ccp、第二电容Ccn、第三电容Csp1和第四电容Csn1的电荷进行重新分配，其电压也在不断刷新，第一电容Ccp和第二电容Ccn的总电荷量为(Vz-Vop)×(Cc+Cs)，第三电容Csp1和第四电容Csn1的总电荷量为(Vz-Von)×(Cc+Cs)，由于第三开关管S3在第二时钟周期闭合，第三电容Csp1的正极和第四电容Csn1的正极的中间节点Vx与放大器电路40的第一输入端电连接，此时第一电容Ccp、第二电容Ccn、第三电容Csp1和第四电容Csn1与放大器电路40的连接关系如图5所示，第一电容Ccp、第二电容Ccn、第三电容Csp1和第四电容Csn1的公共节点为Vz，由于第一时钟周期和第二时钟周期为非交叠时钟，第一电容Ccp到第四电容Csn1在第一时钟周期ph1关闭，到第二时钟周期ph2开启的阶段无电荷转移，且Vz点为高阻点，其总电荷量不变，可以得出在第二时钟周期时第一电容Ccp到第四电容Csn1的总电荷量为：QPh2=(Vz-Vop)×(Cc+Cs)+(Vz-Von)×(Cc+Csn)，根据电荷守恒原理可知，两时钟周期的总电荷量是相等的则可以得到等式：(Vz-Vop)×(Cc+Cs)+(Vz-Von)×(Cc+Cs)=(Vbias-Vdd)×Cs+ Vbias×Cs+(Vy-Vop)×Cc+(Vy-Von)×Cc，经过化简后可以得到：

，

则，

由上述实施例得知，由于放大器电路40具有虚短和虚断的特性，在本发明共模反馈电路工作的多个周期后Vy无限等于Vbias，则得出：

，同放大器电路40的虚短和虚断特性，Vz在经过多个周期后也无限等于Vbias，则得出：

，其中/>相等，得出：

（共模电压）。

综上所述，本发明共模反馈电路通过多个周期不断向差分放大器10的信号接收端输出相应的反馈电压cmfb，以使差分放大器10输出的共模电压被调整至供电电压的一半，如此设置，本发明共模反馈电路实现了较高的共模反馈增益，与传统连续共模反馈电路相比，避免通过电阻分压获得共模点输出的共模电压导致引入较大的输出电阻，与传统的离散共模反馈电路相比避免引进参考电压导致共模点失调，以使共模反馈电路的共模反馈增益变小。

参考图6，在本发明的一实施例中，所述第二电容电路31还包括第五电容Csp2和第六电容Csn2，所述第二开关电路32还包括第七开关管S7、第八开关管S8、第九开关管S9和第十开关管S10，所述第五电容Csp2的负极与所述第七开关管S7的一端电连接，所述第七开关管S7的另一端接地，所述第五电容Csp2的正极分别与所述第三电容Csp1的正极、所述第六开关管S6的一端和所述第六电容Csn2的正极电连接，所述第六电容Csn2的负极与所述第八开关管S8的一端电连接，所述第八开关管S8的另一端用于接入所述供电电压，所述第五电容Csp2的负极还与所述第九开关管S9的一端电连接，所述第九开关管S9的另一端分别与所述第三电容Csp1的负极和所述第四开关管S4的另一端电连接，所述第六电容Csn2的负极还与所述第十开关管S10的一端电连接，所述第十开关管S10的另一端分别与所述第四电容Csn1的负极和所述第五开关管S5的另一端电连接；其中，所述第七开关管S7和第八开关管S8均在第一时钟周期闭合，在第二时钟周期断开，所述第九开关管S9和所述第十开关管S10均在第一时钟周期断开，在第二时钟周期闭合。

在本实施例中，在第二时钟周期时，第一开关管S1、第二开关管S2、第九开关管S9和第十开关管S10均闭合，第三电容Csp1的负极经第九开关管S9与第五电容Csp2的负极电连接，第四电容Csn1的负极经第十开关管S10与负极电连接，以使在第一开关管S1和第二开关管S2在闭合的瞬间第三电容Csp1的部分电流和第四电容Csn1的部分电流分别流入第五电容Csp2和第六电容Csn2，如此设置，避免过高的电流输出至差分放大器10的第一输出端和第二输出端并导致差分放大器10损坏，提高了整个电路的可靠性和稳定性。

结合上述实施例，由于第一开关管S1、第二开关管S2、第三开关管S3、第六开关管S6、第九开关管S9和第十开关管S10在工作时其两端的电压相差不大，因此均采用互补型开关，互补型开关由NMOS管和PMOS管组成，NMOS管的漏极和PMOS管的源极电连接，NMOS管的源极与PMOS管的漏极电连接，即NMOS管和PMOS管并联，相当于两个电阻并联，以使互补型开关与单独一开关管相比其等效阻值更小，以使第一电容电路21和第二电容电路31采样的电压信号更为完整和真实。由于第五开关管S5的一端和第八开关管S8的另一端接入供电电压，第六开关管S6的另一端和第七开关管S7的一端均接地，因此第五开关管S5和第八开关管S8均采用PMOS管，第六开关管S6和第七开关管S7均采用NMOS管，PMOS管的源极接入供电电压（高电压），以使PMOS的栅极和源极的电压差V_GS较大，V_GS越大，其导通电阻越小，NMOS管的源极接地，以使NMOS管的栅极和源极的电压差较大，其导通电阻也随着变小，以使第三电容Csp1和第四电容Csn1对供电电压和偏置电压的采样更为精准和完整。

本发明还提出了一种全差分放大电路，包括差分放大器和如上述所述的共模反馈电路。

值得注意的是，由于本发明全差分放大电路基于上述的共模反馈电路，因此，本发明全差分放大电路的实施例包括上述共模反馈电路全部实施例的全部技术方案，且所达到的技术效果也完全相同，在此不再赘述。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (7)

1.一种共模反馈电路，应用于全差分放大电路，所述全差分放大电路包括差分放大器，所述差分放大器的第一输出端和第二输出端分别用于输出第一电压和第二电压，所述差分放大器还包括信号接收端，其特征在于，所述共模反馈电路包括：

第一采样电路，所述第一采样电路分别与所述差分放大器的第一输出端和第二输出端电连接，所述第一采样电路用于在第一时钟周期分别对所述第一电压和所述第二电压进行采样，并输出相应的电压信号；

第二采样电路，所述第二采样电路分别用于接入供电电压和偏置电压，以在第一时钟周期分别对所述供电电压和所述偏置电压进行采样，并输出相应的电压信号，所述第二采样电路在第二时钟周期与所述第一采样电路电连接；

放大器电路，所述放大器电路的第一输入端与所述第一采样电路电连接，所述放大器电路的第一输入端在第二时钟周期与所述第二采样电路电连接，所述放大器电路的第二输入端用于接入所述偏置电压，所述放大器电路的输出端与所述差分放大器的信号接收端电连接；

所述放大器电路用于在第二时钟周期根据所述第一采样电路的电压和所述第二采样电路的电压输出相应的共模反馈信号至所述差分放大器的信号接收端；

所述第一时钟周期和所述第二时钟周期互为非交叠时钟周期；

所述第一采样电路包括：

第一电容电路和第一开关电路，所述第一开关电路包括第一开关管、第二开关管和第三开关管，所述第一电容电路的第一端分别与所述差分放大器的第一输出端和第二输出端电连接，所述第一电容电路的第二端分别与所述第一开关管的一端和所述第二开关管的一端电连接，所述第一开关管的另一端和所述第二开关管的另一端均与所述第二采样电路连接，所述第一电容电路的第三端与所述放大器电路的第一输入端电连接，所述第三开关管的一端分别与所述放大器电路的第一输入端和所述第二采样电路电连接；其中，所述第一开关管、所述第二开关管和所述第三开关管均在第一时钟周期断开，在第二时钟周期闭合；

所述第二采样电路包括：

第二电容电路和第二开关电路，所述第二开关电路包括第四开关管、第五开关管和第六开关管，所述第二电容电路的第一端与所述第一采样电路电连接，所述第二电容电路的第二端与所述第四开关管的一端电连接，所述第四开关管的另一端用于接入所述供电电压，所述第二电容电路的第三端与所述第五开关管的一端电连接，所述第五开关管的另一端接地，所述第二电容电路的第四端分别与所述放大器电路的第一输入端和所述第六开关管的一端电连接，所述第六开关管的另一端用于接入所述偏置电压并与所述放大电路的第二输入端电连接；所述第四开关管、所述第五开关管和所述第六开关管均在第一时钟周期闭合，在第二时钟周期断开。

2.如权利要求1所述的共模反馈电路，其特征在于，所述第一电容电路包括：

第一电容和第二电容，所述第一电容的负极分别与所述差分放大器的第一输出端和所述第一开关管的一端电连接，所述第一电容的正极与所述第二电容的正极电连接，所述第二电容的负极分别与所述差分放大器的第二输出端和所述第二开关管的一端电连接。

3.如权利要求1所述的共模反馈电路，其特征在于，所述第二电容电路包括：

第三电容和第四电容，所述第三电容的负极分别与所述第一采样电路和所述第四开关管的一端电连接，所述第三电容的正极分别与所述第四电容的正极和所述第六开关管的一端电连接，所述第四电容的负极与所述第五开关管的一端电连接。

4.如权利要求3所述的共模反馈电路，其特征在于，所述第二电容电路还包括第五电容和第六电容，所述第二开关电路还包括第七开关管、第八开关管、第九开关管和第十开关管，所述第五电容的负极与所述第七开关管的一端电连接，所述第七开关管的另一端接地，所述第五电容的正极分别与所述第三电容的正极、所述第六开关管的一端和所述第六电容的正极电连接，所述第六电容的负极与所述第八开关管的一端电连接，所述第八开关管的另一端用于接入所述供电电压，所述第五电容的负极还与所述第九开关管的一端电连接，所述第九开关管的另一端分别与所述第三电容的负极和所述第四开关管的另一端电连接，所述第六电容的负极还与所述第十开关管的一端电连接，所述第十开关管的另一端分别与所述第四电容的负极和所述第五开关管的另一端电连接；其中，所述第七开关管和第八开关管均在第一时钟周期闭合，在第二时钟周期断开，所述第九开关管和所述第十开关管均在第一时钟周期断开，在第二时钟周期闭合。

5.如权利要求1所述的共模反馈电路，其特征在于，所述第二采样电路还包括：

第一MOS管和偏置电流源，所述第一MOS管的漏极与所述第一MOS管的栅极电连接，所述第一MOS管的源极分别与所述放大器电路的第二输入端和所述第六开关管的另一端电连接，所述偏置电流源经所述第一MOS管输出所述偏置电压。

6.如权利要求1所述的共模反馈电路，其特征在于，所述放大器电路包括：

跨导运算放大器，所述跨导运算放大器的反相端与所述第一采样电路电连接，所述跨导运算放大器的反相端还用于在第二时钟周期与所述第二采样电路电连接，所述跨导运算放大器的输出端与所述差分放大器的信号接收端电连接。

7.一种全差分放大电路，其特征在于，包括差分放大器和如权利要求1-6任一项所述的共模反馈电路。