CN113726298A - 一种全差分二级运算放大器电路 - Google Patents

一种全差分二级运算放大器电路 Download PDF

Info

Publication number
CN113726298A
CN113726298A CN202111288655.XA CN202111288655A CN113726298A CN 113726298 A CN113726298 A CN 113726298A CN 202111288655 A CN202111288655 A CN 202111288655A CN 113726298 A CN113726298 A CN 113726298A
Authority
CN
China
Prior art keywords
nmos
tube
pmos
resistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111288655.XA
Other languages
English (en)
Other versions
CN113726298B (zh
Inventor
曹天霖
邹何洪
王智扬
黄胜
陈琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Hongxin Microelectronics Technology Co ltd
Ampliphy Technologies Ltd
Original Assignee
Hangzhou Hongxin Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Hongxin Microelectronics Technology Co ltd filed Critical Hangzhou Hongxin Microelectronics Technology Co ltd
Priority to CN202111288655.XA priority Critical patent/CN113726298B/zh
Publication of CN113726298A publication Critical patent/CN113726298A/zh
Application granted granted Critical
Publication of CN113726298B publication Critical patent/CN113726298B/zh
Priority to US17/733,837 priority patent/US11575356B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45681—Measuring at the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45404—Indexing scheme relating to differential amplifiers the CMCL comprising capacitors containing, not in parallel with the resistors, an addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种全差分二级运算放大器电路，涉及模拟集成电路领域，包括第一级放大电路、第二级放大电路、共模信号采集电路、共模反馈电路和偏置电路；第一级放大电路为套筒结构，接收差分输入信号INP和INN；第二级放大电路为共源结构，输出差分输出信号OUTP和OUTN；共模信号采集电路接收差分输出信号，并输出运放输出共模信号VCMO；共模反馈电路分别输出共模反馈信号VB1和VB2至第一级放大电路和第二级放大电路；偏置电路输出偏置电压VB3至第一级放大电路，并分别输出偏置电压VB4和VB5至第一级放大电路。本发明减少了元器件硬件的消耗，节省集成电路面积，因减少晶体管而具有更少极点，容易实现环路稳定。

Description

一种全差分二级运算放大器电路
技术领域
本发明涉及模拟集成电路技术领域，具体涉及一种全差分二级运算放大器电路。
背景技术
运算放大器广泛应用在各种集成电路中，可用于实现加、减、乘、除、积分、微分等多种模拟信号运算。与单端输出的运算放大器相比，全差分运算放大器具有共模噪声不敏感的特性，且具有更大的输出摆幅。由于采用差分输出，所以运算放大器需要加入共模反馈环路来稳定输出信号的共模电平。
如图1所示，为套筒二级运算放大器的主体结构，不包含偏置电路、共模反馈电路。二级运算放大器的第一级采用套筒结构，可提供高增益；第二级采用简单的共源级结构，可提供最大的输出摆幅。一个完整的运算放大器，除图1所示主体电路之外，应包含共模反馈电路。共模反馈电路产生VB1～VB5五个电压中的一个或多个电压作为反馈信号，稳定输出共模电平；其他电压信号则由偏置电路产生，用于提供恰当的静态工作点。
如图2所示，该电路为一种传统的全差分套筒结构二级运算放大器的实现方法，共模反馈电路包含MP7～MP11、MN7～MN8共7个晶体管，并产生VB5作为反馈信号。偏置电路包含MP12～MP19、MN9～MN14共14个晶体管，产生VB1～VB4偏置电压，并同时为共模反馈电路提供偏置电压。上述运算放大器的共模反馈电路和偏置电路共包含21个晶体管，结构复杂，硬件消耗大，生产成本高，且不利于节省集成电路面积。
发明内容
为解决上述问题，本发明提供的技术方案为：
一种全差分二级运算放大器电路，其特征在于，包括第一级放大电路、第二级放大电路、共模信号采集电路、共模反馈电路和偏置电路；
所述第一级放大电路为套筒结构，所述第一级放大电路接收差分输入信号INP和INN；
所述第二级放大电路为共源结构，所述第二级放大电路输出差分输出信号OUTP和OUTN；
所述共模信号采集电路接收差分输出信号OUTP和OUTN，并输出运放输出共模信号VCMO；
所述共模反馈电路包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极分别连接外部电源VDD，所述第一PMOS管的栅极分别连接所述第一PMOS管的漏极和所述第一NMOS管的漏极，所述第二PMOS管的栅极分别连接所述第二PMOS管的漏极和所述第二NMOS管的漏极，所述第一NMOS管的源极连接所述第二NMOS管的源极，所述第一NMOS管的栅极接收外部输入参考信号VCM，所述第二NMOS管的栅极接收所述运放输出共模信号VCMO，所述第二PMOS管的漏极和所述第一PMOS管的漏极分别输出共模反馈信号VB1和VB2至所述第一级放大电路和所述第二级放大电路；
所述偏置电路包括电阻R0、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述电阻R0的正端接收参考电流iref，所述电阻R0的正端分别连接所述第三NMOS管的栅极和所述第五NMOS管的栅极，所述电阻R0的负端分别连接所述第五NMOS管的漏极、所述第六NMOS管的栅极和所述第四NMOS管的栅极，所述第五NMOS管的源极连接所述第六NMOS管的漏极，所述第三NMOS管的漏极分别连接所述第一NMOS管的源极和所述第二NMOS管的源极，所述第三NMOS管的源极连接所述第四NMOS管的漏极，所述第四NMOS管的源极和所述第六NMOS管的源极均连接地电平，所述第三NMOS管的漏极输出偏置电压VB3至所述第一级放大电路，所述电阻R0的正端和负端分别输出偏置电压VB4和VB5至所述第一级放大电路。
本发明进一步设置为所述第一级放大电路包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，所述第三PMOS管的源极连接外部电源VDD，所述第三PMOS管的漏极分别连接所述第四PMOS管的源极和所述第五PMOS管的源极，所述第四PMOS管的漏极连接所述第六PMOS管的源极，所述第五PMOS管的漏极连接所述第七PMOS管的源极，所述第六PMOS管的漏极连接所述第七NMOS管的漏极，所述第七PMOS管的漏极连接所述第八NMOS管的漏极，所述第七NMOS管的源极连接所述第九NMOS管的漏极，所述第八NMOS管的源极连接所述第十NMOS管的漏极，所述第九NMOS管的源极和所述第十NMOS管的源极均连接地电平；
所述第四PMOS管的栅极和所述第五PMOS管的栅极分别连接差分输入信号INP和INN，所述第二PMOS管的漏极输出共模反馈信号VB1至所述第三PMOS管的栅极，所述第三NMOS管的漏极输出偏置电压VB3分别至所述第六PMOS管的栅极和所述第七PMOS管的栅极，所述电阻R0的正端输出偏置电压VB4分别至所述第七NMOS管的栅极和所述第八NMOS管的栅极，所述电阻R0的负端输出偏置电压VB5分别至所述第九NMOS管的栅极和所述第十NMOS管的栅极。
本发明进一步设置为所述第二级放大电路包括第八PMOS管、第九PMOS管、第十一NMOS管和第十二NMOS管，所述第八PMOS管的源极和所述第九PMOS管的源极分别连接外部电源VDD，所述第八PMOS管的漏极连接所述第十一NMOS管的漏极，所述第九PMOS管的漏极连接所述第十二NMOS管的漏极，所述第十一NMOS管的源极和所述第十二NMOS管的源极均连接地电平，所述第六PMOS管的漏极连接所述第十一NMOS管的栅极，所述第七PMOS管的漏极连接所述第十二NMOS管的栅极；
所述第一PMOS管的漏极输出共模反馈信号VB2分别至所述第八PMOS管的栅极和所述第九PMOS管的栅极。
本发明进一步设置为还包括频率补偿电路，所述频率补偿电路包括第一电阻、第二电阻、第一电容和第二电容，所述第一电阻和所述第一电容串联，所述第一电阻的一端连接所述第十一NMOS管的漏极，所述第一电容的一端连接所述第六PMOS管的漏极，所述第二电阻和所述第二电容串联，所述第二电阻的一端连接所述第十二NMOS管的漏极，所述第二电容的一端连接所述第七PMOS管的漏极。
本发明进一步设置为所述共模信号采集电路包括第三电阻、第四电阻、第三电容和第四电容，所述第三电阻和所述第四电阻串联在所述差分输出信号OUTP和OUTN之间，所述第三电容和所述第四电容串联在所述差分输出信号OUTP和OUTN之间，所述第三电阻和所述第三电容并联，所述第四电阻和所述第四电容并联，所述第三电阻、第四电阻、第三电容和第四电容的共同连接节点输出运放输出共模信号VCMO。
本发明进一步设置为所述第一PMOS管和所述第二PMOS管为同类型的PMOS管，所述第一NMOS管和所述第二NMOS管为同类型的NMOS管。
本发明进一步设置为所述第一电阻和所述第二电阻为同类型电阻，所述第一电容和所述第二电容为同类型电容。
本发明进一步设置为所述第三电阻和所述第四电阻为同类型电阻，所述第三电容和所述第四电容为同类型电容。
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
本技术方案是基于套筒二级运算放大器的运放控制集成电路，第一级放大电路是采用PMOS管差动输入的套筒式共源共栅结构，包括九个MOS管，可提供高增益；第二级放大电路是共源结构，可提供最大的输出摆幅；共模反馈电路和偏置电路一共只需采用8个晶体管和1个电阻，其中第一NMOS管和第二NMOS管构成差分对，分别接收外部输入参考信号VCM和运放输出共模信号VCMO，并放大二者的差值，第一PMOS管和第二PMOS管为二极管接法的PMOS管，构成差分对的负载，并分别产生共模反馈信号VB1和VB2，而共模反馈信号VB1和VB2均对运放输出共模信号VCMO形成负反馈，同时起到稳定输出共模电平的作用，由于同时存在两个负反馈环路，所以可以增大共模反馈环路增益；第一NMOS管和第二NMOS管的源极连接第三NMOS管的漏极，并提供偏置电压VB3，第三NMOS管的栅极和第四NMOS管的栅极分别连接第七NMOS管的栅极和第八NMOS管的栅极、第九NMOS管的栅极和第十NMOS管的栅极，构成级联结构的电流源，为第一NMOS管和第二NMOS管构成的差分对提供偏置电流，电阻R0的正端和负端分别连接第五NMOS管的栅极和第六NMOS管的栅极，由电阻R0、第五NMOS管和第六NMOS管构成的偏置电路提供偏置电压VB4和VB5。
本发明提供了精简型全差分二级运算放大器电路，在保证共模反馈环路的环路增益和环路稳定性的条件下，共模反馈电路和偏置电路只需要1个电阻和8个晶体管，简化了传统全差分套筒结构二级运算放大器的设计结构，减少了元器件硬件的消耗，利于节省集成电路面积，并且本发明的共模反馈环路具有更少的晶体管，因此具有更少的极点，更容易实现环路稳定。
附图说明
图1为现有技术套筒结构二级运算放大器的主体电路原理图。
图2为传统的全差分套筒结构二级运算放大器电路原理图。
图3为本发明实施例全差分二级运算放大器电路原理图。
图4为传统的全差分套筒结构二级运算放大器电路共模响应频率与增益仿真示意图。
图5为传统的全差分套筒结构二级运算放大器电路共模响应频率与相位仿真示意图。
图6为本发明实施例全差分二级运算放大器电路共模响应频率与增益仿真示意图。
图7为本发明实施例全差分二级运算放大器电路共模响应频率与相位仿真示意图。
具体实施方式
为进一步了解本发明的内容，结合附图及实施例对本发明作详细描述。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，一体地连接，也可以是可拆卸连接；可以是机械连接或电连接，也可以是两个元件内部的连通；可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
结合附图3，本发明技术方案是一种全差分二级运算放大器电路，包括第一级放大电路1、第二级放大电路2、共模信号采集电路5、共模反馈电路3、偏置电路4和频率补偿电路6；
所述第一级放大电路1为套筒结构，所述第一级放大电路1接收差分输入信号INP和INN；
所述第二级放大电路2为共源结构，所述第二级放大电路2输出差分输出信号OUTP和OUTN；
所述共模信号采集电路5接收差分输出信号OUTP和OUTN，并输出运放输出共模信号VCMO；
所述共模反馈电路3包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2，所述第一PMOS管MP1和所述第二PMOS管MP2为同类型的PMOS管，所述第一NMOS管MN1和所述第二NMOS管MN2为同类型的NMOS管，所述第一PMOS管MP1的源极和所述第二PMOS管MP2的源极分别连接外部电源VDD，所述第一PMOS管MP1的栅极分别连接所述第一PMOS管MP1的漏极和所述第一NMOS管MN1的漏极，所述第二PMOS管MP2的栅极分别连接所述第二PMOS管MP2的漏极和所述第二NMOS管MN2的漏极，所述第一NMOS管MN1的源极连接所述第二NMOS管MN2的源极，所述第一NMOS管MN1的栅极接收外部输入参考信号VCM，所述第二NMOS管MN2的栅极接收所述运放输出共模信号VCMO，所述第二PMOS管MP2的漏极和所述第一PMOS管MP1的漏极分别输出共模反馈信号VB1和VB2至所述第一级放大电路1和所述第二级放大电路2；
所述偏置电路包括电阻R0、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6，所述电阻R0的正端接收参考电流iref，所述电阻R0的正端分别连接所述第三NMOS管MN3的栅极和所述第五NMOS管MN5的栅极，所述电阻R0的负端分别连接所述第五NMOS管MN5的漏极、所述第六NMOS管MN6的栅极和所述第四NMOS管MN4的栅极，所述第五NMOS管MN5的源极连接所述第六NMOS管MN6的漏极，所述第三NMOS管MN3的漏极分别连接所述第一NMOS管MN1的源极和所述第二NMOS管MN2的源极，所述第三NMOS管MN3的源极连接所述第四NMOS管MN4的漏极，所述第四NMOS管MN4的源极和所述第六NMOS管MN6的源极均连接地电平，所述第三NMOS管MN3的漏极输出偏置电压VB3至所述第一级放大电路1，所述电阻R0的正端和负端分别输出偏置电压VB4和VB5至所述第一级放大电路1。
上述第一级放大电路1包括第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10，所述第三PMOS管MP3的源极连接外部电源VDD，所述第三PMOS管MP3的漏极分别连接所述第四PMOS管MP4的源极和所述第五PMOS管MP5的源极，所述第四PMOS管MP4的漏极连接所述第六PMOS管MP6的源极，所述第五PMOS管MP5的漏极连接所述第七PMOS管MP7的源极，所述第六PMOS管MP6的漏极连接所述第七NMOS管MN7的漏极，所述第七PMOS管MP7的漏极连接所述第八NMOS管MN8的漏极，所述第七NMOS管MN7的源极连接所述第九NMOS管MN9的漏极，所述第八NMOS管MN8的源极连接所述第十NMOS管MN10的漏极，所述第九NMOS管MN9的源极和所述第十NMOS管MN10的源极均连接地电平；
所述第四PMOS管MP4的栅极和所述第五PMOS管MP5的栅极分别连接差分输入信号INP和INN，所述第二PMOS管MP2的漏极输出共模反馈信号VB1至所述第三PMOS管MP3的栅极，所述第三NMOS管MN3的漏极输出偏置电压VB3分别至所述第六PMOS管MP6的栅极和所述第七PMOS管MP7的栅极，所述电阻R0的正端输出偏置电压VB4分别至所述第七NMOS管MN7的栅极和所述第八NMOS管MN8的栅极，所述电阻R0的负端输出偏置电压VB5分别至所述第九NMOS管MN9的栅极和所述第十NMOS管MN10的栅极。
上述第二级放大电路包括第八PMOS管MP8、第九PMOS管MP9、第十一NMOS管MN11和第十二NMOS管MN12，所述第八PMOS管MP8的源极和所述第九PMOS管MP9的源极分别连接外部电源VDD，所述第八PMOS管MP8的漏极连接所述第十一NMOS管MN11的漏极，所述第九PMOS管MP9的漏极连接所述第十二NMOS管MN12的漏极，所述第十一NMOS管MN11的源极和所述第十二NMOS管MN12的源极均连接地电平，所述第六PMOS管MP6的漏极连接所述第十一NMOS管MN11的栅极，所述第七PMOS管MP7的漏极连接所述第十二NMOS管MN12的栅极；
所述第一PMOS管MP1的漏极输出共模反馈信号VB2分别至所述第八PMOS管MP8的栅极和所述第九PMOS管MP9的栅极。
上述频率补偿电路6包括第一电阻R1P、第二电阻R1N、第一电容C1P和第二电容C1N，所述第一电阻R1P和所述第二电阻R1N为同类型电阻，所述第一电容C1P和所述第二电容C1N为同类型电容，所述第一电阻R1P和所述第一电容C1P串联，所述第一电阻R1P的一端连接所述第十一NMOS管MN11的漏极，所述第一电容C1P的一端连接所述第六PMOS管MP6的漏极，所述第二电阻R1N和所述第二电容C1N串联，所述第二电阻R1N的一端连接所述第十二NMOS管MN12的漏极，所述第二电容C1N的一端连接所述第七PMOS管MP7的漏极。
上述共模信号采集电路5包括第三电阻R2P、第四电阻R2N、第三电容C2P和第四电容C2N，所述第三电阻R2P和所述第四电阻R2N为同类型电阻，所述第三电容C2P和所述第四电容C2N为同类型电容，所述第三电阻R2P和所述第四电阻R2N串联在所述差分输出信号OUTP和OUTN之间，所述第三电容C2P和所述第四电容C2N串联在所述差分输出信号OUTP和OUTN之间，所述第三电阻R2P和所述第三电容C2P并联，所述第四电阻R2N和所述第四电容C2N并联，所述第三电阻R2P、第四电阻R2N、第三电容C2P和第四电容C2N的共同连接节点输出运放输出共模信号VCMO。
本发明是基于套筒二级运算放大器的运放控制集成电路，第一级放大电路是采用PMOS管差动输入的套筒式共源共栅结构，可提供高增益；第二级放大电路是共源结构，可提供最大的输出摆幅；共模反馈电路和偏置电路一共只需采用8个晶体管和1个电阻，其中第一NMOS管MN1和第二NMOS管MN2构成差分对，分别接收外部输入参考信号VCM和运放输出共模信号VCMO，并放大二者的差值，第一PMOS管MP1和第二PMOS管MP2为二极管接法的PMOS管，构成差分对的负载，并分别产生共模反馈信号VB1和VB2，而共模反馈信号VB1和VB2均对运放输出共模信号VCMO形成负反馈，同时起到稳定输出共模电平的作用，由于同时存在两个负反馈环路，所以可以增大共模反馈环路增益；第一NMOS管MN1和第二NMOS管MN2的源极连接第三NMOS管MN3的漏极，并提供偏置电压VB3，偏置电压VB3的电压值等于外部输入参考信号VCM减去第一PMOS管MP1或第二PMOS管MP2的栅源电压；第三NMOS管MN3的栅极和第四NMOS管MN4的栅极分别连接第七NMOS管MN7的栅极和第八NMOS管MN8的栅极、第九NMOS管MN9的栅极和第十NMOS管MN10的栅极，构成级联结构的电流源，为第一NMOS管MN1和第二NMOS管MN2构成的差分对提供偏置电流，电阻R0的正端和负端分别连接第五NMOS管MN5的栅极和第六NMOS管MN6的栅极，由电阻R0、第五NMOS管MN5和第六NMOS管MN6构成的偏置电路提供偏置电压VB4和VB5。
上述全差分二级运算放大器电路的共模反馈环路增益计算的式（1）如下：
Gain_CMFB=（gmN1/gmP1）×{gmP8+gmN11×gmP3×[gmP4×roP4×gmP6×roP6×roP3||gmN7×roN7×(roN9/2)]}×(roP8||roN11) 式（1）。
图4和图5为图2中传统的全差分套筒结构二级运算放大器电路共模响应仿真示意图，图6和图7为图3中本发明全差分二级运算放大器电路共模响应仿真示意图。通过对比图4-图7，本发明电路的共模反馈环路具有更高的环路增益及更好的环路稳定性。
本发明在保证共模反馈环路的环路增益和环路稳定性的条件下，其共模反馈电路和偏置电路只需要1个电阻和8个晶体管，简化了传统全差分套筒结构二级运算放大器的设计结构，减少了元器件硬件的消耗，降低了生产成本，利于节省集成电路面积。
以上示意性的对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (8)

1.一种全差分二级运算放大器电路，其特征在于，包括第一级放大电路、第二级放大电路、共模信号采集电路、共模反馈电路和偏置电路；
所述第一级放大电路为套筒结构，所述第一级放大电路接收差分输入信号INP和INN；
所述第二级放大电路为共源结构，所述第二级放大电路输出差分输出信号OUTP和OUTN；
所述共模信号采集电路接收差分输出信号OUTP和OUTN，并输出运放输出共模信号VCMO；
所述共模反馈电路包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极分别连接外部电源VDD，所述第一PMOS管的栅极分别连接所述第一PMOS管的漏极和所述第一NMOS管的漏极，所述第二PMOS管的栅极分别连接所述第二PMOS管的漏极和所述第二NMOS管的漏极，所述第一NMOS管的源极连接所述第二NMOS管的源极，所述第一NMOS管的栅极接收外部输入参考信号VCM，所述第二NMOS管的栅极接收所述运放输出共模信号VCMO，所述第二PMOS管的漏极和所述第一PMOS管的漏极分别输出共模反馈信号VB1和VB2至所述第一级放大电路和所述第二级放大电路；
所述偏置电路包括电阻R0、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述电阻R0的正端接收参考电流iref，所述电阻R0的正端分别连接所述第三NMOS管的栅极和所述第五NMOS管的栅极，所述电阻R0的负端分别连接所述第五NMOS管的漏极、所述第六NMOS管的栅极和所述第四NMOS管的栅极，所述第五NMOS管的源极连接所述第六NMOS管的漏极，所述第三NMOS管的漏极分别连接所述第一NMOS管的源极和所述第二NMOS管的源极，所述第三NMOS管的源极连接所述第四NMOS管的漏极，所述第四NMOS管的源极和所述第六NMOS管的源极均连接地电平，所述第三NMOS管的漏极输出偏置电压VB3至所述第一级放大电路，所述电阻R0的正端和负端分别输出偏置电压VB4和VB5至所述第一级放大电路。
2.根据权利要求1所述的一种全差分二级运算放大器电路，其特征在于，所述第一级放大电路包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，所述第三PMOS管的源极连接外部电源VDD，所述第三PMOS管的漏极分别连接所述第四PMOS管的源极和所述第五PMOS管的源极，所述第四PMOS管的漏极连接所述第六PMOS管的源极，所述第五PMOS管的漏极连接所述第七PMOS管的源极，所述第六PMOS管的漏极连接所述第七NMOS管的漏极，所述第七PMOS管的漏极连接所述第八NMOS管的漏极，所述第七NMOS管的源极连接所述第九NMOS管的漏极，所述第八NMOS管的源极连接所述第十NMOS管的漏极，所述第九NMOS管的源极和所述第十NMOS管的源极均连接地电平；
所述第四PMOS管的栅极和所述第五PMOS管的栅极分别连接差分输入信号INP和INN，所述第二PMOS管的漏极输出共模反馈信号VB1至所述第三PMOS管的栅极，所述第三NMOS管的漏极输出偏置电压VB3分别至所述第六PMOS管的栅极和所述第七PMOS管的栅极，所述电阻R0的正端输出偏置电压VB4分别至所述第七NMOS管的栅极和所述第八NMOS管的栅极，所述电阻R0的负端输出偏置电压VB5分别至所述第九NMOS管的栅极和所述第十NMOS管的栅极。
3.根据权利要求2所述的一种全差分二级运算放大器电路，其特征在于，所述第二级放大电路包括第八PMOS管、第九PMOS管、第十一NMOS管和第十二NMOS管，所述第八PMOS管的源极和所述第九PMOS管的源极分别连接外部电源VDD，所述第八PMOS管的漏极连接所述第十一NMOS管的漏极，所述第九PMOS管的漏极连接所述第十二NMOS管的漏极，所述第十一NMOS管的源极和所述第十二NMOS管的源极均连接地电平，所述第六PMOS管的漏极连接所述第十一NMOS管的栅极，所述第七PMOS管的漏极连接所述第十二NMOS管的栅极；
所述第一PMOS管的漏极输出共模反馈信号VB2分别至所述第八PMOS管的栅极和所述第九PMOS管的栅极。
4.根据权利要求3所述的一种全差分二级运算放大器电路，其特征在于，还包括频率补偿电路，所述频率补偿电路包括第一电阻、第二电阻、第一电容和第二电容，所述第一电阻和所述第一电容串联，所述第一电阻的一端连接所述第十一NMOS管的漏极，所述第一电容的一端连接所述第六PMOS管的漏极，所述第二电阻和所述第二电容串联，所述第二电阻的一端连接所述第十二NMOS管的漏极，所述第二电容的一端连接所述第七PMOS管的漏极。
5.根据权利要求1-4之一所述的一种全差分二级运算放大器电路，其特征在于，所述共模信号采集电路包括第三电阻、第四电阻、第三电容和第四电容，所述第三电阻和所述第四电阻串联在所述差分输出信号OUTP和OUTN之间，所述第三电容和所述第四电容串联在所述差分输出信号OUTP和OUTN之间，所述第三电阻和所述第三电容并联，所述第四电阻和所述第四电容并联，所述第三电阻、第四电阻、第三电容和第四电容的共同连接节点输出运放输出共模信号VCMO。
6.根据权利要求1-4之一所述的一种全差分二级运算放大器电路，其特征在于，所述第一PMOS管和所述第二PMOS管为同类型的PMOS管，所述第一NMOS管和所述第二NMOS管为同类型的NMOS管。
7.根据权利要求4所述的一种全差分二级运算放大器电路，其特征在于，所述第一电阻和所述第二电阻为同类型电阻，所述第一电容和所述第二电容为同类型电容。
8.根据权利要求5所述的一种全差分二级运算放大器电路，其特征在于，所述第三电阻和所述第四电阻为同类型电阻，所述第三电容和所述第四电容为同类型电容。
CN202111288655.XA 2021-11-02 2021-11-02 一种全差分二级运算放大器电路 Active CN113726298B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111288655.XA CN113726298B (zh) 2021-11-02 2021-11-02 一种全差分二级运算放大器电路
US17/733,837 US11575356B1 (en) 2021-11-02 2022-04-29 Fully-differential two-stage operational amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111288655.XA CN113726298B (zh) 2021-11-02 2021-11-02 一种全差分二级运算放大器电路

Publications (2)

Publication Number Publication Date
CN113726298A true CN113726298A (zh) 2021-11-30
CN113726298B CN113726298B (zh) 2022-03-15

Family

ID=78686461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111288655.XA Active CN113726298B (zh) 2021-11-02 2021-11-02 一种全差分二级运算放大器电路

Country Status (2)

Country Link
US (1) US11575356B1 (zh)
CN (1) CN113726298B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113922763A (zh) * 2021-12-14 2022-01-11 深圳市时代速信科技有限公司 一种二级放大电路与电子设备
CN114039602A (zh) * 2022-01-10 2022-02-11 宜矽源半导体南京有限公司 一种支持高压输入的高精度共模转换电路
CN115967360A (zh) * 2022-12-30 2023-04-14 天津智模科技有限公司 一种用于电容隔离器接收端的信号放大电路及电容隔离器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116629186B (zh) * 2023-05-23 2024-02-06 广东匠芯创科技有限公司 两级全差分运算放大器的版图设计方法和版图布局结构
CN116760368B (zh) * 2023-08-23 2023-11-07 苏州领慧立芯科技有限公司 低噪声比较器的预放大器电路及低噪声比较器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394581A (zh) * 2011-09-19 2012-03-28 张兴发 全差分运算放大器
CN103219961A (zh) * 2013-04-10 2013-07-24 中国科学院微电子研究所 一种带宽可调的运算放大器电路
CN104579206A (zh) * 2014-07-30 2015-04-29 上海华虹宏力半导体制造有限公司 差分放大电路及运算放大器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388522B1 (en) * 2000-08-23 2002-05-14 Texas Instruments Incorporated Common mode feedback bias for low voltage opamps
US6590980B1 (en) * 2001-09-24 2003-07-08 Micrel, Incorporated Low voltage, low power operational amplifier with rail to rail output
US6977543B2 (en) * 2003-08-26 2005-12-20 Intel Corporation Biasing technique using thin and thick oxide transistors
US7129782B2 (en) * 2004-03-30 2006-10-31 Intel Corporation Fully differential amplifier with start up circuit
US7453319B2 (en) * 2006-02-13 2008-11-18 Texas Instruments Incorporated Multi-path common mode feedback for high speed multi-stage amplifiers
DE102006034560B4 (de) * 2006-07-26 2012-04-26 Infineon Technologies Ag Verstärkerstufe, Operationsverstärker und Verfahren zur Signalverstärkung
ITMI20112100A1 (it) * 2011-11-18 2013-05-19 St Microelectronics Grenoble 2 Amplificatore operazionale completamente differenziale con circuito di retroazione di modo comune
US9467109B2 (en) * 2014-06-03 2016-10-11 Texas Instruments Incorporated Differential amplifier with high-speed common mode feedback
KR102558000B1 (ko) * 2018-03-27 2023-07-20 삼성전자주식회사 밀러 보상 회로를 포함하는 증폭 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394581A (zh) * 2011-09-19 2012-03-28 张兴发 全差分运算放大器
CN103219961A (zh) * 2013-04-10 2013-07-24 中国科学院微电子研究所 一种带宽可调的运算放大器电路
CN104579206A (zh) * 2014-07-30 2015-04-29 上海华虹宏力半导体制造有限公司 差分放大电路及运算放大器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113922763A (zh) * 2021-12-14 2022-01-11 深圳市时代速信科技有限公司 一种二级放大电路与电子设备
CN114039602A (zh) * 2022-01-10 2022-02-11 宜矽源半导体南京有限公司 一种支持高压输入的高精度共模转换电路
CN114039602B (zh) * 2022-01-10 2022-04-12 宜矽源半导体南京有限公司 一种支持高压输入的高精度共模转换电路
CN115967360A (zh) * 2022-12-30 2023-04-14 天津智模科技有限公司 一种用于电容隔离器接收端的信号放大电路及电容隔离器
CN115967360B (zh) * 2022-12-30 2024-03-26 天津智模科技有限公司 一种用于电容隔离器接收端的信号放大电路及电容隔离器

Also Published As

Publication number Publication date
CN113726298B (zh) 2022-03-15
US11575356B1 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
CN113726298B (zh) 一种全差分二级运算放大器电路
CN101951236B (zh) 一种数字可变增益放大器
US6437645B1 (en) Slew rate boost circuitry and method
CN111464139B (zh) 一种适用于宽摆幅全差分运算放大器的共模反馈电路
CN107896095B (zh) 全差分运算放大器
CN109921756B (zh) 一种全差分跨导运算放大器
CN201846315U (zh) 一种数字可变增益放大器
CN114710124A (zh) 基于低纹波电荷泵的轨到轨输入输出运算跨导放大器
WO2016062429A1 (en) Amplifier circuit and amplifier arrangement
US20060125567A1 (en) Amplifier circuit
US5406220A (en) Pole/zero compensation in cascode amplifiers
CN111585516B (zh) 一种带输出箝位功能的运算放大器
US7449951B2 (en) Low voltage operational amplifier
CN114900139B (zh) 一种全差分运算放大器的共模反馈电路
US11658626B2 (en) Split miller compensation in two-stage differential amplifiers
US7986185B2 (en) Rail-to-rail Miller compensation method without feed forward path
CN113612449A (zh) 一种运算放大器电路
US9450549B2 (en) Differential amplification circuit
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
JP4532847B2 (ja) 差動増幅器
Nieminen et al. Single and two-stage OTAs for high-speed CMOS pipelined ADCs
JP4862694B2 (ja) Ｆｅｔアンプおよびそのバイアス回路
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
Yen et al. A High Slew Rate, Low Power, Compact Operational Amplifier Based on the Super-Class AB Recycling Folded Cascode
CN215420202U (zh) 一种运算放大器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant