CN116224033A - 全差分放大器的快速共模检测电路 - Google Patents
全差分放大器的快速共模检测电路 Download PDFInfo
- Publication number
- CN116224033A CN116224033A CN202310255739.6A CN202310255739A CN116224033A CN 116224033 A CN116224033 A CN 116224033A CN 202310255739 A CN202310255739 A CN 202310255739A CN 116224033 A CN116224033 A CN 116224033A
- Authority
- CN
- China
- Prior art keywords
- switch
- mos tube
- comparator
- differential amplifier
- common mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种全差分放大器的快速共模检测电路,包括:开关电路、比较器电路以及运算放大器;所述运算放大器的正相输入端与全差分放大器的差分输出端以及所述比较器电路连接,所述运算放大器的反相输入端接第一参考电压,所述运算放大器的输出端与所述全差分放大器的共模控制端连接;所述开关电路与所述比较器电路以及所述全差分放大器的差分输出端连接。通过以上方式,本发明能够快速启动全差分放大器,减小共模电压的稳定时间。
Description
技术领域
本发明属于集成电路技术领域,具体是涉及到一种全差分放大器的快速共模检测电路。
背景技术
与单端输出放大器相比,全差分放大器具有输出摆幅大,没有镜像极点,共模抑制比和电源抑制比更高等优点。因此,全放差分放大器在混合模拟电路中应用越来越广。然而,高增益全差分放大器的输出共模对于器件的特性和失配相当敏感。放大器的高增益会放大该部分误差,输出电压达到电源或地轨,使放大器的工作状态不正确,不能实现放大器的基本功能。
全差分放大器正常工作需要所有器件都工作在正确的状态,而共模电压维持在合适的电压范围是基本前提。即共模电压达到正确的电压值后,放大器才能开始正常工作。在一些应用中,需要对放大器的启动速度要求较高,在电源上电一定时间内,放大器必须开始工作。如果放大器采用的共模反馈环路带宽小,就很难满足要求。
在传统全差分放大器中,如图1所示,共模电压稳定的时间与共模反馈环路的带宽有关,共模反馈环路为了实现大增益,通常会增加一级放大电路,如图1中的A1放大器。那么共模反馈环路就是一个双极点系统,为了保证共模反馈环路的稳定性,次级点就必须推到环路带宽以外,或者减小环路带宽,因此在传统的共模反馈设计中,大的带宽就必须以牺牲功耗为代价。
发明内容
本发明提供一种全差分放大器的快速共模检测电路,解决现有的全差分放大器的启动速度不高的问题。
基于上述目的,本发明提出一种全差分放大器的快速共模检测电路,包括:开关电路、比较器电路以及运算放大器;所述运算放大器的正相输入端与全差分放大器的差分输出端以及所述比较器电路连接,所述运算放大器的反相输入端接第一参考电压,所述运算放大器的输出端与所述全差分放大器的共模控制端连接;所述开关电路与所述比较器电路以及所述全差分放大器的差分输出端连接。
可选的,所述比较器电路包括:第一比较器和第二比较器;所述第一比较器的反相输入端以及所述第二比较器的反相输入端与所述运算放大器的正相输入端连接,所述第一比较器的正相输入端接第二参考电压,所述第二比较器的正相输入端接第三参考电压,所述第一比较器的输出端和所述第二比较器的输出端与所述开关电路连接。
可选的,所述第二参考电压小于所述第三参考电压,所述第二参考电压和所述第三参考电压根据正常的共模电压范围和电压波动设置。
可选的,所述开关电路包括:第一开关、第二开关、第三开关、第四开关、第五开关、第一MOS管以及第二MOS管;所述第一开关sw1a的第一端、所述第二开关sw1b的第一端以及第五开关sw3的第一端与所述第一比较器的输出端连接,所述第一开关的第二端以及所述第二开关的第二端接第一参考电流源,并与所述第一MOS管的栅极和漏极连接,所述第一MOS管的源极接电源电压;所述第三开关sw2a的第一端和所述第四开关sw2b的第一端与所述第二比较器的输出端连接,所述第三开关的第二端和所述第四开关的第二端接第二参考电流源,并与所述第二MOS管的栅极和漏极、以及所述第五开关的第二端连接;所述第一开关的第三端与所述第三开关的第三端连接,并与所述全差分放大器的负输出端连接,所述第二开关的第三端与所述第四开关管的第三端连接,并与所述全差分放大器的正输出端连接;所述第五开关管的第三端和所述第二MOS管的源极接地。
可选的,所述第一开关、所述第三开关以及所述第五开关为NMOS管,所述第二开关和所述第四开关为PMOS管;所述第一端为栅极,第二端为漏极,第三端为源极。
可选的,如果输出共模电压高于第三参考电压,所述第三开关和所述第四开关导通,所述第一比较器和所述第二比较器输出低电平,所述全差分放大器的正输出端和负输出端与所述第二参考电流源连通,所述第二MOS管导通,将所述全差分放大器的输出电压下拉;如果输出共模电压低于第三参考电压Vth且高于第二参考电压Vtl,所述第一比较器输出低电平,所述第二比较器输出高电平,所述第一开关、所述第二开关、所述第三开关、所述第四开关以及所述第五开关关断,所述全差分放大器的输出由共模环路控制;如果输出共模电压低于第二参考电压Vtl,所述第一比较器和所述第二比较器输出高电平,所述第一开关、所述第二开关以及所述第五开关导通,所述全差分放大器的正输出端和负输出端与所述第一参考电流源连通,所述第二参考电流源通过所述第五开关连接到地,所述第一MOS管导通,将所述全差分放大器的输出电压上拉。
可选的,所述快速共模检测电路还包括:第一电阻和第二电阻;所述第一电阻连接在所述全差分放大器的正输出端与所述运算放大器的正相输入端之间;所述第二电阻连接在所述全差分放大器的负输出端与所述运算放大器的正相输入端之间。
可选的,所述快速共模检测电路还包括:第一电容和第二电容;所述第一电容并联在所述第一电阻的两端,所述第二电容并联在所述第二电阻的两端。
可选的,所述全差分放大器包括:第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管以及第八MOS管;所述第三MOS管和所述第四MOS管的栅极接第一参考电流源、源极接电源电压,漏极作为所述全差分放大器的差分输出端,并与所述开关电路和所述运算放大器的正相输入端连接,所述第三MOS管的漏极还与所述第五MOS管的漏极连接,所述第四MOS管的漏极与所述第六MOS管的漏极连接;所述第五MOS管和所述第六MOS管的栅极接差分输入信号,所述第五MOS管的源极与所述第七MOS管的漏极连接,所述第六MOS管的源极与所述第八MOS管的漏极连接,所述第七MOS管的栅极与所述开关电路连接,所述第八MOS管的栅极与所述运算放大器的输出端连接,所述第七MOS管和所述第八MOS管的源极接地。
可选的,所述第三MOS管和所述第四MOS管为PMOS管,所述第三MOS管的漏极为所述全差分放大器的负输出端,所述第四MOS管的漏极为所述全差分放大器的正输出端;所述第五MOS管、所述第六MOS管、所述第七MOS管以及所述第八MOS管为NMOS管。
从上面所述可以看出,本发明提供的技术方案的有益效果是:本发明提供的一种全差分放大器的快速共模检测电路,包括:开关电路、比较器电路以及运算放大器;所述运算放大器的正相输入端与全差分放大器的差分输出端以及所述比较器电路连接,所述运算放大器的反相输入端接第一参考电压,所述运算放大器的输出端与所述全差分放大器的共模控制端连接;所述开关电路与所述比较器电路以及所述全差分放大器的差分输出端连接,能够快速启动全差分放大器,减小共模电压的稳定时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中的全差分放大器的快速共模检测电路的结构示意图;
图2为本发明实施例的全差分放大器的快速共模检测电路的电路示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
需要说明的是,除非另外定义,本发明实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
本发明实施例实施了一种全差分放大器的快速共模检测电路,如图1所示,包括:开关电路11、比较器电路12以及运算放大器13;所述运算放大器13的正相输入端与全差分放大器14的差分输出端以及所述比较器电路12连接,所述运算放大器13的反相输入端接第一参考电压Vcm_ref,所述运算放大器13的输出端与所述全差分放大器14的共模控制端连接;所述开关电路11与所述比较器电路13以及所述全差分放大器14的差分输出端连接。通过比较器电路12根据全差分放大器14的差分输出控制开关电路11的导通与关断,以控制全差分放大器14快速稳定至共模电压,实现快速启动。
在本发明实施例中,如图2所示,比较器电路12包括:第一比较器C1和第二比较器C2。所述第一比较器C1的反相输入端以及所述第二比较器C2的反相输入端与所述运算放大器13的正相输入端连接,所述第一比较器C1的正相输入端接第二参考电压Vtl,所述第二比较器C2的正相输入端接第三参考电压Vth,所述第一比较器C1的输出端和所述第二比较器C2的输出端与所述开关电路11连接。第二参考电压Vtl小于所述第三参考电压Vth,所述第二参考电压Vtl和所述第三参考电压Vth根据正常的共模电压范围和电压波动设置。
开关电路11包括:第一开关sw1a、第二开关sw1b、第三开关sw2a、第四开关sw2b、第五开关sw3、第一MOS管M0r以及第二MOS管M2r。所述第一开关sw1a的第一端、所述第二开关sw1b的第一端以及第五开关sw3的第一端与所述第一比较器C1的输出端连接,所述第一开关sw1a的第二端以及所述第二开关sw1b的第二端接第一参考电流源ibp,并与所述第一MOS管M0r的栅极和漏极连接,所述第一MOS管M0r的源极接电源电压;所述第三开关sw2a的第一端和所述第四开关sw2b的第一端与所述第二比较器C2的输出端连接,所述第三开关sw2a的第二端和所述第四开关sw2b的第二端接第二参考电流源ibn,并与所述第二MOS管M2r的栅极和漏极、以及所述第五开关sw3的第二端连接;所述第一开关sw1a的第三端与所述第三开关sw2a的第三端连接,并与所述全差分放大器14的负输出端Vout-连接,所述第二开关sw1b的第三端与所述第四开关管sw2b的第三端连接,并与所述全差分放大器14的正输出端Vout+连接;所述第五开关管sw3的第三端和所述第二MOS管M2r的源极接地GND。
所述第一开关sw1a、所述第三开关sw2a以及所述第五开关sw3为NMOS管,所述第二开关sw1b和所述第四开关sw2b为PMOS管;所述第一端为栅极,第二端为漏极,第三端为源极。
在本发明实施例中,快速共模检测电路还包括:第一电阻R1a和第二电阻R1b;所述第一电阻R1a连接在所述全差分放大器14的正输出端Vout+与所述运算放大器13的正相输入端之间;所述第二电阻R1b连接在所述全差分放大器14的负输出端Vout-与所述运算放大器13的正相输入端之间。快速共模检测电路还可以包括:第一电容C1a和第二电容C1b;所述第一电容C1a并联在所述第一电阻R1a的两端,所述第二电容C1b并联在所述第二电阻R1b的两端。全差分放大器14的差分输出经并联的第一电阻R1a和第一电容C1a、以及并联的第二电阻R1b和第二电容C1b后传输至运算放大器的正相输入端以及比较器电路12,以进行后续的反馈处理。
全差分放大器14包括:第三MOS管M0a、第四MOS管M0b、第五MOS管M1a、第六MOS管M1b、第七MOS管M2a以及第八MOS管M3;所述第三MOS管M0a和所述第四MOS管M0b的栅极接第一参考电流源ibp、源极接电源电压VCC,漏极作为所述全差分放大器14的差分输出端,并与所述开关电路11和所述运算放大器13的正相输入端连接,所述第三MOS管M0a的漏极还与所述第五MOS管M1a的漏极连接,所述第四MOS管M0b的漏极与所述第六MOS管M1b的漏极连接;所述第五MOS管M1a和所述第六MOS管M1b的栅极接差分输入信号,所述第五MOS管M1a的源极与所述第七MOS管M2a的漏极连接,所述第六MOS管M1b的源极与所述第八MOS管M3的漏极连接,所述第七MOS管M2a的栅极与所述开关电路11连接,所述第八MOS管M3的栅极与所述运算放大器13的输出端连接,所述第七MOS管M2a和所述第八MOS管M3的源极接地GND。
所述第三MOS管M0a和所述第四MOS管M0b为PMOS管,所述第三MOS管M0a的漏极为所述全差分放大器14的负输出端Vout-,所述第四MOS管M0b的漏极为所述全差分放大器14的正输出端Vout+;所述第五MOS管M1a、所述第六MOS管M1b、所述第七MOS管M2a以及所述第八MOS管M3为NMOS管。
在传统全差分放大器中,共模电压稳定的时间与共模反馈环路的带宽有关,共模反馈环路为了实现大增益,通常会增加一级放大电路。如此共模反馈环路就是一个双极点系统,为了保证共模反馈环路的稳定性,次级点就必须推到环路带宽以外,或者减小环路带宽,因此在传统的共模反馈设计中,大的带宽就必须以牺牲功耗为代价。现有的SC-CMFB电路的共模反馈环路带宽更大,但是其带宽还是限制于差模电路,不能超过差模的带宽。因此其共模电压稳定时间还是限制与共模环路带宽。
本发明实施例的全差分放大器的快速共模检测电路在传统的共模反馈电路基础上,增加了一部分电路,以实现全差分放大器的快速启动。以下是全差分放大器的快速共模检测电路的工作原理:
如果输出共模电压高于第三参考电压Vth,所述第三开关sw2a和所述第四开关sw2b导通,所述第一比较器C1和所述第二比较器C2输出低电平,所述全差分放大器14的正输出端Vout+和负输出端Vout-与所述第二参考电流源ibn连通,所述第二MOS管M2r导通,将所述全差分放大器14的输出电压下拉,第二MOS管M2r的电流增加,导致第七MOS管M2a的电流增大,同样会将输出电压下降。
如果输出共模电压低于第三参考电压Vth且高于第二参考电压Vtl,所述第一比较器C1输出低电平,所述第二比较器C2输出高电平,所述第一开关sw1a、所述第二开关sw1b、所述第三开关sw2a、所述第四开关sw2b以及所述第五开关sw3关断,所述全差分放大器14的输出由共模环路控制。
如果输出共模电压低于第二参考电压Vtl,所述第一比较器C1和所述第二比较器C2输出高电平,所述第一开关sw1a、所述第二开关sw1b以及所述第五开关sw3导通,所述全差分放大器14的正输出端Vout+和负输出端Vout-与所述第一参考电流源ibp连通,所述第二参考电流源ibn通过所述第五开关sw3连接到地GND,所述第一MOS管M0r导通,将所述全差分放大器14的输出电压上拉。第一MOS管M0r的电流增加,导致第三MOS管M0a和第四MOS管M0b的电流增大,同样会将输出电压上升。其次,第五开关sw3开启,第二参考电流源ibn的电流通过第五开关sw3到地GND,第二MOS管M2r的电流减小,导致第七MOS管M2a的电流减小,输出电压上升。
本发明实施例的全差分放大器的快速共模检测电路设置了3个电压区间,高于第三参考电压Vth和低于第二参考电压Vtl的两个区间,都能通过快速共模检测电路快速将输出共模电压拉倒合适的电压范围,但此时电路状态不正确,只能用于快速建立过程。当输出公共电压Vcm达到合适的区间,即Vtl<Vcm<Vth时,快速共模检测电路停止工作,由共模反馈电路来控制共模电压的建立,快速建立电路不影响电路正常工作。因此第三参考电压Vth和第二参考电压Vtl两个电压设置需要合理,需要根据电路正常的共模电压范围和电压波动来设置。如果范围调小,正常工作时的共模波动就会导致快速共模监测电路启动,因此电路异常。如果范围设置过大,就不能达到快速建立的目的。
综上所述,本发明实施例的全差分放大器的快速共模检测电路包括:开关电路、比较器电路以及运算放大器;所述运算放大器的正相输入端与全差分放大器的差分输出端以及所述比较器电路连接,所述运算放大器的反相输入端接第一参考电压,所述运算放大器的输出端与所述全差分放大器的共模控制端连接;所述开关电路与所述比较器电路以及所述全差分放大器的差分输出端连接,能够快速启动全差分放大器,减小共模电压的稳定时间。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本公开的范围被限于这些例子;在本公开的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。
本发明实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (10)
1.一种全差分放大器的快速共模检测电路,其特征是,所述快速共模检测电路包括:开关电路、比较器电路以及运算放大器;所述运算放大器的正相输入端与全差分放大器的差分输出端以及所述比较器电路连接,所述运算放大器的反相输入端接第一参考电压,所述运算放大器的输出端与所述全差分放大器的共模控制端连接;所述开关电路与所述比较器电路以及所述全差分放大器的差分输出端连接。
2.如权利要求1所述的快速共模检测电路,其特征是,所述比较器电路包括:第一比较器和第二比较器;所述第一比较器的反相输入端以及所述第二比较器的反相输入端与所述运算放大器的正相输入端连接,所述第一比较器的正相输入端接第二参考电压,所述第二比较器的正相输入端接第三参考电压,所述第一比较器的输出端和所述第二比较器的输出端与所述开关电路连接。
3.如权利要求2所述的快速共模检测电路,其特征是,所述第二参考电压小于所述第三参考电压,所述第二参考电压和所述第三参考电压根据正常的共模电压范围和电压波动设置。
4.如权利要求2所述的快速共模检测电路,其特征是,所述开关电路包括:第一开关、第二开关、第三开关、第四开关、第五开关、第一MOS管以及第二MOS管;所述第一开关sw1a的第一端、所述第二开关sw1b的第一端以及第五开关sw3的第一端与所述第一比较器的输出端连接,所述第一开关的第二端以及所述第二开关的第二端接第一参考电流源,并与所述第一MOS管的栅极和漏极连接,所述第一MOS管的源极接电源电压;所述第三开关sw2a的第一端和所述第四开关sw2b的第一端与所述第二比较器的输出端连接,所述第三开关的第二端和所述第四开关的第二端接第二参考电流源,并与所述第二MOS管的栅极和漏极、以及所述第五开关的第二端连接;所述第一开关的第三端与所述第三开关的第三端连接,并与所述全差分放大器的负输出端连接,所述第二开关的第三端与所述第四开关管的第三端连接,并与所述全差分放大器的正输出端连接;所述第五开关管的第三端和所述第二MOS管的源极接地。
5.如权利要求4所述的快速共模检测电路,其特征是,所述第一开关、所述第三开关以及所述第五开关为NMOS管,所述第二开关和所述第四开关为PMOS管;所述第一端为栅极,第二端为漏极,第三端为源极。
6.如权利要求4所述的快速共模检测电路,其特征是,如果输出共模电压高于第三参考电压,所述第三开关和所述第四开关导通,所述第一比较器和所述第二比较器输出低电平,所述全差分放大器的正输出端和负输出端与所述第二参考电流源连通,所述第二MOS管导通,将所述全差分放大器的输出电压下拉;
如果输出共模电压低于第三参考电压Vth且高于第二参考电压Vtl,所述第一比较器输出低电平,所述第二比较器输出高电平,所述第一开关、所述第二开关、所述第三开关、所述第四开关以及所述第五开关关断,所述全差分放大器的输出由共模环路控制;
如果输出共模电压低于第二参考电压Vtl,所述第一比较器和所述第二比较器输出高电平,所述第一开关、所述第二开关以及所述第五开关导通,所述全差分放大器的正输出端和负输出端与所述第一参考电流源连通,所述第二参考电流源通过所述第五开关连接到地,所述第一MOS管导通,将所述全差分放大器的输出电压上拉。
7.如权利要求1所述的快速共模检测电路,其特征在于,所述快速共模检测电路还包括:第一电阻和第二电阻;所述第一电阻连接在所述全差分放大器的正输出端与所述运算放大器的正相输入端之间;所述第二电阻连接在所述全差分放大器的负输出端与所述运算放大器的正相输入端之间。
8.如权利要求7所述的快速共模检测电路,其特征是,所述快速共模检测电路还包括:第一电容和第二电容;所述第一电容并联在所述第一电阻的两端,所述第二电容并联在所述第二电阻的两端。
9.如权利要求1所述的快速共模检测电路,其特征是,所述全差分放大器包括:第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管以及第八MOS管;所述第三MOS管和所述第四MOS管的栅极接第一参考电流源、源极接电源电压,漏极作为所述全差分放大器的差分输出端,并与所述开关电路和所述运算放大器的正相输入端连接,所述第三MOS管的漏极还与所述第五MOS管的漏极连接,所述第四MOS管的漏极与所述第六MOS管的漏极连接;所述第五MOS管和所述第六MOS管的栅极接差分输入信号,所述第五MOS管的源极与所述第七MOS管的漏极连接,所述第六MOS管的源极与所述第八MOS管的漏极连接,所述第七MOS管的栅极与所述开关电路连接,所述第八MOS管的栅极与所述运算放大器的输出端连接,所述第七MOS管和所述第八MOS管的源极接地。
10.如权利要求9所述的快速共模检测电路,其特征在于,所述第三MOS管和所述第四MOS管为PMOS管,所述第三MOS管的漏极为所述全差分放大器的负输出端,所述第四MOS管的漏极为所述全差分放大器的正输出端;所述第五MOS管、所述第六MOS管、所述第七MOS管以及所述第八MOS管为NMOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310255739.6A CN116224033A (zh) | 2023-03-15 | 2023-03-15 | 全差分放大器的快速共模检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310255739.6A CN116224033A (zh) | 2023-03-15 | 2023-03-15 | 全差分放大器的快速共模检测电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116224033A true CN116224033A (zh) | 2023-06-06 |
Family
ID=86590986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310255739.6A Pending CN116224033A (zh) | 2023-03-15 | 2023-03-15 | 全差分放大器的快速共模检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116224033A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117978106A (zh) * | 2024-04-02 | 2024-05-03 | 辰芯半导体(深圳)有限公司 | 一种共模反馈电路及全差分放大电路 |
-
2023
- 2023-03-15 CN CN202310255739.6A patent/CN116224033A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117978106A (zh) * | 2024-04-02 | 2024-05-03 | 辰芯半导体(深圳)有限公司 | 一种共模反馈电路及全差分放大电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9973198B2 (en) | Telescopic amplifier with improved common mode settling | |
US10116268B2 (en) | Operational amplifier | |
US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
US8854136B2 (en) | Fully differential operational amplifier with common-mode feedback circuit | |
US9407221B2 (en) | Differential amplifier circuit | |
US8519793B2 (en) | Operational amplifier circuit | |
US11050386B2 (en) | Inverse pseudo fully-differential amplifier having common-mode feedback control circuit | |
US20110260789A1 (en) | Variable gain amplifier circuit | |
US7560991B2 (en) | Dynamically compensated operational amplifier | |
CN116224033A (zh) | 全差分放大器的快速共模检测电路 | |
JP2011229073A (ja) | 利得変動補償装置 | |
US8890612B2 (en) | Dynamically biased output structure | |
US7724043B1 (en) | Common mode controller for a sample-and-hold circuit | |
US20130241637A1 (en) | Auto-Zeroed Amplifier with Low Input Leakage | |
US9246455B2 (en) | Three stage amplifier | |
US7956690B2 (en) | Operational amplification circuit | |
CN110460338B (zh) | 一种采样保持电路 | |
CN107888184B (zh) | 单端转差分电路及其构成的缓冲器电路和采样保持电路 | |
US8416021B2 (en) | Amplifier circuit | |
US20070164888A1 (en) | Robust reference generation circuit for A/D converter | |
CN111510090A (zh) | 一种高压摆率和宽输出范围的运算放大器 | |
Nieminen et al. | Operational amplifier design for high-speed pipelined analog-to-digital converters in deep-submicron CMOS processes | |
US11936354B2 (en) | Amplifier circuit | |
JP6510165B2 (ja) | オペアンプ | |
CN110880914B (zh) | 起振电路及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |