JP5320503B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP5320503B2 JP5320503B2 JP2012507751A JP2012507751A JP5320503B2 JP 5320503 B2 JP5320503 B2 JP 5320503B2 JP 2012507751 A JP2012507751 A JP 2012507751A JP 2012507751 A JP2012507751 A JP 2012507751A JP 5320503 B2 JP5320503 B2 JP 5320503B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- impedance element
- input terminal
- terminal
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45082—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more outputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本発明は、増幅回路に係り、特に、全差動型の演算増幅器を備えた増幅回路に関する。
増幅回路は、周知のように、入力された信号を増幅する機能を有する回路であって、他の回路と接続されて機器を構成している。このような増幅回路には、一般的に、信号が入力される前段の回路の消費電力に係る負荷を軽減するため、高い入力インピーダンスが要求されている。
図５は、従来の一般的な増幅回路を説明するための図である。図５に示した増幅回路は、全差動の演算増幅器１０４、演算増幅器１０４の反転入力端子１０４ａ、非反転入力端子１０４ｃに接続された２つの入力インピーダンス素子１０１ａ、１０１ｂ、反転入力端子１０４ａと非反転出力端子１０４ｂとの間と、非反転入力端子１０４ｃと反転出力端子１０４ｄとの間とに接続された２つの負帰還インピーダンス素子１０２ａ、１０２ｂを備えている。入力インピーダンス素子１０１ａ、１０１ｂのインピーダンスはいずれもＺ1、負帰還インピーダンス素子１０２ａ、１０２ｂのインピーダンスはいずれもＺ2である。
また、図中のＶip、Ｖinは増幅回路に入力される信号の電圧を示し、Ｖon、Ｖopは増幅回路から出力される信号の電圧を示している。Ｖsn、Ｖspは演算増幅器１０４の入力電圧である。以上の物理量を示す記号の添え字である「ｐ」、「ｎ」は、電圧の位相を表していて、「ｐ」の添え字で表される電圧と「ｎ」の添え字で表される電圧とは、互いに交流の直流成分を基準にした位相が反転した電圧であって、換言すれば位相が互いに１８０度相違している。
図５に示した一般的な増幅回路では、入力インピーダンス素子１０１ａ、１０１ｂのインピーダンス値が大きいと、増幅回路におけるノイズが大きくなるという不具合が生じる。このため、このような従来技術では、入力インピーダンスを充分高めることができなかった。
図５に示した増幅回路の入力インピーダンスを高めることを目的にした従来技術としては、例えば、図６に示した増幅回路が挙げられる。図６に示した増幅回路は、全差動の演算増幅器４０４、入力インピーダンス素子４０１〜４０３、負帰還インピーダンス素子４１０〜４１３を備えている。入力インピーダンス素子４０１〜４０３のうち、入力インピーダンス素子４０１が図５に示した入力インピーダンス素子１０１ａ、１０１ｂと同様に、演算増幅器の非反転入力端子、反転入力端子と接続されている。すなわち、図６に示した増幅回路は、図５に示した増幅回路の入力インピーダンス素子に入力インピーダンス素子４０２、４０３を加えたものである。
このような従来技術の増幅回路によれば、入力端子４０６、４０７に入力される電圧Ｖｉと、出力端子４０８、４０９から出力される電圧Ｖoとの比（Ｖo／Ｖi）を大きくすることが可能である。なお、このような従来技術は、特許文献１に記載されている。
前記したように、増幅回路の前段に設けられた回路の負荷を充分軽減するためには、図５に示した信号入力端子１０６、１０７に入力される、互いに１８０度ずれた位相を有する電流Ｉip、Ｉinを約「０」にまで小さくする必要がある。しかしながら、図６に示した従来技術は、帰還インピーダンス４１０、４１１に流れる電流ｉ1を小さくするためのものであって、電流Ｉip、Ｉinを小さくすることを考慮したものではない。
また、増幅回路のノイズを低減するためには、図５に示した入力インピーダンス素子１０１、負帰還インピーダンス素子１０２のインピーダンス値Ｚ1、Ｚ2を小さくすることが必要である。しかし、図６に示した従来技術では、インピーダンス素子のインピーダンス値の大きさについても考慮するものではなかった。したがって、従来技術では、前段の回路の負荷を低減し、しかもノイズが小さい増幅回路を提供することができなかった。
本発明は、このような点に鑑みてなされたものであって、入力インピーダンスを高めることによって前段の回路の負荷を低減し、しかもノイズが少ない増幅回路を提供することを目的とする。
本発明は、このような点に鑑みてなされたものであって、入力インピーダンスを高めることによって前段の回路の負荷を低減し、しかもノイズが少ない増幅回路を提供することを目的とする。
以上の課題を解決するため、本発明の一態様の増幅回路は、第１の入力端子（例えば図１に示した反転入力端子１０４ａ）と、第１の入力端子に入力される信号と異なる信号が入力される第２の入力端子（例えば図１に示した非反転入力端子１０４ｃ）と、第１の入力端子と極性が同じである第１の出力端子（例えば図１に示した反転出力端子１０４ｄ）と、第１の入力端子と極性が逆である第２の出力端子（例えば図１に示した非反転出力端子１０４ｂ）と、を備える全差動型の演算増幅器（例えば図１に示した演算増幅器１０４）と、第１の入力端子に一端が接続される入力インピーダンス素子（例えば図１に示した入力インピーダンス素子１０１ａまたは１０１ｂ）と、入力インピーダンス素子の他端に一端が接続され、第１の出力端子に他端が接続される正帰還インピーダンス素子（例えば図１に示した正帰還インピーダンス素子１０３ａまたは１０３ｂ）と、第１の入力端子と第２の出力端子との間に接続される負帰還インピーダンス素子（例えば図１に示した負帰還インピーダンス素子１０２ａまたは１０２ｂ）と、を含み、第１入力インピーダンス素子のインピーダンス値Ｚ1と、負帰還インピーダンス素子のインピーダンス値Ｚ2と、正帰還インピーダンス素子のインピーダンス値Ｚ3と、の間に、Ｚ3≧Ｚ2−Ｚ1の関係があることを特徴とする。
また、本発明の一態様の増幅回路は、第１の入力端子（例えば図１に示した反転入力端子１０４ａ）と、第１の入力端子に入力される信号と異なる信号が入力される第２の入力端子（例えば図１に示した非反転入力端子１０４ｃ）と、第１の入力端子と極性が同じである第１の出力端子（例えば図１に示した反転出力端子１０４ｄ）と、第１の入力端子と極性が逆である第２の出力端子（例えば図１に示した非反転出力端子１０４ｂ）と、を備える全差動型の演算増幅器（例えば図１に示した演算増幅器１０４）と、第１の入力端子に一端が接続される入力インピーダンス素子（例えば図１に示した入力インピーダンス素子１０１ａまたは１０１ｂ）と、入力インピーダンス素子の他端に一端が接続され、第１の出力端子に他端が接続される正帰還インピーダンス素子（例えば図１に示した正帰還インピーダンス素子１０３ａまたは１０３ｂ）と、第１の入力端子と第２の出力端子との間に接続される負帰還インピーダンス素子（例えば図１に示した負帰還インピーダンス素子１０２ａまたは１０２ｂ）と、を含み、入力インピーダンス素子のインピーダンス値Ｚ1と、負帰還インピーダンス素子のインピーダンス値Ｚ2と、正帰還インピーダンス素子のインピーダンス値Ｚ3と、の間に、Ｚ3≧（Ｚ2＋Ｚ1）×（Ｚ2−２×Ｚ1）÷（Ｚ2＋２×Ｚ1）の関係があることを特徴とする。
また、本発明の一態様の増幅回路は、第１の入力端子（例えば図１に示した反転入力端子１０４ａ）と、第２の入力端子（例えば図１に示した非反転入力端子１０４ｃ）と、第１の入力端子と極性が同じである第１の出力端子（例えば図１に示した反転出力端子１０４ｄ）と、第１の入力端子と極性が逆である第２の出力端子（例えば図１に示した非反転出力端子１０４ｂ）と、を備える全差動型の演算増幅器（例えば図１に示した演算増幅器１０４）と、入力信号が一端に入力され、演算増幅器の第１の入力端子が他端に接続される第１の入力インピーダンス素子（例えば図１に示した入力インピーダンス素子１０１ａ）と、入力信号と異なる入力信号が一端に入力され、演算増幅器の第２の入力端子が他端に接続される第２の入力インピーダンス素子（例えば図１に示した入力インピーダンス素子１０１ｂ）と、第１の入力端子に一端が接続され、第２の出力端子に他端が接続される第１の負帰還インピーダンス素子（例えば図１に示した負帰還インピーダンス素子１０２ａ）と、第２の入力端子に一端が接続され、第１の出力端子に他端が接続される第２の負帰還インピーダンス素子（例えば図１に示した負帰還インピーダンス素子１０２ｂ）と、第１の出力端子に一端が接続され、第１の入力インピーダンス素子の一端に他端が接続される第１の正帰還インピーダンス素子（例えば図１に示した正帰還インピーダンス素子１０３ｂ）と、第２の出力端子に一端が接続され、第２の入力インピーダンス素子の一端に他端が接続される第２の正帰還インピーダンス素子（例えば図１に示した正帰還インピーダンス素子１０３ａ）と、を含み、第１の入力インピーダンス素子と第２の入力インピーダンス素子のインピーダンス値とが等しく、第１の負帰還インピーダンス素子と第２の負帰還インピーダンス素子のインピーダンス値とが等しく、第１の正帰還インピーダンス素子と第２の正帰還インピーダンス素子のインピーダンス値とが等しいことを特徴とする。
また、本発明の一態様の増幅回路は、上記した発明において、第１の入力インピーダンス素子、第２の入力インピーダンス素子のインピーダンス値Ｚ1、第１の負帰還インピーダンス素子、第２の負帰還インピーダンス素子のインピーダンス値Ｚ2、第１の正帰還インピーダンス素子、第２の正帰還インピーダンス素子のインピーダンス値Ｚ3、の間に、Ｚ3≧Ｚ2−Ｚ1の関係があることが好ましい。
本発明の一態様の増幅回路は、第１の入力端子（例えば図３に示した反転入力端子１０４ａ）と、第２の入力端子（例えば図３に示した非反転入力端子１０４ｃ）と、第１の入力端子と極性が同じである第１の出力端子（例えば図３に示した反転出力端子１０４ｄ）と、第１の入力端子と極性が逆である第２の出力端子（例えば図３に示した非反転出力端子１０４ｂ）と、を備える全差動型の演算増幅器（例えば図３に示した演算増幅器１０４）と、入力信号が一端に入力され、演算増幅器の第１の入力端子が他端に接続される第１の入力インピーダンス素子（例えば図３に示した入力インピーダンス素子１０１ａ）と、基準電圧が一端に入力され、演算増幅器の第２の入力端子が他端に接続される第２の入力インピーダンス素子（例えば図３に示した入力インピーダンス素子１０１ｂ）と、第１の入力端子に一端が接続され、第２の出力端子に他端が接続される第１の負帰還インピーダンス素子（例えば図３に示した負帰還インピーダンス素子１０２ａ）と、第２の入力端子に一端が接続され、第１の出力端子に他端が接続される第２の負帰還インピーダンス素子（例えば図３に示した負帰還インピーダンス素子１０２ｂ）と、第１の出力端子に一端が接続され、第１の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子（例えば図３に示した正帰還インピーダンス素子１０３ｂ）と、を含み、第１の入力インピーダンス素子と第２の入力インピーダンス素子のインピーダンス値とが等しく、第１の負帰還インピーダンス素子と第２の負帰還インピーダンス素子のインピーダンス値とが等しいことを特徴とする。
また、本発明の一態様の増幅回路は、第１の入力端子（例えば図３に示した反転入力端子１０４ａ）と、第２の入力端子（例えば図３に示した非反転入力端子１０４ｃ）と、第１の入力端子と極性が同じである第１の出力端子（例えば図３に示した反転出力端子１０４ｄ）と、第１の入力端子と極性が逆である第２の出力端子（例えば図３に示した非反転出力端子１０４ｂ）と、を備える全差動型の演算増幅器（例えば図３に示した演算増幅器１０４）と、入力信号が一端に入力され、演算増幅器の第１の入力端子が他端に接続される第１の入力インピーダンス素子（例えば図３に示した入力インピーダンス素子１０１ａ）と、基準電圧が一端に入力され、演算増幅器の第２の入力端子が他端に接続される第２の入力インピーダンス素子（例えば図３に示した入力インピーダンス素子１０１ｂ）と、第１の入力端子に一端が接続され、第２の出力端子に他端が接続される第１の負帰還インピーダンス素子（例えば図３に示した負帰還インピーダンス素子１０２ａ）と、第２の入力端子に一端が接続され、第１の出力端子に他端が接続される第２の負帰還インピーダンス素子（例えば図３に示した負帰還インピーダンス素子１０２ｂ）と、第１の出力端子に一端が接続され、第１の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子（例えば図３に示した正帰還インピーダンス素子１０３ｂ）と、を含み、第１の入力インピーダンス素子、第２の入力インピーダンス素子のインピーダンス値Ｚ1、第１の負帰還インピーダンス素子、第２の負帰還インピーダンス素子のインピーダンス値Ｚ2、正帰還インピーダンス素子のインピーダンス値Ｚ3、の間に、Ｚ3≧（Ｚ2＋Ｚ1）×（Ｚ2−２×Ｚ1）÷（Ｚ2＋２×Ｚ1）の関係があることを特徴とする。
また、本発明の一態様の増幅回路は、第１の入力端子（例えば図３に示した反転入力端子１０４ａ）と、第２の入力端子（例えば図３に示した非反転入力端子１０４ｃ）と、第１の入力端子と極性が同じである第１の出力端子（例えば図３に示した反転出力端子１０４ｄ）と、第１の入力端子と極性が逆である第２の出力端子（例えば図３に示した非反転出力端子１０４ｂ）と、を備える全差動型の演算増幅器（例えば図３に示した演算増幅器１０４）と、入力信号が一端に入力され、演算増幅器の第１の入力端子が他端に接続される第１の入力インピーダンス素子（例えば図３に示した入力インピーダンス素子１０１ａ）と、基準電圧が一端に入力され、演算増幅器の第２の入力端子が他端に接続される第２の入力インピーダンス素子（例えば図３に示した入力インピーダンス素子１０１ｂ）と、第１の入力端子に一端が接続され、第２の出力端子に他端が接続される第１の負帰還インピーダンス素子（例えば図３に示した負帰還インピーダンス素子１０２ａ）と、第２の入力端子に一端が接続され、第１の出力端子に他端が接続される第２の負帰還インピーダンス素子（例えば図３に示した負帰還インピーダンス素子１０２ｂ）と、第１の出力端子に一端が接続され、第１の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子（例えば図３に示した正帰還インピーダンス素子１０３ｂ）と、を含み、第１の入力インピーダンス素子、第２の入力インピーダンス素子のインピーダンス値Ｚ1、第１の負帰還インピーダンス素子、第２の負帰還インピーダンス素子のインピーダンス値Ｚ2、正帰還インピーダンス素子のインピーダンス値Ｚ3、の間に、Ｚ3≧（Ｚ2＋Ｚ1）×（Ｚ2−２×Ｚ1）÷（Ｚ2＋２×Ｚ1）の関係があることを特徴とする。
本発明の一態様の増幅回路は、第１の入力端子（例えば図４に示した反転入力端子１０４ａ）と、第２の入力端子（例えば図４に示した非反転入力端子１０４ｃ）と、第１の入力端子と極性が同じである第１の出力端子（例えば図４に示した反転出力端子１０４ｄ）と、第１の入力端子と極性が逆である第２の出力端子（例えば図４に示した非反転出力端子１０４ｂ）と、を備える全差動型の演算増幅器（例えば図４に示した演算増幅器１０４）と、入力信号が一端に入力され、演算増幅器の第１の入力端子が他端に接続される第１の入力インピーダンス素子（例えば図４に示した入力インピーダンス素子１０１ａ）と、基準電圧が一端に入力され、演算増幅器の第２の入力端子が他端に接続される第２の入力インピーダンス素子（例えば図４に示した入力インピーダンス素子１０１ｂ）と、第１の入力端子に一端が接続され、第２の出力端子に他端が接続される第１の負帰還インピーダンス素子（例えば図４に示した負帰還インピーダンス素子１０２ａ）と、第２の入力端子に一端が接続され、第１の出力端子に他端が接続される第２の負帰還インピーダンス素子（例えば図４に示した負帰還インピーダンス素子１０２ｂ）と、第２の出力端子に一端が接続され、第２の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子（例えば図４に示した正帰還インピーダンス素子１０３ａ）と、を含み、第１の入力インピーダンス素子と第２の入力インピーダンス素子のインピーダンス値とが等しく、第１の負帰還インピーダンス素子と第２の負帰還インピーダンス素子のインピーダンス値とが等しいことを特徴とする。
また、本発明の一態様の増幅回路は、第１の入力端子（例えば図４に示した反転入力端子１０４ａ）と、第２の入力端子（例えば図４に示した非反転入力端子１０４ｃ）と、第１の入力端子と極性が同じである第１の出力端子（例えば図４に示した反転出力端子１０４ｄ）と、第１の入力端子と極性が逆である第２の出力端子（例えば図４に示した非反転出力端子１０４ｂ）と、を備える全差動型の演算増幅器（例えば図４に示した演算増幅器１０４）と、入力信号が一端に入力され、演算増幅器の第１の入力端子が他端に接続される第１の入力インピーダンス素子（例えば図４に示した入力インピーダンス素子１０１ａ）と、基準電圧が一端に入力され、演算増幅器の第２の入力端子が他端に接続される第２の入力インピーダンス素子（例えば図４に示した入力インピーダンス素子１０１ｂ）と、第１の入力端子に一端が接続され、第２の出力端子に他端が接続される第１の負帰還インピーダンス素子（例えば図４に示した負帰還インピーダンス素子１０２ａ）と、第２の入力端子に一端が接続され、第１の出力端子に他端が接続される第２の負帰還インピーダンス素子（例えば図４に示した負帰還インピーダンス素子１０２ｂ）と、第２の出力端子に一端が接続され、第２の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子（例えば図４に示した正帰還インピーダンス素子１０３ａ）と、を含み、第１の入力インピーダンス素子、第２の入力インピーダンス素子のインピーダンス値Ｚ1、第１の負帰還インピーダンス素子、第２の負帰還インピーダンス素子のインピーダンス値Ｚ2、正帰還インピーダンス素子のインピーダンス値Ｚ3、の間に、Ｚ3≧（Ｚ2＋Ｚ1）×（Ｚ2−２×Ｚ1）÷（Ｚ2＋２×Ｚ1）の関係があることを特徴とする。
以上説明した態様の増幅回路によれば、演算増幅器の入力端子と、この入力端子から入力される信号と同相の信号を出力する出力端子との間に、入力端子に接続された入力インピーダンス素子を介して正帰還インピーダンス素子を設けることにより、入力インピーダンス素子のインピーダンス値を大きくすることなく増幅回路の入力インピーダンスを高めることができる。このため、増幅回路内で生じるノイズを抑えながら高入力インピーダンスの増幅回路を提供することができる。
以下、図を参照して本発明に係る実施形態１、実施形態２を説明する。
・実施形態１
(回路構成）
図１は、実施形態１の増幅回路を説明するための図である。図１に示した増幅回路は、演算増幅器１０４と、２つの入力インピーダンス素子１０１ａ、１０１ｂ、２つの負帰還インピーダンス素子１０２ａ、１０２ｂ、２つの正帰還インピーダンス素子１０３ａ、１０３ｂ、コモンモードフィードバック回路（図中にＣＭＦＢと記す）１０５を含む。コモンモードフィードバック回路１０５は、演算増幅器１０４から出力されるコモンモード電圧を検出し、フィードバックする回路である。コモンモードフィードバック回路１０５により、コモンモード電圧を一定の値に維持できる。
・実施形態１
(回路構成）
図１は、実施形態１の増幅回路を説明するための図である。図１に示した増幅回路は、演算増幅器１０４と、２つの入力インピーダンス素子１０１ａ、１０１ｂ、２つの負帰還インピーダンス素子１０２ａ、１０２ｂ、２つの正帰還インピーダンス素子１０３ａ、１０３ｂ、コモンモードフィードバック回路（図中にＣＭＦＢと記す）１０５を含む。コモンモードフィードバック回路１０５は、演算増幅器１０４から出力されるコモンモード電圧を検出し、フィードバックする回路である。コモンモードフィードバック回路１０５により、コモンモード電圧を一定の値に維持できる。
演算増幅器１０４は、全差動型の演算増幅器であって、反転入力端子１０４ａ、反転入力端子１０４ａに入力される信号と異なる信号が入力される非反転入力端子１０４ｃ、反転入力端子１０４ａと極性が同じである非反転出力端子１０４ｂ、反転入力端子１０４ａと極性が逆である反転出力端子１０４ｄを備えている。反転入力端子１０４ａは、入力インピーダンス素子１０１ａの一端が接続され、他端が信号入力端子１０６に接続される。また、信号入力端子１０６からは前段の回路から電圧Ｖipが印加され、このとき、信号入力端子１０６からは電流Ｉipが流れ込んでいる。
なお、上記した「反転入力端子１０４ａに入力される信号と異なる信号」とは、位相及び同時に出力される電圧値が異なる信号をいう。反転入力端子１０４ａに入力される信号と非反転入力端子１０４ｃに入力される信号とは、その位相が互いに略逆相の関係にあるものの、インピーダンス等の関係によって位相の相違が正確に１８０度にならない場合がある。
また、上記したように、位相が互いに略逆相の関係にある２つの信号に各々割り当てられた２つの端子の関係を、「極性が逆」とも記す。さらに、位相が略同相の関係にある２つの信号の各々に割り当てられた２つの端子の関係を、「極性が同じ」とも記す。
反転入力端子１０４ａと非反転出力端子１０４ｂとの間には負帰還インピーダンス素子１０２ａが接続される。非反転出力端子１０４ｂは、信号出力端子１０８に接続される。このとき、信号出力端子１０８から出力される信号の電圧をＶonとする。
反転入力端子１０４ａと非反転出力端子１０４ｂとの間には負帰還インピーダンス素子１０２ａが接続される。非反転出力端子１０４ｂは、信号出力端子１０８に接続される。このとき、信号出力端子１０８から出力される信号の電圧をＶonとする。
非反転入力端子１０４ａは、入力インピーダンス素子１０１ａを介して信号入力端子１０６に接続される。また、信号入力端子１０６からは前段の回路から電圧Ｖipが入力され、このとき、信号入力端子１０６からは電流Ｉipが流れ込んでいる。
非反転入力端子１０４ｃと反転出力端子１０４ｄとの間には負帰還インピーダンス素子１０２ｂが接続される。反転出力端子１０４ｄは、信号出力端子１０９に接続される。このとき、信号出力端子１０９から出力される信号の電圧をＶopとする。
非反転入力端子１０４ｃと反転出力端子１０４ｄとの間には負帰還インピーダンス素子１０２ｂが接続される。反転出力端子１０４ｄは、信号出力端子１０９に接続される。このとき、信号出力端子１０９から出力される信号の電圧をＶopとする。
非反転入力端子１０４ｃは、入力インピーダンス素子１０１ｂを介して信号入力端子１０７に接続される。また、信号入力端子１０７からは前段の回路から電圧Ｖinが入力され、このとき、信号入力端子１０７からは電流Ｉinが流れ込んでいる。
さらに、実施形態１では、入力インピーダンス素子１０１ａの他端に一端が接続され、反転出力端子１０４ｄに、他端が接続される正帰還インピーダンス素子１０３ｂを含む。そして、入力インピーダンス素子１０１ｂの他端に一端が接続され、非反転出力端子１０４ｂに、他端が接続される正帰還インピーダンス素子１０３ａを含む。
さらに、実施形態１では、入力インピーダンス素子１０１ａの他端に一端が接続され、反転出力端子１０４ｄに、他端が接続される正帰還インピーダンス素子１０３ｂを含む。そして、入力インピーダンス素子１０１ｂの他端に一端が接続され、非反転出力端子１０４ｂに、他端が接続される正帰還インピーダンス素子１０３ａを含む。
以上述べたインピーダンス素子のうち、実施形態１では、入力インピーダンス素子１０１ａ、１０１ｂのインピーダンス値をＺ1、負帰還インピーダンス素子１０２ａ、１０２ｂのインピーダンス置をＺ2、正帰還インピーダンス素子１０３ａ、１０３ｂのインピーダンス値をＺ3とする。
信号入力端子１０６、１０７は、前段の回路から増幅回路へ入力信号を入力するための端子である。信号入力端子１０６、１０７には、位相が互いに１８０度相違する差動信号が入力信号として入力される。また、信号出力端子１０８、１０９からは、差動信号が出力信号として出力される。
信号入力端子１０６、１０７は、前段の回路から増幅回路へ入力信号を入力するための端子である。信号入力端子１０６、１０７には、位相が互いに１８０度相違する差動信号が入力信号として入力される。また、信号出力端子１０８、１０９からは、差動信号が出力信号として出力される。
図中の「ｎ」、「ｐ」の添え字は、信号の位相の極性を示すものであり、「ｎ」の添え字で示した信号と、「ｐ」の添え字で示した信号とは、互いに極性が逆の関係になっている。また、「ｎ」の添え字が付された信号同士、または「ｐ」の添え字が付された信号同士は極性が同じ関係となる。
図２は、図１に示した演算増幅器１０４の内部を説明するための回路図である。図中の反転入力端子１０４ａ、非反転入力端子１０４ｃと、非反転出力端子１０４ｂ、反転出力端子１０４ｄは、図１の同名端子に相当する。
また、図示したように、演算増幅器１０４には正電源電圧ＶDD、負電源電圧ＶSS、演算増幅器１０４を流れる電流を決定するためのＶbiasp、Ｖbiasnが印加されている。
また、図示したように、演算増幅器１０４には正電源電圧ＶDD、負電源電圧ＶSS、演算増幅器１０４を流れる電流を決定するためのＶbiasp、Ｖbiasnが印加されている。
（動作）
次に、以上説明した実施形態１の増幅回路の動作を、式を使って説明する。
（１）従来の増幅回路の動作
ここでは、実施形態１の増幅回路の動作と比較するため、先ず、図５に示した従来の増幅回路の動作について式を使って説明する。なお、以下の式中のＶip、Ｖon、Ｖin、Ｖop、Ｖsn、Ｖsp、Ｚ1、Ｚ2は、全て図５中に示した、あるいは図５の説明において記した物理量である。
次に、以上説明した実施形態１の増幅回路の動作を、式を使って説明する。
（１）従来の増幅回路の動作
ここでは、実施形態１の増幅回路の動作と比較するため、先ず、図５に示した従来の増幅回路の動作について式を使って説明する。なお、以下の式中のＶip、Ｖon、Ｖin、Ｖop、Ｖsn、Ｖsp、Ｚ1、Ｚ2は、全て図５中に示した、あるいは図５の説明において記した物理量である。
図５に示した従来の増幅回路において、キルヒホッフの法則にしたがって図５中のＶspが印加されるノードの電流の総和が０となる条件は、以下の式（１）によって表される。
（Ｖip−Ｖsp）／Ｚ1＋（Ｖon−Ｖsp）／Ｚ2＝０ …式（１）
式（１）を変形することにより、式（２）を得る。
（１／Ｚ1＋１／Ｚ2）Ｖsp＝Ｖip／Ｚ1＋Ｖon／Ｚ2 …式（２）
（Ｖip−Ｖsp）／Ｚ1＋（Ｖon−Ｖsp）／Ｚ2＝０ …式（１）
式（１）を変形することにより、式（２）を得る。
（１／Ｚ1＋１／Ｚ2）Ｖsp＝Ｖip／Ｚ1＋Ｖon／Ｚ2 …式（２）
図５中のＶsnが印加されるノードについても同様に、以下の式（３）、（４）が得られる。
（Ｖin−Ｖsn）／Ｚ1＋（Ｖop−Ｖsn）／Ｚ2＝０ …式（３）
（１／Ｚ1＋１／Ｚ2）Ｖsn＝Ｖin／Ｚ1＋Ｖop／Ｚ2 …式（４）
（Ｖin−Ｖsn）／Ｚ1＋（Ｖop−Ｖsn）／Ｚ2＝０ …式（３）
（１／Ｚ1＋１／Ｚ2）Ｖsn＝Ｖin／Ｚ1＋Ｖop／Ｚ2 …式（４）
差動出力電圧Ｖop−Ｖonを求めるために、式（２）から式（４）の両辺をそれぞれ減算すると、
（１／Ｚ1＋１／Ｚ2）（Ｖsp−Ｖsn）
＝（Ｖip−Ｖin）／Ｚ1＋（Ｖon−Ｖop）／Ｚ2
を得る。演算増幅器１０４の利得が充分高ければ、Ｖsp＝Ｖsnとみなすことができるので、式（５）を得る。
Ｖop−Ｖon＝Ｚ2（Ｖip−Ｖin）／Ｚ1 …式（５）
（１／Ｚ1＋１／Ｚ2）（Ｖsp−Ｖsn）
＝（Ｖip−Ｖin）／Ｚ1＋（Ｖon−Ｖop）／Ｚ2
を得る。演算増幅器１０４の利得が充分高ければ、Ｖsp＝Ｖsnとみなすことができるので、式（５）を得る。
Ｖop−Ｖon＝Ｚ2（Ｖip−Ｖin）／Ｚ1 …式（５）
式（５）から、図５に示した増幅回路はＺ2／Ｚ1の利得を持った増幅回路であることが分かる。
ここで、出力信号のコモン電圧（Ｖon＋Ｖop）／２は、コモンモードフィードバック回路１０５によってアナロググラウンド（０とする）となるように制御されるから、式（５）と（Ｖon＋Ｖop）／２＝０との関係から、
Ｖop−Ｖon＝２Ｖop＝Ｚ2（Ｖip−Ｖin）／Ｚ1となる。
ここで、出力信号のコモン電圧（Ｖon＋Ｖop）／２は、コモンモードフィードバック回路１０５によってアナロググラウンド（０とする）となるように制御されるから、式（５）と（Ｖon＋Ｖop）／２＝０との関係から、
Ｖop−Ｖon＝２Ｖop＝Ｚ2（Ｖip−Ｖin）／Ｚ1となる。
上記の式を変形すると、式（６）が得られる。ただし、式（６）では、Ｖin＝−Ｖipとする。
Ｖop＝Ｚ2（Ｖip−Ｖin）／２Ｚ1＝Ｖip・Ｚ2／Ｚ1 …式（６）
一方、演算増幅器１０４の入力電圧Ｖsp、Ｖsnを求めるためには、式（２）と式（４）の両辺をそれぞれ加算して、以下の式を得る。
（１／Ｚ1＋１／Ｚ2）（Ｖsp＋Ｖsn）
＝（Ｖip＋Ｖin）／Ｚ1＋（Ｖon＋Ｖop）／Ｚ2
Ｖop＝Ｚ2（Ｖip−Ｖin）／２Ｚ1＝Ｖip・Ｚ2／Ｚ1 …式（６）
一方、演算増幅器１０４の入力電圧Ｖsp、Ｖsnを求めるためには、式（２）と式（４）の両辺をそれぞれ加算して、以下の式を得る。
（１／Ｚ1＋１／Ｚ2）（Ｖsp＋Ｖsn）
＝（Ｖip＋Ｖin）／Ｚ1＋（Ｖon＋Ｖop）／Ｚ2
上記の式を変形すると、式（７）が得られる。
（Ｖsp＋Ｖsn）／２
＝（Ｖip＋Ｖin）／Ｚ1／２／（１／Ｚ1＋１／Ｚ2）
＋（Ｖop＋Ｖon）／Ｚ2／２／（１／Ｚ1＋１／Ｚ2）
＝Ｚ2（Ｖip＋Ｖin）／２／（Ｚ1＋Ｚ2）＋Ｚ1（Ｖop＋Ｖon）／２／（Ｚ1＋Ｚ2）
…式（７）
（Ｖsp＋Ｖsn）／２
＝（Ｖip＋Ｖin）／Ｚ1／２／（１／Ｚ1＋１／Ｚ2）
＋（Ｖop＋Ｖon）／Ｚ2／２／（１／Ｚ1＋１／Ｚ2）
＝Ｚ2（Ｖip＋Ｖin）／２／（Ｚ1＋Ｚ2）＋Ｚ1（Ｖop＋Ｖon）／２／（Ｚ1＋Ｚ2）
…式（７）
演算増幅器１０４の利得が充分高ければ、Ｖsp＝Ｖsnとみなすことができる。また、Ｖin＝−Ｖip、Ｖon＝−Ｖopであるから、式（７）は、式（８）となる。
Ｖsp＝Ｖsn＝０ …式（８）
次に、図５に示した増幅回路の入力インピーダンス値Ｚip、Ｚinを求める。
キルヒホッフの法則にしたがい、電圧Ｖipが印加されるノードに流れ込む電流Ｉipの総和が０になる条件は、式（９）のように表される。
Ｉip＋（Ｖsp−Ｖip）／Ｚ1＝０ …式（９）
ここで、Ｉipは、外部（前段の回路）から増幅回路へ流れ込む入力電流である。
Ｖsp＝Ｖsn＝０ …式（８）
次に、図５に示した増幅回路の入力インピーダンス値Ｚip、Ｚinを求める。
キルヒホッフの法則にしたがい、電圧Ｖipが印加されるノードに流れ込む電流Ｉipの総和が０になる条件は、式（９）のように表される。
Ｉip＋（Ｖsp−Ｖip）／Ｚ1＝０ …式（９）
ここで、Ｉipは、外部（前段の回路）から増幅回路へ流れ込む入力電流である。
式（８）、（９）により、式（１０）が得られる。
Ｉip＝（Ｖip−Ｖsp）／Ｚ1＝Ｖip／Ｚ1 …式（１０）
したがって、図５に示した増幅回路の入力インピーダンス値Ｚipは、
Ｚip＝Ｖip／Ｉip＝Ｚ1 …式（１１）
入力インピーダンス値Ｚinも同様に、式（１２）のようになる。
Ｚin＝Ｖin／Ｉin＝Ｚ1 …式（１２）
以上のことから、従来の増幅回路は、有限の入力インピーダンス値Ｚip、Ｚinを持つことが分かる。
Ｉip＝（Ｖip−Ｖsp）／Ｚ1＝Ｖip／Ｚ1 …式（１０）
したがって、図５に示した増幅回路の入力インピーダンス値Ｚipは、
Ｚip＝Ｖip／Ｉip＝Ｚ1 …式（１１）
入力インピーダンス値Ｚinも同様に、式（１２）のようになる。
Ｚin＝Ｖin／Ｉin＝Ｚ1 …式（１２）
以上のことから、従来の増幅回路は、有限の入力インピーダンス値Ｚip、Ｚinを持つことが分かる。
（２）実施形態１の増幅回路の動作
次に、図１に示した実施形態１の増幅回路の動作を説明する。
図１に示した増幅回路において、キルヒホッフの法則にしたがってＶspが印加されるノードに流れ込む電流の総和が０になる条件は、式（１３）によって表される。
（Ｖip−Ｖsp）／Ｚ1＋（Ｖon−Ｖsp）／Ｚ2＝０ …式（１３）
Ｖsnが印加されるノードについても同様に、式（１４）が得られる。
（Ｖin−Ｖsn）／Ｚ1＋（Ｖop−Ｖsn）／Ｚ2＝０ …式（１４）
次に、図１に示した実施形態１の増幅回路の動作を説明する。
図１に示した増幅回路において、キルヒホッフの法則にしたがってＶspが印加されるノードに流れ込む電流の総和が０になる条件は、式（１３）によって表される。
（Ｖip−Ｖsp）／Ｚ1＋（Ｖon−Ｖsp）／Ｚ2＝０ …式（１３）
Ｖsnが印加されるノードについても同様に、式（１４）が得られる。
（Ｖin−Ｖsn）／Ｚ1＋（Ｖop−Ｖsn）／Ｚ2＝０ …式（１４）
式（１３）と式（１４）とは従来の増幅回路の式と同様の式であるから、前述した式（１）から式（８）が、実施形態１の増幅回路においても成立する。
次に、実施形態１の増幅回路へ外部から入力される電流Ｉip、Ｉinを求める。
図１において、Ｖipが印加されるノードに流れ込む電流の総和が０となる条件は、キルヒホッフの法則にしたがって式（１５）のように表される。
Ｉip＋（Ｖsp−Ｖip）／Ｚ1＋（Ｖop−Ｖip）／Ｚ3＝０ …式（１５）
次に、実施形態１の増幅回路へ外部から入力される電流Ｉip、Ｉinを求める。
図１において、Ｖipが印加されるノードに流れ込む電流の総和が０となる条件は、キルヒホッフの法則にしたがって式（１５）のように表される。
Ｉip＋（Ｖsp−Ｖip）／Ｚ1＋（Ｖop−Ｖip）／Ｚ3＝０ …式（１５）
式（１５）を変形し、式（１６）を得る。
Ｉip＋Ｖsp／Ｚ1＋Ｖop／Ｚ3−（１／Ｚ1＋１／Ｚ3）Ｖip＝０
…式（１６）
式（１６）に式（６）を代入し、また、演算増幅器１０４の利得が充分高い場合には、Ｖsp＝０とみなせることから、式（１６）は、以下のようになる。
Ｉip＋Ｚ2・Ｖip／（Ｚ1・Ｚ3）−（１／Ｚ1＋１／Ｚ3）Ｖip＝０
Ｉip＋Ｖsp／Ｚ1＋Ｖop／Ｚ3−（１／Ｚ1＋１／Ｚ3）Ｖip＝０
…式（１６）
式（１６）に式（６）を代入し、また、演算増幅器１０４の利得が充分高い場合には、Ｖsp＝０とみなせることから、式（１６）は、以下のようになる。
Ｉip＋Ｚ2・Ｖip／（Ｚ1・Ｚ3）−（１／Ｚ1＋１／Ｚ3）Ｖip＝０
上記の式を変形すると、式（１７）が得られる。
Ｉip＝｛１／Ｚ1＋１／Ｚ3−Ｚ2／（Ｚ1・Ｚ3）｝Ｖip
＝｛（Ｚ1−Ｚ2＋Ｚ3）／（Ｚ1・Ｚ3）｝Ｖip …式（１７）
したがって、実施形態１の増幅回路の入力インピーダンス値Ｚipは、以下の式（１８）のように表される。
Ｚip＝Ｖip／Ｉip＝Ｚ1・Ｚ3／（Ｚ1−Ｚ2＋Ｚ3） …式（１８）
Ｉip＝｛１／Ｚ1＋１／Ｚ3−Ｚ2／（Ｚ1・Ｚ3）｝Ｖip
＝｛（Ｚ1−Ｚ2＋Ｚ3）／（Ｚ1・Ｚ3）｝Ｖip …式（１７）
したがって、実施形態１の増幅回路の入力インピーダンス値Ｚipは、以下の式（１８）のように表される。
Ｚip＝Ｖip／Ｉip＝Ｚ1・Ｚ3／（Ｚ1−Ｚ2＋Ｚ3） …式（１８）
インピーダンス値Ｚinは、同様に、式（１９）によって得られる。
Ｚin＝Ｖin／Ｉin＝Ｚ1・Ｚ3／（Ｚ1−Ｚ2＋Ｚ3） …式（１９）
上記した式（１８）、（１９）によれば、インピーダンス値Ｚ1、Ｚ2、Ｚ3が、Ｚ3≧Ｚ2−Ｚ1の関係になるように設定すれば、増幅回路を発振させることなく、入力インピーダンス値Ｚip、Ｚinが高い増幅回路を実現することが可能になる。
Ｚin＝Ｖin／Ｉin＝Ｚ1・Ｚ3／（Ｚ1−Ｚ2＋Ｚ3） …式（１９）
上記した式（１８）、（１９）によれば、インピーダンス値Ｚ1、Ｚ2、Ｚ3が、Ｚ3≧Ｚ2−Ｚ1の関係になるように設定すれば、増幅回路を発振させることなく、入力インピーダンス値Ｚip、Ｚinが高い増幅回路を実現することが可能になる。
ここで、Ｚ3＝Ｚ2−Ｚ1とすれば、入力インピーダンスを無限大とすることができるが、増幅回路の発振を避けるためにはインピーダンス値Ｚ3を、インピーダンス値Ｚ2−Ｚ1よりもわずかに大きく設定することが現実的である。このため、実施形態１のＺ3は、その最小値をＺ2−Ｚ1とする、Ｚ3≧Ｚ2−Ｚ1となる。
さらに、実施形態１では、このような条件を実現するため、インピーダンス素子１０３ａ、１０３ｂの設計値を、インピーダンス素子１０３ａ、１０３ｂが実現すべきインピーダンス値Ｚ3の８０％程度になるように設定することもある。
さらに、実施形態１では、このような条件を実現するため、インピーダンス素子１０３ａ、１０３ｂの設計値を、インピーダンス素子１０３ａ、１０３ｂが実現すべきインピーダンス値Ｚ3の８０％程度になるように設定することもある。
なお、以上説明した実施形態１において、インピーダンス素子１０１ａ、１０１ｂ、１０２ａ、１０２ｂ、１０３ａ、１０３ｂは、容量素子、抵抗素子等、増幅回路においてインピーダンス素子として機能する素子であればどのような素子を用いるものであってもよい。ただし、これらのインピーダンス素子間の特性のばらつきは実施形態１の増幅回路の特性を損なうため、各インピーダンス素子として、可能な限り電気特性、温度特性が一致するものを用いることが望ましい。特性が一致する素子としては、同様の設計、プロセスで作成された素子というのみならず、同一のウェハ上に設けられた素子を用いることが望ましい。
・実施形態２
（回路構成）
図３は、本発明の実施形態２の増幅回路を説明するための図である。図３に示した回路のうち、図１に示した回路と同様の構成については同様の符号を付し、その説明の一部を略すものとする。実施形態２の増幅回路は、実施形態１の増幅回路が全差動の構成を有するのに対し、入力部がシングルエンドの構成をとる点で実施形態１と相違する。すなわち、実施形態２では、入力インピーダンス素子１０１ｂの他端が基準電圧であるアナロググランドへ接続されている。
（回路構成）
図３は、本発明の実施形態２の増幅回路を説明するための図である。図３に示した回路のうち、図１に示した回路と同様の構成については同様の符号を付し、その説明の一部を略すものとする。実施形態２の増幅回路は、実施形態１の増幅回路が全差動の構成を有するのに対し、入力部がシングルエンドの構成をとる点で実施形態１と相違する。すなわち、実施形態２では、入力インピーダンス素子１０１ｂの他端が基準電圧であるアナロググランドへ接続されている。
実施形態２の増幅回路は、外部から入力インピーダンス素子１０１ａの他端へ入力信号を入力するための信号入力端子１０６と、入力インピーダンス素子１０１ａの他端に一端が接続され、反転出力端子１０４ｄに他端が接続される正帰還インピーダンス素子１０３ｂを含んでいる。
（動作）
次に、図３に示した実施形態２の増幅回路の動作を、式を使って説明する。
図３に示した増幅回路において、キルヒホッフの法則にしたがってＶspが印加されるノードに流れ込む電流の総和が０になる条件は、式（２０）によって表される。
（Ｖip−Ｖsp）／Ｚ1＋（Ｖon−Ｖsp）／Ｚ2＝０ …式（２０）
式（２０）を変形することにより、式（２１）を得る。
（１／Ｚ1＋１／Ｚ2）Ｖsp＝Ｖip／Ｚ1＋Ｖon／Ｚ2 …式（２１）
次に、図３に示した実施形態２の増幅回路の動作を、式を使って説明する。
図３に示した増幅回路において、キルヒホッフの法則にしたがってＶspが印加されるノードに流れ込む電流の総和が０になる条件は、式（２０）によって表される。
（Ｖip−Ｖsp）／Ｚ1＋（Ｖon−Ｖsp）／Ｚ2＝０ …式（２０）
式（２０）を変形することにより、式（２１）を得る。
（１／Ｚ1＋１／Ｚ2）Ｖsp＝Ｖip／Ｚ1＋Ｖon／Ｚ2 …式（２１）
Ｖsnが印加されるノードについても同様に、式（２２）、式（２３）が得られる。
（０−Ｖsn）／Ｚ1＋（Ｖop−Ｖsn）／Ｚ2＝０ …式（２２）
（１／Ｚ1＋１／Ｚ2）Ｖsn＝Ｖop／Ｚ2 …式（２３）
差動出力電圧Ｖop−Ｖonを求めるために、式（２１）から式（２３）の両辺をそれぞれ減算すると、
（１／Ｚ1＋１／Ｚ2）（Ｖsp−Ｖsn）＝Ｖip／Ｚ1＋（Ｖon−Ｖop）／Ｚ2
を得る。演算増幅器１０４の利得が充分高ければ、Ｖsp＝Ｖsnとみなすことができるので、式（２４）を得る。
Ｖop−Ｖon＝（Ｚ2／Ｚ1）Ｖip …式（２４）
（０−Ｖsn）／Ｚ1＋（Ｖop−Ｖsn）／Ｚ2＝０ …式（２２）
（１／Ｚ1＋１／Ｚ2）Ｖsn＝Ｖop／Ｚ2 …式（２３）
差動出力電圧Ｖop−Ｖonを求めるために、式（２１）から式（２３）の両辺をそれぞれ減算すると、
（１／Ｚ1＋１／Ｚ2）（Ｖsp−Ｖsn）＝Ｖip／Ｚ1＋（Ｖon−Ｖop）／Ｚ2
を得る。演算増幅器１０４の利得が充分高ければ、Ｖsp＝Ｖsnとみなすことができるので、式（２４）を得る。
Ｖop−Ｖon＝（Ｚ2／Ｚ1）Ｖip …式（２４）
式（２４）から、図３に示した増幅回路はＺ2／Ｚ1の利得を持った増幅回路であることが分かる。
ここで、出力信号のコモン電圧（Ｖon＋Ｖop）／２は、コモンモードフィードバック回路１０５によってアナロググラウンド（０とする）となるように制御されるから、式（２４）と（Ｖon＋Ｖop）／２＝０との関係から、
Ｖop−Ｖon＝２Ｖop＝（Ｚ2／Ｚ1）Ｖipとなる。
ここで、出力信号のコモン電圧（Ｖon＋Ｖop）／２は、コモンモードフィードバック回路１０５によってアナロググラウンド（０とする）となるように制御されるから、式（２４）と（Ｖon＋Ｖop）／２＝０との関係から、
Ｖop−Ｖon＝２Ｖop＝（Ｚ2／Ｚ1）Ｖipとなる。
上記の式を変形すると、式（２５）が得られる。
Ｖop＝｛Ｚ2／（２Ｚ1）｝Ｖip …式（２５）
一方、演算増幅器１０４の入力電圧Ｖsp、Ｖsnを求めるためには、式（２１）と式（２３）の両辺をそれぞれ加算して、以下の式を得る。
（１／Ｚ1＋１／Ｚ2）（Ｖsp＋Ｖsn）＝Ｖip／Ｚ1＋（Ｖon＋Ｖop）／Ｚ2
Ｖop＝｛Ｚ2／（２Ｚ1）｝Ｖip …式（２５）
一方、演算増幅器１０４の入力電圧Ｖsp、Ｖsnを求めるためには、式（２１）と式（２３）の両辺をそれぞれ加算して、以下の式を得る。
（１／Ｚ1＋１／Ｚ2）（Ｖsp＋Ｖsn）＝Ｖip／Ｚ1＋（Ｖon＋Ｖop）／Ｚ2
上記の式を変形すると、式（２６）が得られる。
（Ｖsp＋Ｖsn）／２
＝Ｖip／Ｚ1／２／（１／Ｚ1＋１／Ｚ2）
＋（Ｖop＋Ｖon）／Ｚ2／２／（１／Ｚ1＋１／Ｚ2）
＝Ｚ2・Ｖip／２／（Ｚ1＋Ｚ2）＋Ｚ1（Ｖop＋Ｖon）／２／（Ｚ1＋Ｚ2）
…式（２６）
演算増幅器１０４の利得が充分高ければ、Ｖsp＝Ｖsnとみなすことができる。また、Ｖon＝−Ｖopであるから、式（２６）は、式（２７）となる。
Ｖsp＝Ｖsn＝Ｚ2・Ｖip／２／（Ｚ1＋Ｚ2） …式（２７）
（Ｖsp＋Ｖsn）／２
＝Ｖip／Ｚ1／２／（１／Ｚ1＋１／Ｚ2）
＋（Ｖop＋Ｖon）／Ｚ2／２／（１／Ｚ1＋１／Ｚ2）
＝Ｚ2・Ｖip／２／（Ｚ1＋Ｚ2）＋Ｚ1（Ｖop＋Ｖon）／２／（Ｚ1＋Ｚ2）
…式（２６）
演算増幅器１０４の利得が充分高ければ、Ｖsp＝Ｖsnとみなすことができる。また、Ｖon＝−Ｖopであるから、式（２６）は、式（２７）となる。
Ｖsp＝Ｖsn＝Ｚ2・Ｖip／２／（Ｚ1＋Ｚ2） …式（２７）
次に、実施形態２の増幅回路へ外部から入力される電流Ｉipを求める。
図３において、Ｖipが印加されるノードに流れ込む電流の総和が０となる条件は、キルヒホッフの法則にしたがって式（２８）のように表される。
Ｉip＋（Ｖsp−Ｖip）／Ｚ1＋（Ｖop−Ｖip）／Ｚ3＝０ …式（２８）
図３において、Ｖipが印加されるノードに流れ込む電流の総和が０となる条件は、キルヒホッフの法則にしたがって式（２８）のように表される。
Ｉip＋（Ｖsp−Ｖip）／Ｚ1＋（Ｖop−Ｖip）／Ｚ3＝０ …式（２８）
式（２８）を変形し、式（２９）を得る。
Ｉip＋Ｖsp／Ｚ1＋Ｖop／Ｚ3−（１／Ｚ1＋１／Ｚ3）Ｖip＝０
…式（２９）
式（２９）に式（２５）と式（２７）を代入し、式（２９）は、以下のようになる。
Ｉip＋Ｚ2・Ｖip／｛２（Ｚ1＋Ｚ2）Ｚ1｝＋Ｚ2・Ｖip／（２Ｚ1・Ｚ3）
−（１／Ｚ1＋１／Ｚ3）Ｖip＝０
Ｉip＋Ｖsp／Ｚ1＋Ｖop／Ｚ3−（１／Ｚ1＋１／Ｚ3）Ｖip＝０
…式（２９）
式（２９）に式（２５）と式（２７）を代入し、式（２９）は、以下のようになる。
Ｉip＋Ｚ2・Ｖip／｛２（Ｚ1＋Ｚ2）Ｚ1｝＋Ｚ2・Ｖip／（２Ｚ1・Ｚ3）
−（１／Ｚ1＋１／Ｚ3）Ｖip＝０
上記の式を変形すると、式（３０）が得られる。
Ｉip
＝［１／Ｚ1＋１／Ｚ3−Ｚ2／｛２（Ｚ1＋Ｚ2）Ｚ1｝−Ｚ2／（２Ｚ1・Ｚ3）］Ｖip
＝［（２Ｚ12＋２Ｚ1・Ｚ3＋Ｚ2・Ｚ3＋Ｚ1・Ｚ2−Ｚ22）／｛２Ｚ1・Ｚ3（Ｚ1＋Ｚ2）｝］Ｖip
…式（３０）
Ｉip
＝［１／Ｚ1＋１／Ｚ3−Ｚ2／｛２（Ｚ1＋Ｚ2）Ｚ1｝−Ｚ2／（２Ｚ1・Ｚ3）］Ｖip
＝［（２Ｚ12＋２Ｚ1・Ｚ3＋Ｚ2・Ｚ3＋Ｚ1・Ｚ2−Ｚ22）／｛２Ｚ1・Ｚ3（Ｚ1＋Ｚ2）｝］Ｖip
…式（３０）
したがって、実施形態２の増幅回路の入力インピーダンス値Ｚipは、以下の式（３１）のように表される。
Ｚip＝Ｖip／Ｉip
＝｛２Ｚ1・Ｚ3（Ｚ1＋Ｚ2）｝／（２Ｚ12＋２Ｚ1・Ｚ3＋Ｚ2・Ｚ3＋Ｚ1・Ｚ2−Ｚ22）
…式（３１）
Ｚip＝Ｖip／Ｉip
＝｛２Ｚ1・Ｚ3（Ｚ1＋Ｚ2）｝／（２Ｚ12＋２Ｚ1・Ｚ3＋Ｚ2・Ｚ3＋Ｚ1・Ｚ2−Ｚ22）
…式（３１）
上記した式（３１）の分母が正となる範囲でゼロに近い値となるようにＺ3を選べば入力インピーダンスを高くする事が可能となる。すなわちインピーダンス値Ｚ1、Ｚ2、Ｚ3が、Ｚ3≧(Ｚ2＋Ｚ1)・(Ｚ2−２Ｚ1)／（Ｚ2＋２Ｚ1）の関係になるように設定すれば、増幅回路を発振させることなく、入力インピーダンス値Ｚip、Ｚinが高い増幅回路を実現することが可能になる。
ここで、Ｚ3＝(Ｚ2＋Ｚ1)・(Ｚ2−２Ｚ1)／（Ｚ2＋２Ｚ1）とすれば、入力インピーダンスを無限大とすることができるが、増幅回路の発振を避けるためにはインピーダンス値Ｚ3を、インピーダンス値(Ｚ2＋Ｚ1)・(Ｚ2−２Ｚ1)／（Ｚ2＋２Ｚ1）よりもわずかに大きく設定することが現実的である。このため、実施形態２のＺ3は、その最小値を(Ｚ2＋Ｚ1)・(Ｚ2−２Ｚ1)／（Ｚ2＋２Ｚ1）とする、Ｚ3≧(Ｚ2＋Ｚ1)・(Ｚ2−２Ｚ1)／（Ｚ2＋２Ｚ1）となる。
以上説明した実施形態２では、入力インピーダンス素子１０１ａの他端に正帰還インピーダンス素子１０３ｂの一端が接続され、反転出力端子１０４ｄに、正帰還インピーダンス素子１０３ｂの他端が接続されている。しかし、実施形態２は、このような構成に限定されるものでない。例えば、図４に示すように、入力インピーダンス素子１０１ｂの他端に正帰還インピーダンス素子１０３ａの一端が接続され、非反転出力端子１０４ｂに正帰還インピーダンス素子１０３ａの他端が接続されるものであってもよい。
上記した態様の増幅回路は、内部で発生するノイズを抑えながら、入力インピーダンスが高いことが望まれる差動出力の増幅回路であれば、どのような増幅回路にも適用することができる。
１０１ａ、１０１ｂ 入力インピーダンス素子
１０２ａ、１０２ｂ 負帰還インピーダンス素子
１０３ａ、１０３ｂ 正帰還インピーダンス素子
１０４ 演算増幅器
１０４ａ 反転入力端子
１０４ｂ 非反転出力端子
１０４ｃ 非反転入力端子
１０４ｄ 反転出力端子
１０５ コモンモードフィードバック回路
１０６、１０７ 信号入力端子
１０８、１０９ 信号出力端子
１０２ａ、１０２ｂ 負帰還インピーダンス素子
１０３ａ、１０３ｂ 正帰還インピーダンス素子
１０４ 演算増幅器
１０４ａ 反転入力端子
１０４ｂ 非反転出力端子
１０４ｃ 非反転入力端子
１０４ｄ 反転出力端子
１０５ コモンモードフィードバック回路
１０６、１０７ 信号入力端子
１０８、１０９ 信号出力端子
Claims (8)
- 第１の入力端子と、前記第１の入力端子に入力される信号と異なる信号が入力される第２の入力端子と、前記第１の入力端子と極性が同じである第１の出力端子と、前記第１の入力端子と極性が逆である第２の出力端子と、を備える全差動型の演算増幅器と、
前記第１の入力端子に一端が接続される入力インピーダンス素子と、
前記入力インピーダンス素子の他端に一端が接続され、前記第１の出力端子に他端が接続される正帰還インピーダンス素子と、
前記第１の入力端子と前記第２の出力端子との間に接続される負帰還インピーダンス素子と、を含み、
前記入力インピーダンス素子のインピーダンス値Ｚ１と、前記負帰還インピーダンス素子のインピーダンス値Ｚ２と、前記正帰還インピーダンス素子のインピーダンス値Ｚ３と、の間に、
Ｚ３≧Ｚ２−Ｚ１
の関係があることを特徴とする増幅回路。 - 第１の入力端子と、前記第１の入力端子に入力される信号と異なる信号が入力される第２の入力端子と、前記第１の入力端子と極性が同じである第１の出力端子と、前記第１の入力端子と極性が逆である第２の出力端子と、を備える全差動型の演算増幅器と、
前記第１の入力端子に一端が接続される入力インピーダンス素子と、
前記入力インピーダンス素子の他端に一端が接続され、前記第１の出力端子に他端が接続される正帰還インピーダンス素子と、
前記第１の入力端子と前記第２の出力端子との間に接続される負帰還インピーダンス素子と、を含み、
前記入力インピーダンス素子のインピーダンス値Ｚ１と、
前記負帰還インピーダンス素子のインピーダンス値Ｚ２と、
前記正帰還インピーダンス素子のインピーダンス値Ｚ３と、の間に、
Ｚ３≧（Ｚ２十Ｚ１）×（Ｚ２−２×Ｚ１）÷（Ｚ２十２×Ｚ１）の関係があることを特徴とする増幅回路。 - 第１の入力端子と、第２の入力端子と、前記第１の入力端子と極性が同じである第１の出力端子と、前記第１の入力端子と極性が逆である第２の出力端子と、を備える全差動型の演算増幅器と、
入力信号が一端に入力され、前記演算増幅器の前記第１の入力端子が他端に接続される第１の入力インピーダンス素子と、
前記入力信号と異なる入力信号が一端に入力され、前記演算増幅器の前記第２の入力端子が他端に接続される第２の入力インピーダンス素子と、
前記第１の入力端子に一端が接続され、前記第２の出力端子に他端が接続される第１の負帰還インピーダンス素子と、
前記第２の入力端子に一端が接続され、前記第１の出力端子に他端が接続される第２の負帰還インピーダンス素子と、
前記第１の出力端子に一端が接続され、前記第１の入力インピーダンス素子の一端に他端が接続される第１の正帰還インピーダンス素子と、
前記第２の出力端子に一端が接続され、前記第２の入力インピーダンス素子の一端に他端が接続される第２の正帰還インピーダンス素子と、を含み、
前記第１の入力インピーダンス素子と前記第２の入力インピーダンス素子のインピーダンス値とが等しく、前記第１の負帰還インピーダンス素子と前記第２の負帰還インピーダンス素子のインピーダンス値とが等しく、前記第１の正帰還インピーダンス素子と前記第２の正帰還インピーダンス素子のインピーダンス値とが等しいことを特徴とする増幅回路。 - 前記第１の入力インピーダンス素子、前記第２の入力インピーダンス素子のインピーダンス値Ｚ１、前記第１の負帰還インピーダンス素子、前記第２の負帰還インピーダンス素子のインピーダンス値Ｚ２、前記第１の正帰還インピーダンス素子、前記第２の正帰還インピーダンス素子のインピーダンス値Ｚ３、の間に、
Ｚ３≧Ｚ２−Ｚ１
の関係があることを特徴とする請求項３に記載の増幅回路。 - 第１の入力端子と、第２の入力端子と、前記第１の入力端子と極性が同じである第１の出力端子と、前記第１の入力端子と極性が逆である第２出力端子と、を備える全差動型の演算増幅器と、
入力信号が一端に入力され、前記演算増幅器の前記第１の入力端子が他端に接続される第１の入力インピーダンス素子と、
基準電圧が一端に入力され、前記演算増幅器の前記第２の入力端子が他端に接続される第２の入力インピーダンス素子と、
前記第１の入力端子に一端が接続され、前記第２の出力端子に他端が接続される第１の負帰還インピーダンス素子と、
前記第２の入力端子に一端が接続され、前記第１の出力端子に他端が接続される第２の負帰還インピーダンス素子と、
前記第１の出力端子に一端が接続され、前記第１の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子と、を含み、
前記第１の入力インピーダンス素子と前記第２の入力インピーダンス素子のインピーダンス値とが等しく、前記第１の負帰還インピーダンス素子と前記第２の負帰還インピーダンス素子のインピーダンス値とが等しいことを特徴とする増幅回路。 - 第１の入力端子と、第２の入力端子と、前記第１の入力端子と極性が同じである第１の出力端子と、前記第１の入力端子と極性が逆である第２出力端子と、を備える全差動型の演算増幅器と、
入力信号が一端に入力され、前記演算増幅器の前記第１の入力端子が他端に接続される第１の入力インピーダンス素子と、
基準電圧が一端に入力され、前記演算増幅器の前記第２の入力端子が他端に接続される第２の入力インピーダンス素子と、
前記第１の入力端子に一端が接続され、前記第２の出力端子に他端が接続される第１の負帰還インピーダンス素子と、
前記第２の入力端子に一端が接続され、前記第１の出力端子に他端が接続される第２の負帰還インピーダンス素子と、
前記第１の出力端子に一端が接続され、前記第１の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子と、を含み、
前記第１の入力インピーダンス素子、前記第２の入力インピーダンス素子のインピーダンス値Ｚ１、前記第１の負帰還インピーダンス素子、前記第２の負帰還インピーダンス素子のインピーダンス値Ｚ２、前記正帰還インピーダンス素子のインピーダンス値Ｚ３、の間に、
Ｚ３≧（Ｚ２＋Ｚ１）×（Ｚ２−２×Ｚ１）÷（Ｚ２＋２×Ｚ１）
の関係があることを特徴とする増幅回路。 - 第１の入力端子と、第２の入力端子と、前記第１の入力端子と極性が同じである第１の出力端子と、前記第１の入力端子と極性が逆である第２の出力端子と、を備える全差動型の演算増幅器と、
入力信号が一端に入力され、前記演算増幅器の前記第１の入力端子が他端に接続される第１の入力インピーダンス素子と、
基準電圧が一端に入力され、前記演算増幅器の前記第２の入力端子が他端に接続される第２の入力インピーダンス素子と、
前記第１の入力端子に一端が接続され、前記第２の出力端子に他端が接続される第１の負帰還インピーダンス素子と、
前記第２の入力端子に一端が接続され、前記第１の出力端子に他端が接続される第２の負帰還インピーダンス素子と、
前記第２の出力端子に一端が接続され、前記第２の入力インピーダンス素子の一端に他.端が接続される正帰還インピーダンス素子と、を含み、
前記第１の入力インピーダンス素子と前記第２の入力インピーダンス素子のインピーダンス値とが等しく、前記第１の負帰還インピーダンス素子と前記第２の負帰還インピーダンス素子のインピーダンス値とが等しいことを特徴とする増幅回路。 - 第１の入力端子と、第２の入力端子と、前記第１の入力端子と極性が同じである第１の出力端子と、前記第１の入力端子と極性が逆である第２の出力端子と、を備える全差動型の演算増幅器と、
入力信号が一端に入力され、前記演算増幅器の前記第１の入力端子が他端に接続される第１の入力インピーダンス素子と、
基準電圧が一端に入力され、前記演算増幅器の前記第２の入力端子が他端に接続される第２の入力インピーダンス素子と、
前記第１の入力端子に一端が接続され、前記第２の出力端子に他端が接続される第１の負帰還インピーダンス素子と、
前記第２の入力端子に一端が接続され、前記第１の出力端子に他端が接続される第２の負帰還インピーダンス素子と、
前記第２の出力端子に一端が接続され、前記第２の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子と、を含み、
前記第１の入力インピーダンス素子、前記第２の入力インピーダンス素子のインピーダンス値Ｚ１、前記第１の負帰還インピーダンス素子、前記第２の負帰還インピーダンス素子のインピーダンス値Ｚ２、前記正帰還インピーダンス素子のインピーダンス値Ｚ３、の間に、
Ｚ３≧（Ｚ２＋Ｚ１）×（Ｚ２−２×Ｚ１）÷（Ｚ２＋２×Ｚ１）
の関係があることを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012507751A JP5320503B2 (ja) | 2010-09-10 | 2011-08-29 | 増幅回路 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010203313 | 2010-09-10 | ||
| JP2010203313 | 2010-09-10 | ||
| JP2012507751A JP5320503B2 (ja) | 2010-09-10 | 2011-08-29 | 増幅回路 |
| PCT/JP2011/004796 WO2012032736A1 (ja) | 2010-09-10 | 2011-08-29 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5320503B2 true JP5320503B2 (ja) | 2013-10-23 |
| JPWO2012032736A1 JPWO2012032736A1 (ja) | 2014-01-20 |
Family
ID=45810347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012507751A Active JP5320503B2 (ja) | 2010-09-10 | 2011-08-29 | 増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8766715B2 (ja) |
| EP (1) | EP2495873A4 (ja) |
| JP (1) | JP5320503B2 (ja) |
| WO (1) | WO2012032736A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016213727A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社東芝 | 増幅回路、ａｄ変換器、集積回路、及び無線通信装置 |
| CN115065326B (zh) * | 2022-08-16 | 2022-11-29 | 基合半导体（宁波）有限公司 | 模拟前端电路、芯片及电子设备 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61109309A (ja) * | 1984-11-02 | 1986-05-27 | Nec Corp | 差動入出力演算増幅器 |
| JPH0555845A (ja) * | 1991-08-27 | 1993-03-05 | Onkyo Corp | 平衡増幅器 |
| JPH0550885B2 (ja) * | 1986-01-20 | 1993-07-30 | Nippon Electric Co | |
| JPH0865067A (ja) * | 1994-08-24 | 1996-03-08 | Nippon Columbia Co Ltd | 平衡増幅回路 |
| JPH08116223A (ja) * | 1994-09-29 | 1996-05-07 | Ind Technol Res Inst | 完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタ |
| JP2000332548A (ja) * | 1999-05-12 | 2000-11-30 | Lucent Technol Inc | 信号増幅回路および平衡入出力型差動増幅回路 |
| JP2002223134A (ja) * | 2000-12-28 | 2002-08-09 | Alcatel | 差動出力増幅器装置 |
| JP2011244099A (ja) * | 2010-05-14 | 2011-12-01 | Toyota Motor Corp | サンプルホールド回路及びａ／ｄ変換装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1231388B (it) * | 1989-08-25 | 1991-12-02 | Sgs Thomson Microelectronics | Convertitore di segnali elettrici analogici sbilanciati in segnali tutto-differenziali |
| JPH0495406A (ja) | 1990-08-13 | 1992-03-27 | Mitsubishi Electric Corp | 差仂増巾回路 |
| JP3576702B2 (ja) * | 1996-06-12 | 2004-10-13 | 富士通株式会社 | 可変ハイパスフィルタ |
| TW586264B (en) | 2003-04-14 | 2004-05-01 | Realtek Semiconductor Corp | Amplifying circuit |
| EP1758243A1 (en) * | 2005-08-26 | 2007-02-28 | Acqiris SA | Low offset Sample-and-Hold and Amplifier |
| DE102005055426B4 (de) * | 2005-11-21 | 2011-12-29 | Xignal Technologies Ag | Schaltungsanordnung mit einem rückgekoppelten, voll-differentiellen Operationsverstärker |
| JP5050885B2 (ja) | 2008-02-01 | 2012-10-17 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置および電子機器 |
| US7619472B1 (en) * | 2008-06-04 | 2009-11-17 | Newport Media, Inc. | Noise-shaped blocker-reject amplifier |
-
2011
- 2011-08-29 JP JP2012507751A patent/JP5320503B2/ja active Active
- 2011-08-29 US US13/511,233 patent/US8766715B2/en active Active
- 2011-08-29 EP EP11823217.2A patent/EP2495873A4/en not_active Withdrawn
- 2011-08-29 WO PCT/JP2011/004796 patent/WO2012032736A1/ja active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61109309A (ja) * | 1984-11-02 | 1986-05-27 | Nec Corp | 差動入出力演算増幅器 |
| JPH0550885B2 (ja) * | 1986-01-20 | 1993-07-30 | Nippon Electric Co | |
| JPH0555845A (ja) * | 1991-08-27 | 1993-03-05 | Onkyo Corp | 平衡増幅器 |
| JPH0865067A (ja) * | 1994-08-24 | 1996-03-08 | Nippon Columbia Co Ltd | 平衡増幅回路 |
| JPH08116223A (ja) * | 1994-09-29 | 1996-05-07 | Ind Technol Res Inst | 完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタ |
| JP2000332548A (ja) * | 1999-05-12 | 2000-11-30 | Lucent Technol Inc | 信号増幅回路および平衡入出力型差動増幅回路 |
| JP2002223134A (ja) * | 2000-12-28 | 2002-08-09 | Alcatel | 差動出力増幅器装置 |
| JP2011244099A (ja) * | 2010-05-14 | 2011-12-01 | Toyota Motor Corp | サンプルホールド回路及びａ／ｄ変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012032736A1 (ja) | 2012-03-15 |
| EP2495873A1 (en) | 2012-09-05 |
| US8766715B2 (en) | 2014-07-01 |
| JPWO2012032736A1 (ja) | 2014-01-20 |
| EP2495873A4 (en) | 2017-02-08 |
| US20120229205A1 (en) | 2012-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5715531B2 (ja) | シングル差動変換回路 | |
| US7042291B2 (en) | Balanced amplifier and filter using the same | |
| JP4738090B2 (ja) | Ｂｔｌ方式の増幅回路 | |
| US6359510B1 (en) | Amplifier circuit | |
| TWI384751B (zh) | 可消除直流電壓偏移之運算放大器 | |
| JP2007129722A (ja) | 演算増幅器 | |
| US20120182071A1 (en) | Operational amplifier circuit | |
| US8570099B2 (en) | Single-ended-to-differential filter using common mode feedback | |
| US20190207564A1 (en) | Negative capacitance circuits including temperature-compensation biasings | |
| JP5320503B2 (ja) | 増幅回路 | |
| JP6488674B2 (ja) | Ｄｃオフセットキャンセル回路 | |
| US9806703B2 (en) | Single-ended to differential conversion circuit and signal processing module | |
| JP6063643B2 (ja) | 半導体装置および通信装置 | |
| JP2007081568A (ja) | 差動型オペアンプ | |
| CN107786185B (zh) | 相位内插器 | |
| JP5865815B2 (ja) | 演算増幅器 | |
| CN101202537B (zh) | 低功率可变增益放大器 | |
| EP3139502B1 (en) | Single-ended to differential conversion circuit and signal processing module | |
| JP2008092310A (ja) | 電圧制御電流源回路 | |
| JP2008011051A (ja) | 差動演算増幅器 | |
| JP2006148775A (ja) | 平衡型差動増幅器および平衡型演算増幅器 | |
| US11496104B2 (en) | Differential amplifier | |
| CN110445472B (zh) | 具有恒定跨导偏压电路的运算放大器及其使用方法 | |
| JP4688152B2 (ja) | 信号検出回路 | |
| TW202037071A (zh) | 差分至單端轉換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5320503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |