JPH0495406A - 差仂増巾回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、入力インピーダンスが高い差信増巾回路に
関するものである。

［従来の技術７ 人力インピーダンスが高い増巾器を得るには、一般的に
オペアンプをボルテージフォロワ型に使用するのが普通
である。しかし、この様な増巾器を用いて差信増巾回路
を構成するには、２つの入力端子の各々に前述のボルテ
ージフォロワ型前巾器を接続し、更にそれらの出力から
差信号を得るなめに抵抗マトリクス回路或いは差働増巾
器が必要となる。第３図は、２個のボルテージフォロワ
型増中器および１個の差働増巾器を用いた従来の差働増
巾器を示す回路図である。図において、（１）、（２）
は差イカ増巾回路のそれぞれ第１回路入力端子、第２回
路入力端子そして（３）は回路出力端子である。　（４
）、（５）はそれぞれ第１ボルテージフオロワ型増巾器
、第２ボルテージフオロワ型増巾器、そして（６）は差
働増巾器である。第１回路入力端子（１）、第２回路入
力端子（２）がそれぞれ第１ボルテージフオロワ型増巾
器（４）、第２ボルテージフオロワ型増中器（５）の非
反転入力端子十に直接接続されているので、各ボルテー
ジフォロワ型増巾器（４）、（５）の入力インピーダン
スは非常に高い。

また、各ボルテージフォロワ型増巾器（４）、（５）の
反転入力端子−がその出力端子に接続されているので、
各ボルテージフォロワ型増巾器（４）、（５）の増中度
は１である。各ボルテージフォロワ型増巾器（４）、（
５）の出力端子が差働増巾器（６）のそれぞれ一方の入
力端子、他方の入力端子に接続されている。従って、差
働増巾器（６）の出力端子に直結された回路出力端子（
３）には、第１回路入力端子（１）と第２回路入力端子
（２）に印加された入力電圧の差に比例した電圧が発生
することになる。

［発明が解決しようとする課題］ 上述したような従来の差信増巾回路では、増巾器が３個
必要であり且つドリフトなどの影響も受けやすく、更に
ゲインを変えるには差働増巾器の入力側又は出力側にア
ッテネータを入れなければならず、回路的に複雑なもの
になるという問題点があった。

この発明は、このような問題点に鑑みてなされたもので
、２個の増巾器および５個の抵抗から構成され、入力イ
ンピーダンスが高い差信増巾回路を得ることを目的とし
ている。

［課題を解決するための手段］ この発明に係る差信増巾回路は、抵抗値Ｒ５の入力抵抗
および抵抗値Ｒ２の第１饋遷抵抗を有する第１負饋還増
巾器と、抵抗値Ｒ６の第２饋遷抵抗を有する第２負饋還
増巾器と、前記第１負饋還増巾器の出力端子を前記第２
負饋還増巾器の入力端子に接続する抵抗値Ｒ４の第１抵
抗と、前記第２負饋還増巾器の出力端子を前記入力抵抗
を介して前記第１負饋還増巾器の入力端子に接続する抵
抗値Ｒ７の第２抵抗とを設けたものである。

［作　用］ この発明では、 となるように抵抗値を選ぶことにより、入力インピーダ
ンスは最大になる。

［実施例］ 以下、この発明の一実施例を図について説明する。

第１図、第２図はこの発明に係る差信増巾回路のそれぞ
れ一実施例、等価回路を示す回路図である０図において
、（１）〜（３）は第３図について説明したものと全く
同じである。（７）は第１負饋還増巾器であって、その
反転入力端子−が入力抵抗（８）を介して第１回路入力
端子〈１）に接続され且つ第１饋還抵抗（９）を介して
その出力端子接続されておりひいては回路出力端子（３
）に接続されている。また、第１負饋還増巾器（７）の
非反転入力端子＋は第２回路入力端子（２）に直結され
ている。

回路出力端子（３）は第１抵抗（］Ｏ）を介して第２饋
還増中器（１１）の入力端子に接続され、その出力端子
は第２抵抗（１２）を介して第１回路入力端子（１）に
接続されている。また、第２負饋還増巾器（１１）の入
出力端子間には第２饋還抵抗（１３）が接続されている
。

このように構成された差信増巾回路において、説明を簡
単にするために第２回路入力端子（２）従って第１負饋
還増巾器（７）の非反転入力端子十が接地されている場
合の第１回路入力端子（１）の入力インピーダンスにつ
いて考察する。

第２図において、入力抵抗（８）、第１饋還抵抗（９）
、第２抵抗（１２）、第１抵抗（１０）、第２饋還抵抗
（１３）の抵抗値をそれぞれＲ１，Ｒ２、Ｒｚ　、　Ｒ
−、Ｒｓとし、入力電圧Ｅ１が第１回路入力端子（１）
に印加されると、回路出力端子（３）における出力電圧
Ｅ０は、 となり、また第２負饋還増巾器（１１）の出力電圧Ｅ、
は、 となる。

第２饋還抵抗（１２）に流れる電流Ｉ１、入力抵抗（８
）に流れる電流Ｉ、は、それぞれ Ｒり Ｅ ■ となり、■ であるから、 ■ ■ となる、第１回路入力端子（１）の入力インピーダンス
を２２１１１　とすると、 Ｚ２□＝　　　　　　　　　　　・　　　（７）■ であるから１．がゼロのとき入力インピーダンスは無限
大になる。

１　　　１　　　　Ｒ２Ｒ５ 即ち　−＋−＝ ＲＲ１Ｒ，Ｒ。

Ｒ１ の関係があれば、入力インピーダンスは最大になること
がわかる。更に、第２回路の入力端子（２）の入力イン
ピーダンスは第１負饋還増巾器（７）の入力インピーダ
ンスそのものであるから、そのインピーダンスは大きい
。従って、第１回路入力端子（１）、第２回路入力端子
（２）のインピーダンスは極めて大きくなる。

［発明の効果コ 以上、詳しく説明したように、この発明は、抵抗値Ｒ４
の入力抵抗および抵抗値Ｒ２の第１饋還抵抗を有する第
１負饋還増巾器と、抵抗値Ｒ５の第２饋還抵抗を有する
第２負饋還増巾器と、前記第１負饋還増巾器の出力端子
を前記第２負饋還増巾器の入力端子に接続する抵抗値Ｒ
４の第１抵抗と、前記第２負饋還増巾器の出力端子を前
記入力抵抗を介して前記第１負饋還増巾器の入力端子に
接続する抵抗値Ｒ５の第２抵抗と備えているので、入力
インピーダンスが最大になるという効果を奏する。

【図面の簡単な説明】

第１区はこの発明の一実施例を示す回路図、第２図は第
１図の等価回路図、第３図は従来の差彷増中回路を示す
回路図である。 図において、（７）は第１負饋還増巾器、（８）は入力
抵抗、（９）は第１饋還抵抗、（１０）は第１抵抗、（
１１）は第２負饋還増巾器、（］２）は第２抵抗、（１
３）は第２饋還抵抗である。 なお、各図中、同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）抵抗値Ｒ＿１の入力抵抗および抵抗値Ｒ＿２の第
   １饋還抵抗を有する第１負饋還増巾器と、抵抗値Ｒ＿５
   の第２饋還抵抗を有する第２負饋還増巾器と、前記第１
   負饋還増巾器の出力端子を前記第２負饋還増巾器の入力
   端子に接続する抵抗値Ｒ＿４の第１抵抗と、前記第２負
   饋還増巾器の出力端子を前記入力抵抗を介して前記第１
   負饋還増巾器の入力端子に接続する抵抗値Ｒ＿３の第２
   抵抗とを備え、Ｒ＿１＋Ｒ＿３＝Ｒ＿５／Ｒ＿４・Ｒ＿
   ２ となるように前記抵抗値を選んだことを特徴とする差仂
   増巾回路。