JPS63314009A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS63314009A JPS63314009A JP63040541A JP4054188A JPS63314009A JP S63314009 A JPS63314009 A JP S63314009A JP 63040541 A JP63040541 A JP 63040541A JP 4054188 A JP4054188 A JP 4054188A JP S63314009 A JPS63314009 A JP S63314009A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- inverting input
- output
- conductor portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/261—Amplifier which being suitable for instrumentation applications
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は作動増幅回路に関する。
（従来の技術）
二つの信号の増幅を行うもの砒して従来提案されている
回路は、特定のフィードバック構造とその相対値が真の
演算増幅出力を与えるような人力抵抗とを備えた演算増
幅器で構成されている。
回路は、特定のフィードバック構造とその相対値が真の
演算増幅出力を与えるような人力抵抗とを備えた演算増
幅器で構成されている。
（発明が解決しようとする課題）
従来提案されている回路では、各信号に対して高い人力
インピーダンスを得る（これは後述する°理由で望まし
いが）ためには、人力信号がそれぞれの高い人力インピ
ーダンス単位利得増幅器を介してその回路に加えられな
ければならない。そこで、３つの増幅器が必要になって
くるが、これはコストの点で不利であるばかりでなく得
られる性能にも限界がある。
インピーダンスを得る（これは後述する°理由で望まし
いが）ためには、人力信号がそれぞれの高い人力インピ
ーダンス単位利得増幅器を介してその回路に加えられな
ければならない。そこで、３つの増幅器が必要になって
くるが、これはコストの点で不利であるばかりでなく得
られる性能にも限界がある。
本発明の目的は二つの人力信号に対して高い入力インピ
ーダンスをもちしかも増幅器を３つでなく２つだけしか
用いないですむ作動増幅回路を提供することである。
ーダンスをもちしかも増幅器を３つでなく２つだけしか
用いないですむ作動増幅回路を提供することである。
（課題を解決するための手段）
本発明によれば、第１と第２の信号を受けて作動増幅す
る回路が提供され、その回路は、第１ないし第４の導体
部分が設けられ、第１導体部分と第３導体部分の間で前
記第１信号を及び第２導体部分と第４導体部分の間で前
記第２信号を受信し、第４導体部分が回路の出力信号を
出すように構成されており、 各々が反転入力と非反転入力と出力とを備えた第１の演
算増幅器と第２の演算増幅器とが設けられ、第１増幅器
の反転入力が前記第１導体部分に接続され、第２増幅器
の非反転入力が前記第２導体部分に接続され、第１増幅
器の出力が第４導体部分に接続されており、更に、 第１増幅器の非反転入力と第２増幅器の出力との間に第
１の抵抗値を有する抵抗路を形成する第１の回路手段と
、 第１増幅器の非反転入力と第３導体部分との間に第２の
抵抗値を有する抵抗路を形成する第２の回路手段と、 第２増幅器の非反転入力と出力との間の第３の抵抗値を
有する抵抗路を形成する第３の回路手段と、 第１堆幅器の出力と第２増幅器の非反転入力との間に第
４の抵抗値を有する抵抗路を形成する第４の回路手段と
が設けられ、 第１抵抗宣に対する笑２抵抗値の比が第３抵抗値に対す
る第４抵抗値の比に実質的に等しくされている、 ことを特徴とする。
る回路が提供され、その回路は、第１ないし第４の導体
部分が設けられ、第１導体部分と第３導体部分の間で前
記第１信号を及び第２導体部分と第４導体部分の間で前
記第２信号を受信し、第４導体部分が回路の出力信号を
出すように構成されており、 各々が反転入力と非反転入力と出力とを備えた第１の演
算増幅器と第２の演算増幅器とが設けられ、第１増幅器
の反転入力が前記第１導体部分に接続され、第２増幅器
の非反転入力が前記第２導体部分に接続され、第１増幅
器の出力が第４導体部分に接続されており、更に、 第１増幅器の非反転入力と第２増幅器の出力との間に第
１の抵抗値を有する抵抗路を形成する第１の回路手段と
、 第１増幅器の非反転入力と第３導体部分との間に第２の
抵抗値を有する抵抗路を形成する第２の回路手段と、 第２増幅器の非反転入力と出力との間の第３の抵抗値を
有する抵抗路を形成する第３の回路手段と、 第１堆幅器の出力と第２増幅器の非反転入力との間に第
４の抵抗値を有する抵抗路を形成する第４の回路手段と
が設けられ、 第１抵抗宣に対する笑２抵抗値の比が第３抵抗値に対す
る第４抵抗値の比に実質的に等しくされている、 ことを特徴とする。
（実施例）
本発明をさらによく理解するために、以下図面を参照し
て説明する。
て説明する。
前述した第１図の差動増幅回路において、２つの入力信
号ｖ１およびＶ２は、それぞれ、単位利得増幅器５．６
および人力抵抗３．１を経て、演算増幅器７の反転入力
および非反転入力の一方に、人力される。フィードバッ
ク抵抗４は、増幅器７の出力と反転入力の間に接続され
、また抵抗２は、その非反転入力と信号ｖ１およびｖ２
の共通ゼロボルト基準線の間に接続されている。抵抗１
．２．３．４は、それぞれＲ１、Ｒ２、Ｒ３、Ｒ４の抵
抗値を有し、Ｒ４／Ｒ３がＲ２／Ｒ１に等しく、かつ、
増幅器７のオープンループ差動モード利得が非常に高い
ときは、増幅器７の出力信号ｖｏハ、（Ｖｌ−Ｖ２）
Ｒ４／Ｒ３１，：等Ｌ ＜、すなわち、真の差動出力が
得られる。各単位利得増幅器５．６は、高オープンルー
プ利得演算増幅器を含んでいるが、その出力と反転入力
の間に、直接フィードバック接続を有しており、信号ｖ
１およびｖ２は、増幅器の非反転入力に入力される。増
幅器５．６の機能は、高入力インピーダンスを信号ｖ１
およびｖ２に与えることにある。もし、増幅器５．６が
ない場合にも、すなわち、信号ｖ１およびｖ２が、直接
に人力抵抗３．１に与えられる場合にも、出力ＶＯ＝
（Ｖ２−Ｖｌ） Ｒ４／Ｒ３ｆｔ得ラうルカ、信号Ｖ
１およびＶ２の人力インピーダンスは、かなり低くなり
、また、等しくなくなる。すなわち、信号ｖ１に対して
は、はぼＲ３に等しくなり、信号ｖ２に対しては、（Ｒ
１＋Ｒ２） 前後となる。したがって、等しい起電力を
発生し、有限の電源インピーダンスを有する電源から得
られたものである場合には、たとえ、現実的ではないで
あろうが、それらの電源インピーダンスが等しいとして
も、信号ｖ１およびｖ２は異なったものになるであろう
。もちろん、その結果は、２つの等しい起電力を発生す
る電源に対しては、出力信号は増幅器７より発生され、
これは、通常、望ましくないものであろう。もちろん、
回路は、３つの演算増幅器を含むことになるが、単位利
得増幅器５．６を設けることにより、このような問題を
防止することができる。
号ｖ１およびＶ２は、それぞれ、単位利得増幅器５．６
および人力抵抗３．１を経て、演算増幅器７の反転入力
および非反転入力の一方に、人力される。フィードバッ
ク抵抗４は、増幅器７の出力と反転入力の間に接続され
、また抵抗２は、その非反転入力と信号ｖ１およびｖ２
の共通ゼロボルト基準線の間に接続されている。抵抗１
．２．３．４は、それぞれＲ１、Ｒ２、Ｒ３、Ｒ４の抵
抗値を有し、Ｒ４／Ｒ３がＲ２／Ｒ１に等しく、かつ、
増幅器７のオープンループ差動モード利得が非常に高い
ときは、増幅器７の出力信号ｖｏハ、（Ｖｌ−Ｖ２）
Ｒ４／Ｒ３１，：等Ｌ ＜、すなわち、真の差動出力が
得られる。各単位利得増幅器５．６は、高オープンルー
プ利得演算増幅器を含んでいるが、その出力と反転入力
の間に、直接フィードバック接続を有しており、信号ｖ
１およびｖ２は、増幅器の非反転入力に入力される。増
幅器５．６の機能は、高入力インピーダンスを信号ｖ１
およびｖ２に与えることにある。もし、増幅器５．６が
ない場合にも、すなわち、信号ｖ１およびｖ２が、直接
に人力抵抗３．１に与えられる場合にも、出力ＶＯ＝
（Ｖ２−Ｖｌ） Ｒ４／Ｒ３ｆｔ得ラうルカ、信号Ｖ
１およびＶ２の人力インピーダンスは、かなり低くなり
、また、等しくなくなる。すなわち、信号ｖ１に対して
は、はぼＲ３に等しくなり、信号ｖ２に対しては、（Ｒ
１＋Ｒ２） 前後となる。したがって、等しい起電力を
発生し、有限の電源インピーダンスを有する電源から得
られたものである場合には、たとえ、現実的ではないで
あろうが、それらの電源インピーダンスが等しいとして
も、信号ｖ１およびｖ２は異なったものになるであろう
。もちろん、その結果は、２つの等しい起電力を発生す
る電源に対しては、出力信号は増幅器７より発生され、
これは、通常、望ましくないものであろう。もちろん、
回路は、３つの演算増幅器を含むことになるが、単位利
得増幅器５．６を設けることにより、このような問題を
防止することができる。
第２図に示される本発明に係る差動増幅回路の例におい
ては、人力信号ｖ１およびｖ２は、入力端子２０を経て
、直接に、増幅器２５の反転入力および増幅器２６の非
反転入力に、それぞれ与えられる。増幅器２５の非反転
入力は、抵抗２２を経て、信号ｖ１およびｖ２の共通基
準線に、この例では、ゼロボルト基準線に、接続される
とともに、抵抗２１を経て、増幅器２６の出力に接続さ
れている。増幅器２６の反転入力は、抵抗２３を経て、
増幅器２６の出力に接続されるとともに、抵抗２４を経
て、増幅器２５の出力に接続されている。回路出力端子
２７も、また、増幅器２５の出力に接続されている。抵
抗２１．２２．２３．２４の抵抗値を、それぞれ、Ｒ２
１、Ｒ２２、Ｒ２３およびＲ２４としたとき、Ｒ２４／
Ｒ２３がＲ２２／Ｒ２１に等しい場合１： Ｉｔ、増幅
器２５ノ出力ｖｏｔｔ、（’、’２−Ｖｌ） （Ｒ２
１＋Ｒ２２＞／Ｒ２１に等しいこと、すなわち、真の差
動出力が再び得られることが、その公式と第２図に与え
られた電圧値により示され、回路図によって実証された
線に沿った解析によって、示され得る。その全解析は、
当業者には明らかであろう。しかしながら、増幅器２５
および２６のオーブンループ利得が非常に高いと仮定す
ると、定常状態では、増幅器２５の非反転入力における
電位は、反転入力における電位ｖ１と等しくなければな
らない一方で、増幅器２６の反転入力における電位は、
増幅器２６の非反転入力における電位ｖ２と等しくなけ
ればならない。もし、増幅器２５の非反転入力における
電位がＶｌであるときは、増幅器２６の出力における電
位は、ｖｌ（Ｒ２１＋Ｒ２２）／Ｒ２２テナケレハナラ
ナイ。コノヨウに、抵抗２３による電位降下値が決まり
、したがってその抵抗を流れる電流ｉ３も決まる。この
電流はまた、抵抗２４を流れ、したがって、それによる
電圧降下は、計算可能で、それはまた、出力電圧ｖＯで
ある。
ては、人力信号ｖ１およびｖ２は、入力端子２０を経て
、直接に、増幅器２５の反転入力および増幅器２６の非
反転入力に、それぞれ与えられる。増幅器２５の非反転
入力は、抵抗２２を経て、信号ｖ１およびｖ２の共通基
準線に、この例では、ゼロボルト基準線に、接続される
とともに、抵抗２１を経て、増幅器２６の出力に接続さ
れている。増幅器２６の反転入力は、抵抗２３を経て、
増幅器２６の出力に接続されるとともに、抵抗２４を経
て、増幅器２５の出力に接続されている。回路出力端子
２７も、また、増幅器２５の出力に接続されている。抵
抗２１．２２．２３．２４の抵抗値を、それぞれ、Ｒ２
１、Ｒ２２、Ｒ２３およびＲ２４としたとき、Ｒ２４／
Ｒ２３がＲ２２／Ｒ２１に等しい場合１： Ｉｔ、増幅
器２５ノ出力ｖｏｔｔ、（’、’２−Ｖｌ） （Ｒ２
１＋Ｒ２２＞／Ｒ２１に等しいこと、すなわち、真の差
動出力が再び得られることが、その公式と第２図に与え
られた電圧値により示され、回路図によって実証された
線に沿った解析によって、示され得る。その全解析は、
当業者には明らかであろう。しかしながら、増幅器２５
および２６のオーブンループ利得が非常に高いと仮定す
ると、定常状態では、増幅器２５の非反転入力における
電位は、反転入力における電位ｖ１と等しくなければな
らない一方で、増幅器２６の反転入力における電位は、
増幅器２６の非反転入力における電位ｖ２と等しくなけ
ればならない。もし、増幅器２５の非反転入力における
電位がＶｌであるときは、増幅器２６の出力における電
位は、ｖｌ（Ｒ２１＋Ｒ２２）／Ｒ２２テナケレハナラ
ナイ。コノヨウに、抵抗２３による電位降下値が決まり
、したがってその抵抗を流れる電流ｉ３も決まる。この
電流はまた、抵抗２４を流れ、したがって、それによる
電圧降下は、計算可能で、それはまた、出力電圧ｖＯで
ある。
第１図の回路に関し、信号Ｖ１及びＶ２はそれぞれ高い
人力インピーダンスを与える。一方、第２図は３個では
なく２個の増幅器を有する。このことによって費用が減
少するだけでなく、さらに詳細設計を適正に行うに当た
って、第１図の回路は優れた周波数及びオフセット特性
を有する。第２図のものが３つでなくただ２つの増幅器
を有することによってこれらのパラメータは減少するこ
とになるので極めて簡単となるからである。
人力インピーダンスを与える。一方、第２図は３個では
なく２個の増幅器を有する。このことによって費用が減
少するだけでなく、さらに詳細設計を適正に行うに当た
って、第１図の回路は優れた周波数及びオフセット特性
を有する。第２図のものが３つでなくただ２つの増幅器
を有することによってこれらのパラメータは減少するこ
とになるので極めて簡単となるからである。
第１図の増幅器に関し、第２図の増幅器２５及び２６の
それぞれが高い開ループ利得を有する考えられる。ここ
で“高い”の踏は少なくとも設計される回路の差動モー
ド利得の数倍大きく、好ましくは、数オーダー大きいこ
とを意味する。増幅器開ループ利得と設計差動モード利
得の関係は、回路の精度を決定する。たとえば、もし開
ループ利得が回路の差動モード利得の１００倍とすると
、回路は、約１％の固有誤差を有する。この全てのこと
は、第１図の回路に平等に良く当てはまる。
それぞれが高い開ループ利得を有する考えられる。ここ
で“高い”の踏は少なくとも設計される回路の差動モー
ド利得の数倍大きく、好ましくは、数オーダー大きいこ
とを意味する。増幅器開ループ利得と設計差動モード利
得の関係は、回路の精度を決定する。たとえば、もし開
ループ利得が回路の差動モード利得の１００倍とすると
、回路は、約１％の固有誤差を有する。この全てのこと
は、第１図の回路に平等に良く当てはまる。
もちろん、当業者は適当な増幅器を選択することが出来
るだろう。これは、本質的ではないが増幅器２５及び２
６は、現在市販されている集積回路作動増幅器の中から
選択することができ、これらは、その指示がある程度無
意味になるような高いあ開ループ利得を有する。
るだろう。これは、本質的ではないが増幅器２５及び２
６は、現在市販されている集積回路作動増幅器の中から
選択することができ、これらは、その指示がある程度無
意味になるような高いあ開ループ利得を有する。
第２図に示されている回路は、信号Ｖ１及びＶ２が直流
であって低い周波数変化信号である場合に特に好適であ
る。もし、この回路が単に交流信号を処理するようにな
っている場合には、これらを第３図に示すような増幅器
２５及び２６に交流接続することができる。第３図の回
路は部分的に図示されており各端子２０がキャパシタ３
０を介してその増幅器に接続されており、そのおのおの
の場合抵抗３１がゼロボルト基準ラインとキャパシタ３
０と増幅器の接続点の間に接続されている点をのぞき第
２図のものと同一である。キャパシタ３０と抵抗３１の
相対値は処理される入力信号の周波数範囲により選択さ
れ、抵抗３１は通常極めて高い値、おそらく１メガオ一
ム程度である。
であって低い周波数変化信号である場合に特に好適であ
る。もし、この回路が単に交流信号を処理するようにな
っている場合には、これらを第３図に示すような増幅器
２５及び２６に交流接続することができる。第３図の回
路は部分的に図示されており各端子２０がキャパシタ３
０を介してその増幅器に接続されており、そのおのおの
の場合抵抗３１がゼロボルト基準ラインとキャパシタ３
０と増幅器の接続点の間に接続されている点をのぞき第
２図のものと同一である。キャパシタ３０と抵抗３１の
相対値は処理される入力信号の周波数範囲により選択さ
れ、抵抗３１は通常極めて高い値、おそらく１メガオ一
ム程度である。
本質的ではないが、第３図の回路においてはたとえば、
増幅器２５と出力端子２７の間に直列キャパシタ（図示
せず）を配置することによって回路の出力側に交流カッ
プリングを設けることが望ましい。このキャパシタは抵
抗２４への接続部の下流に配置して回路の直流状態が変
化するのを避ける必要がある。同様に、増幅器の間の直
流状態設定バスが維持されている場合には、抵抗２４か
ら２４の１つ以上を、たとえば所望の適当なインピーダ
ンスネットワークにより、蓋き換えである特定の周波数
特性を得ることができる。たとえば抵抗を一つの抵抗と
インダクタを直列に接続したもの、抵抗とキャパシタを
並列に接続したものあるいはｑれらの組み合わせと置き
換えることができる。この場合、回路が不安定にならな
いように、すなわち、発振回路に影響を与えないように
注意巳なげればならない。
増幅器２５と出力端子２７の間に直列キャパシタ（図示
せず）を配置することによって回路の出力側に交流カッ
プリングを設けることが望ましい。このキャパシタは抵
抗２４への接続部の下流に配置して回路の直流状態が変
化するのを避ける必要がある。同様に、増幅器の間の直
流状態設定バスが維持されている場合には、抵抗２４か
ら２４の１つ以上を、たとえば所望の適当なインピーダ
ンスネットワークにより、蓋き換えである特定の周波数
特性を得ることができる。たとえば抵抗を一つの抵抗と
インダクタを直列に接続したもの、抵抗とキャパシタを
並列に接続したものあるいはｑれらの組み合わせと置き
換えることができる。この場合、回路が不安定にならな
いように、すなわち、発振回路に影響を与えないように
注意巳なげればならない。
第１図は従来の作動増幅回路を簡略化した図であり、
第２図は本発明による作動増幅回路を簡略化した図であ
り、および 第３図は第２図の作動増幅回路の変形例を簡略化したも
のの一部を示す図である。 １．２．３．２１．２２．２３．２４．３１ ・抵抗
、５．６一単位利得増幅器、 ７ 演算増幅器、 ２５．２６ ・増幅器、 ３０・ キャパシタ。 手続補正書（方式） ５３．６．３０ 昭和 年 月 日 １、事件の表示 昭和６３年特許願第４０５４１号
４、代理人 ５、補正命令の日付 昭和６３年５月３１日７、補正
の内容 別紙のとおり 願書に最初に添付した図面の浄書 （内容に変更なし）
り、および 第３図は第２図の作動増幅回路の変形例を簡略化したも
のの一部を示す図である。 １．２．３．２１．２２．２３．２４．３１ ・抵抗
、５．６一単位利得増幅器、 ７ 演算増幅器、 ２５．２６ ・増幅器、 ３０・ キャパシタ。 手続補正書（方式） ５３．６．３０ 昭和 年 月 日 １、事件の表示 昭和６３年特許願第４０５４１号
４、代理人 ５、補正命令の日付 昭和６３年５月３１日７、補正
の内容 別紙のとおり 願書に最初に添付した図面の浄書 （内容に変更なし）
Claims (1)
- 【特許請求の範囲】 第１の信号と第２の信号を受けて差動増幅する回路にお
いて、 第１ないし第４の導体部分が設けられ、第１導体部分と
第３導体部分の間で前記第１信号を及び第２導体部分と
第４導体部分の間で前記第２信号を受信し、第４導体部
分が回路の出力信号を出すように構成されており、 各々が反転入力と非反転入力と出力とを備えた第１の演
算増幅器と第２の演算増幅器とが設けられ、第１増幅器
の反転入力が前記第１導体部分に接続され、第２増幅器
の非反転入力が前記第２導体部分に接続され、第１増幅
器の出力が第４導体部分に接続されており、更に、 第１増幅器の非反転入力と第２増幅器の出力との間に第
１の抵抗値を有する抵抗路を形成する第１の回路手段と
、 第１増幅器の非反転入力と第３導体部分との間に第２の
抵抗値を有する抵抗路を形成する第２の回路手段と、 第２増幅器の非反転入力と出力との間の第３の抵抗値を
有する抵抗路を形成する第３の回路手段と、 第１増幅器の出力と第２増幅器の非反転入力との間に第
４の抵抗値を有する抵抗路を形成する第４の回路手段と
が設けられ、 第１抵抗値に対する第２抵抗値の比が第３抵抗値に対す
る第４抵抗値の比に実質的に等しくされている、 ことを特徴とする差動増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB878704193A GB8704193D0 (en) | 1987-02-23 | 1987-02-23 | Differential amplifier circuit |
| GB8704193 | 1987-02-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63314009A true JPS63314009A (ja) | 1988-12-22 |
Family
ID=10612760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63040541A Pending JPS63314009A (ja) | 1987-02-23 | 1988-02-23 | 差動増幅回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4853644A (ja) |
| EP (1) | EP0280516B1 (ja) |
| JP (1) | JPS63314009A (ja) |
| DE (1) | DE3875754T2 (ja) |
| DK (1) | DK168722B1 (ja) |
| GB (1) | GB8704193D0 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5041795A (en) * | 1990-04-27 | 1991-08-20 | Analog Devices, Inc. | Three-terminal operational amplifier and applications thereof |
| US5027081A (en) * | 1990-05-03 | 1991-06-25 | Motorola, Inc. | High gain differential-to-single ended amplifier having a tee network feedback loop |
| CN104007353B (zh) * | 2013-02-26 | 2016-12-28 | 国网山东省电力公司菏泽供电公司 | 接口检测电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0208433A2 (en) * | 1985-07-05 | 1987-01-14 | Robert G. Irvine | Response-gain independent amplifier |
-
1987
- 1987-02-23 GB GB878704193A patent/GB8704193D0/en active Pending
-
1988
- 1988-02-23 JP JP63040541A patent/JPS63314009A/ja active Pending
- 1988-02-23 US US07/159,101 patent/US4853644A/en not_active Expired - Fee Related
- 1988-02-23 DK DK094488A patent/DK168722B1/da not_active IP Right Cessation
- 1988-02-23 DE DE8888301549T patent/DE3875754T2/de not_active Expired - Fee Related
- 1988-02-23 EP EP88301549A patent/EP0280516B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0280516A3 (en) | 1989-05-10 |
| EP0280516B1 (en) | 1992-11-11 |
| DK94488A (da) | 1988-08-24 |
| DE3875754D1 (de) | 1992-12-17 |
| EP0280516A2 (en) | 1988-08-31 |
| DK94488D0 (da) | 1988-02-23 |
| US4853644A (en) | 1989-08-01 |
| GB8704193D0 (en) | 1987-04-01 |
| DE3875754T2 (de) | 1993-04-22 |
| DK168722B1 (da) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3410901B2 (ja) | 増幅回路 | |
| US3761831A (en) | Common mode rejection means for differential circuits | |
| EP0286347B1 (en) | Balanced output analog differential amplifier circuit | |
| US4091333A (en) | Transconductance amplifier circuit | |
| US7123080B2 (en) | Differential amplification input circuit | |
| JPH0344447B2 (ja) | ||
| KR950005172B1 (ko) | 3-단자 연산증폭기 | |
| JPS63314009A (ja) | 差動増幅回路 | |
| US5903189A (en) | High gain low distortion bridge amplifier with feedback | |
| US4634996A (en) | Operational amplifier | |
| US6078215A (en) | Impedance altering apparatus | |
| JPS61238111A (ja) | 増幅器 | |
| EP0411027A1 (en) | Amplifier circuit | |
| JPH0229011A (ja) | 増幅回路 | |
| JPH0635540Y2 (ja) | 差動増幅器 | |
| JPS5942899B2 (ja) | 制御信号発生回路 | |
| JPH09162698A (ja) | インピーダンス変換回路 | |
| JPH0495406A (ja) | 差仂増巾回路 | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| JPH0225286B2 (ja) | ||
| JPS5915311A (ja) | 音響再生装置 | |
| JPH04137808A (ja) | 負帰還増幅回路 | |
| JPS6117618Y2 (ja) | ||
| JPS6236909A (ja) | 広帯域帰還増幅器 | |
| JPS6340904Y2 (ja) |