JPS6340904Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は負帰還回路を用いないで歪みを減少さ
せたプツシユプル増幅回路に関する。

一般に、増幅回路の歪は負帰還を施して除去し
ているが、そのためには一般に負帰還用の増幅回
路を多数接続して多量の負帰還をかけるためにそ
の周波数特性や負帰還信号の時間遅れなどによつ
て回路が発振したり、過渡的な歪が発生してしま
う。

そこで、負帰還構成によらないでも歪を除去で
きる増幅器が考えられている。

第１図はその原理説明図である。１は入力端
子、２は増幅用トランジスタでそのエミツタ側に
得られた信号がエミツタ抵抗器４を介して負荷抵
抗器７に供給される。トランジスタ２の増幅特性
は非直線特性であるので、出力信号は歪んでい
る。

そこで、この歪成分を検出するため、演算増幅
器３が設けられる。この例では差動増幅器３が使
用され、非反転入力端子に入力信号が供給され、
エミツタ側に得られた出力信号が反転入力端子に
供給される。演算増幅器３の出力は加算抵抗器６
を介して上述の出力信号に合成される。

この構成によれば、演算増幅器３で歪成分のみ
が出力され、上記出力信号中の歪と逆相で出力信
号に加えられるため、歪成分が相殺されることと
なる。このことを定量的に説明するならば次のよ
うになる。

即ち、この回路において、入力端子１の電圧を
e₁、トランジスタ２のエミツタに得られた電圧を
e₂、負荷抵抗器７の両端電圧をe₃、演算増幅器３
の出力電圧をe₄、トランジスタ２より成る非直線
特性を有する増幅度をA_V、演算増幅器３の増幅
度をA′とすれば次の式が成り立つ。

e₂＝Ave₁ ……(1) e₄＝（e₁−e₂）A′ ＝（１−Av）A′e₁ ……(2) そして、加算抵抗器４，６を流れる電流i₄又は
i₆は加算抵抗器４の値をR₄、加算抵抗器６の値を
R₆とすれば、次式にて表わされる。

i₄＝e₂−e₃／R₄ ……(3) i₆＝e₄−e₃／R₆ ……(4) 依つて、出力電圧e₃は e₃＝（i₄＋i₆）R₇ ＝（e₂−e₃／R₄＋e₄−e₃／R₆）R₇ ＝｛Av／R₄＋（１−Av）A′／R₆｝e₁R₇ −（１／R₄＋１／R₆）e₃R₇ ＝（R₆−R₄A′／R₄R₆）Ave₁R₇ ＋A′／R₆e₁R₇−（１／R₄＋１／R₆）e₃R₇……(5) 増幅度Avは非直線性なので、(5)式より出力電
圧e₃における歪成分を除去するには、
（R₆−R₄A′／R₄R₆）Ave₁R₇の項を零にすれば良い。

即ち、歪のない出力信号を得るには、増幅度
A′を A′＝R₆／R₄ ……(6) に選定すればよい。

このように演算増幅器３の増幅度A′をR₆／R₄に選 定することにより、増幅回路の増幅度Avに関係
なく無歪出力が得られることになる。従つて、負
帰還構成によらなくても歪を確実に除去すること
ができるから、負帰還構成による欠点がない。

ところで、上述した回路はプツシユプル増幅器
にも適用できる。第２図はその一例である。

この図に於て、２，１４は増幅用のトランジス
タ、１３，１６はエミツタ抵抗器で、その接続中
点が後述する加算抵抗器４を介して負荷抵抗器７
に接続される。そして、上述のようにエミツタ抵
抗器１３，１６の接続中点から得られる出力信号
と入力信号とが差動増幅されて歪成分が検出され
る。この構成においてもプツシユプル増幅器PA
による歪成分が相殺されることは第１図と同様で
ある。

さて、この回路では、プツシユプル増幅器PA
の出力と演算増幅器３の出力とを合成するため、
図のように一対の加算抵抗器４，６が必要であ
る。この場合、加算抵抗器４の値は小さな値では
あるが、この加算抵抗器４は出力電流の供給路に
挿入されているので、この加算抵抗器４による電
力損失は可成り大きくなる。

そこで、本考案においては第２図のような歪除
去機能を有したプツシユプル増幅回路において加
算抵抗器４による電力損失を少なくできるように
したものである。

第３図はその一例であつて、直列接続された一
対のエミツタ抵抗器１３，１６と並列に可変抵抗
器１７が接続される。この可変抵抗器１７の調整
は、無信号時に摺動端子１８が接地電位となる様
にすればよい。そして、その摺動端子１８がこの
例では差動増幅器で構成された演算増幅器３の反
転入力端子に接続され、入力端子１が演算増幅器
３の非反転入力端子に接続される。尚、１９は入
力端子１とトランジスタ２，１４の夫々のベース
との間に挿入されたバイアス回路である。

ここで、プツシユプル増幅器PAはバイアスの
設定によりＢ級動作又はＡ級動作をさせることが
できる。尚、エミツタ抵抗器１３，１６は1Ω以
下に選定され、可変抵抗器１７は演算増幅器３の
入力インピーダンスよりは小さく、しかしできる
だけ大きな値、例えば数kΩ程度に選定される。

先ず、Ｂ級動作ではトランジスタ２及び１４が
交互にオンとなるので、例えばトランジスタ２が
オンのときはトランジスタ１４がオフだから可変
抵抗器１７はエミツタ抵抗器１３に並列に接続さ
れたのと略等しい。従つて、この場合は第１図に
おける演算増幅器３の反転入力端子がエミツタ抵
抗器４の中点に接続された場合と略等しい。従つ
て、歪を除去するには演算増幅器３の増幅度
A′を2R₆／R₁₃（＝2R₆／R₁₆）に選定すれば、プツシユ
プ ル増幅器PAの増幅度Avとは無関係に無歪出力が
得られる。

又プツシユプル増幅器PAがＡ級動作する際に
は、トランジスタ２及び１４は常時オンとなるの
で、エミツタ抵抗器１３，１６の双方の合成抵抗
が第１図の基本回路の抵抗器４と置換えられ、従
つて、演算増幅器３の増幅度A′を2R₆／R₁₃（＝2R₆／R_1
6） に選定すれば、プツシユプル増幅器PAの増幅度
Avとは無関係に無歪出力が得られる。

そして、第３図のように構成した場合には、エ
ミツタ抵抗器１３，１６が上述した加算抵抗器４
としても作用するから、第２図のように加算抵抗
器４を特に設ける必要はない。尚、エミツタ抵抗
器１３，１６の値はプツシユプル増幅器PAの定
数として所定の値に設定されるので、歪を除去す
るための増幅度A′は加算抵抗器６の値を適宜に
設定すれば良い。

又、可変抵抗器１７の値は上述のように演算増
幅器３の入力インピーダンスを考慮した上ででき
るだけ大きな値に選定されるので、可変抵抗器１
７の影響は無視出来る。なお、増幅器PAをＡ級
動作させる場合において、入力信号がないときに
はバイアス回路１９のバイアス出力をゼロとし、
入力信号が増えるにつれて、この入力信号に比例
してバイアス出力を増大させることにより、常に
必要最少限度のＡ級バイアスをトランジスタ２及
び１４に与うる様にした極めて電力効率の良いＡ
級増幅器が知られている。この様なＡ級増幅器に
本考案を用いることも出来る。この場合は第３図
のバイアス回路１９としてバイアス出力電圧を外
部制御出来るものを用い、入力端子１又は出力端
子５の信号を検波整流して得た制御信号によりバ
イアス回路１９を制御すればよい。この場合も可
変抵抗器１８を調整してバランスをとり摺動端子
１８に直流バイアス成分が生じない様にしておく
必要がある。このバランスが良くないと上述の様
なバイアス電圧が変動する様な回路方式の場合は
摺動端子１８に現われる直流バイアス成分が入力
信号に応じて変動し、出力端子５にこの様な変動
成分が加算されて歪みとなるおそれがある。この
為この様な場合は特に上述の可変抵抗器１８の調
整を精度よく行う必要がある。

このように、本考案の構成によれば、負帰還構
成によらないでも歪を除去することができるので
負帰還構成による欠点（発振、過渡的な歪発生な
ど）を一掃できる。即ち、本考案では、入力信号
とプツシユプル増幅器PAで増幅された出力信号
とを差動増幅することにより、プツシユプル増幅
器PAによつて発生した歪成分の逆相成分を取出
し、これをもとの出力信号に加えるようにしたか
ら、歪成分を相殺することができると共に、演算
増幅器３に供給するプツシユプル増幅器PAの出
力信号をエミツタ抵抗器１３，１６とは別に設け
た可変抵抗器１７によつて導出するようにしたの
で、エミツタ抵抗器１３，１６の接続中点を直接
出力端子５に接続することができ、これ等１対の
エミツタ抵抗器１３，１６を加算抵抗器としても
使用できるから、電力の損失を大幅に低減するこ
とができる。

【図面の簡単な説明】

第１図は歪除去回路の基本回路図、第２図は第
１図をプツシユプル増幅回路に適用した基本回路
図、第３図は本考案に依るプツシユプル増幅回路
の一実施例の回路図である。 １は入力端子、２，１４はトランジスタ、３は
差動増幅器、５は出力端子、１３，１６はエミツ
タ抵抗器、１７は可変抵抗器、PAはプツシユプ
ル増幅器である。

Claims (1)

【実用新案登録請求の範囲】
1. プツシユプル増幅器を構成する各トランジスタ
   のエミツタ抵抗器の接続中点より上記プツシユプ
   ル増幅器の出力端子が導出されると共に、上記一
   対のエミツタ抵抗器と並列に可変抵抗器が接続さ
   れ、該可変抵抗器の摺動端子及び上記プツシユプ
   ル増幅器の入力端子とが差動増幅器の入力端子に
   接続され、該差動増幅器の出力端子が上記プツシ
   ユプル増幅器の出力端子に接続されるように成さ
   れたプツシユプル増幅回路。