JPH047124B2 - - Google Patents
Info
- Publication number
- JPH047124B2 JPH047124B2 JP57058459A JP5845982A JPH047124B2 JP H047124 B2 JPH047124 B2 JP H047124B2 JP 57058459 A JP57058459 A JP 57058459A JP 5845982 A JP5845982 A JP 5845982A JP H047124 B2 JPH047124 B2 JP H047124B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- amplifier
- load
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明はスピーカ等の非線形負荷において発
生する歪を除去する増幅回路の帰還回路に係り、
特に信号増幅系の裸利得が無限大でなくとも歪を
略完全に除去することができる帰還回路に関す
る。
生する歪を除去する増幅回路の帰還回路に係り、
特に信号増幅系の裸利得が無限大でなくとも歪を
略完全に除去することができる帰還回路に関す
る。
スピーカ等の非線形負荷を駆動する増幅回路の
１つとして、回路に負帰還を施し非線形負荷で発
生する歪を取り除くようにしたものが知られてい
る。第１図はこのような増幅回路の一例を示すブ
ロツク図である。この図において、増幅器１は信
号入力端子２を介して供給された入力信号を増幅
するものであり、この増幅器１の出力は信号出力
端子３を介して非線形特性を有する負荷４に供給
される。ここで、負荷４は歪を発生しない理想的
な負荷特性を有する負荷部４ａと、この負荷４に
おいて発生する歪電圧を信号系路に加算するため
の仮想的な加算器４ｂとで等価的に表わされてい
る。また前記増幅器１の出力の一部は帰還路５お
よび加算器６によつて同増幅器１の入力側に負帰
還されるようになつている。したがつて信号入力
端子２に印加される入力信号の電圧をV1、信号
出力端子３に得られる出力信号の電圧をV0とす
れば、この増幅回路の電圧利得Gvは、 Gv＝V0／V1＝Ａ／１＋Aβ となる。ただし、Ａは増幅器１の裸利得であり、
βは帰還路５の利得（帰還量）である。この(1)式
からわかるように増幅器１の裸利得を無限大にす
れば、電圧利得Gvを帰還量βだけで決まる一定
の値にすることができる。しかしながら、現実に
は増幅器１の裸利得Ａを無限大にすることはでき
ないので、出力信号の電圧V0を入力信号の電圧
V1にだけ依存させることはできない。すなわち、
このような増幅回路では、信号系路で歪が発生し
た場合に帰還路５の帰還量βに応じて歪成分が相
対的に少なくなるのみで、これを完全になくすこ
とはできず、負荷４を入力信号の電圧V1のみに
応じて駆動するような定電圧駆動することはでき
ない。言い換えれば、負荷４側から見た出力イン
ピーダンスは有限のものとなり、これを完全に零
にすることはできない。
１つとして、回路に負帰還を施し非線形負荷で発
生する歪を取り除くようにしたものが知られてい
る。第１図はこのような増幅回路の一例を示すブ
ロツク図である。この図において、増幅器１は信
号入力端子２を介して供給された入力信号を増幅
するものであり、この増幅器１の出力は信号出力
端子３を介して非線形特性を有する負荷４に供給
される。ここで、負荷４は歪を発生しない理想的
な負荷特性を有する負荷部４ａと、この負荷４に
おいて発生する歪電圧を信号系路に加算するため
の仮想的な加算器４ｂとで等価的に表わされてい
る。また前記増幅器１の出力の一部は帰還路５お
よび加算器６によつて同増幅器１の入力側に負帰
還されるようになつている。したがつて信号入力
端子２に印加される入力信号の電圧をV1、信号
出力端子３に得られる出力信号の電圧をV0とす
れば、この増幅回路の電圧利得Gvは、 Gv＝V0／V1＝Ａ／１＋Aβ となる。ただし、Ａは増幅器１の裸利得であり、
βは帰還路５の利得（帰還量）である。この(1)式
からわかるように増幅器１の裸利得を無限大にす
れば、電圧利得Gvを帰還量βだけで決まる一定
の値にすることができる。しかしながら、現実に
は増幅器１の裸利得Ａを無限大にすることはでき
ないので、出力信号の電圧V0を入力信号の電圧
V1にだけ依存させることはできない。すなわち、
このような増幅回路では、信号系路で歪が発生し
た場合に帰還路５の帰還量βに応じて歪成分が相
対的に少なくなるのみで、これを完全になくすこ
とはできず、負荷４を入力信号の電圧V1のみに
応じて駆動するような定電圧駆動することはでき
ない。言い換えれば、負荷４側から見た出力イン
ピーダンスは有限のものとなり、これを完全に零
にすることはできない。
この発明は上記の点に鑑み、信号系の裸利得を
無限大にすることなく歪を略完全に除去すること
ができる帰還回路を提供するもので、利得Ａを有
する信号路により入力信号を一旦増幅した後に増
幅器により再び増幅して負荷に供給する一方、こ
の負荷と接地点との間に介挿された検出抵抗によ
り前記負荷に流れる電流を検出すると共に所定の
利得で増幅して前記信号路の入力側に負帰還し、
かつ前記信号路の出力を利得１／Ａで増幅して前
記信号路の入力側に正帰還することを特徴として
いる。
無限大にすることなく歪を略完全に除去すること
ができる帰還回路を提供するもので、利得Ａを有
する信号路により入力信号を一旦増幅した後に増
幅器により再び増幅して負荷に供給する一方、こ
の負荷と接地点との間に介挿された検出抵抗によ
り前記負荷に流れる電流を検出すると共に所定の
利得で増幅して前記信号路の入力側に負帰還し、
かつ前記信号路の出力を利得１／Ａで増幅して前
記信号路の入力側に正帰還することを特徴として
いる。
以下、この発明の一実施例を図面にしたがつて
説明する。第２図はこの発明による帰還回路を適
用した増幅回路の第１の実施例を示すブロツク図
である。この図において、信号入力端子２に供給
された入力信号は加算器６ａの第１入力端子６ａ
−１に供給される。加算器６ａは第１入力端子６
ａ−１に供給された信号と第２入力端子６ａ−２
に供給された信号とを加算するものであり、同加
算器６ａの出力は第１の増幅器７に供給される。
この増幅器７は利得A1を有するものであり、同
増幅器７の出力は第２の増幅器８に供給される。
第２の増幅器８は歪を発生しない理想的な増幅部
８ａとこの第２の増幅器８で発生する歪電圧D1
を信号系路に加算する仮想的な加算部８ｂとで等
価的に表わされるものであり、同増幅器８の出力
は信号出力端子３を介して負荷４の一方の端子４
−１に供給される。負荷４は非線形歪を発生しな
い理想的な負荷部４ａ（値ZL）とこの負荷４で発
生する非線形歪電圧D2を信号系路に加算する仮
想的な加算部４ｂとで等価的に表わされるもので
あり、同負荷４の他方の端子４−２は抵抗９（値
Ｒ）を介して接地されている。この抵抗９は負荷
４に流れる電流（負荷電流）を検出するために設
けられたものであり、同抵抗９と負荷４との接続
点に得られた信号は第１の帰還路１０（利得ｂ）
に供給され、同帰還路１０の出力は演算増幅器１
１の反転入力端子に供給される。一方、前記第１
の増幅器７の出力は第２の帰還路１２にも供給さ
れ、この帰還路１２により利得ａで増幅されて演
算増幅器１１の非反転入力端子に供給される。演
算増幅器１１は非反転入力端子に供給された信号
と反転入力端子に供給された信号との差をとり、
これを利得ｋで増幅するものであり、同演算増幅
器１１の出力は前記加算器６ａの第２入力端子６
ａ−２に供給される。ここでこの演算増幅器１１
の利得ｋと前記第１の増幅器７の利得A1と前記
第２の帰還路１２の利得ａとは「A1，ａ，ｋ＝
１」になる関係を満たすように設定されている。
説明する。第２図はこの発明による帰還回路を適
用した増幅回路の第１の実施例を示すブロツク図
である。この図において、信号入力端子２に供給
された入力信号は加算器６ａの第１入力端子６ａ
−１に供給される。加算器６ａは第１入力端子６
ａ−１に供給された信号と第２入力端子６ａ−２
に供給された信号とを加算するものであり、同加
算器６ａの出力は第１の増幅器７に供給される。
この増幅器７は利得A1を有するものであり、同
増幅器７の出力は第２の増幅器８に供給される。
第２の増幅器８は歪を発生しない理想的な増幅部
８ａとこの第２の増幅器８で発生する歪電圧D1
を信号系路に加算する仮想的な加算部８ｂとで等
価的に表わされるものであり、同増幅器８の出力
は信号出力端子３を介して負荷４の一方の端子４
−１に供給される。負荷４は非線形歪を発生しな
い理想的な負荷部４ａ（値ZL）とこの負荷４で発
生する非線形歪電圧D2を信号系路に加算する仮
想的な加算部４ｂとで等価的に表わされるもので
あり、同負荷４の他方の端子４−２は抵抗９（値
Ｒ）を介して接地されている。この抵抗９は負荷
４に流れる電流（負荷電流）を検出するために設
けられたものであり、同抵抗９と負荷４との接続
点に得られた信号は第１の帰還路１０（利得ｂ）
に供給され、同帰還路１０の出力は演算増幅器１
１の反転入力端子に供給される。一方、前記第１
の増幅器７の出力は第２の帰還路１２にも供給さ
れ、この帰還路１２により利得ａで増幅されて演
算増幅器１１の非反転入力端子に供給される。演
算増幅器１１は非反転入力端子に供給された信号
と反転入力端子に供給された信号との差をとり、
これを利得ｋで増幅するものであり、同演算増幅
器１１の出力は前記加算器６ａの第２入力端子６
ａ−２に供給される。ここでこの演算増幅器１１
の利得ｋと前記第１の増幅器７の利得A1と前記
第２の帰還路１２の利得ａとは「A1，ａ，ｋ＝
１」になる関係を満たすように設定されている。
次に、以上の構成になる回路の動作を数式を用
いて説明する。まず信号入力端子２に印加される
入力信号の電圧をe1とし、演算増幅器１１の出力
信号の電圧をe7とすれば、加算器６ａから出力さ
れる信号の電圧e2は、 e2＝e1＋e7 …(1) となる。また第１の増幅器７の出力信号の電圧を
e3とすれば、この電圧e3は、 e3＝A1，e2 …(2) となり、さらに第２の増幅器８で発生する歪電圧
をD1とすれば、信号出力端子３に得られる信号
の電圧e0は、 e0＝A2，e3＋D1 …(3) となる。また帰還路１２は増幅器７の出力を利得
ａで増幅することから、この帰還路１２が出力す
る信号の電圧e4は、 e4＝ａ，e3 …(4) となる。一方、負荷４が駆動された時に、同負荷
４で発生する歪電圧（非線形成分）をD2とすれ
ば、この負荷４と抵抗９との接続点に得られる信
号の電圧e5は、 e5＝ｎ（e0−D2） …(5) となる。ただし、ｎはＲ／（ZL＋Ｒ）である。そ
して帰還路１０は利得ｂを有することから、同帰
還路１０から出力される信号の電圧e6は、 e6＝ｂ，e5 …(6) となる。したがつて、演算増幅器１１から出力さ
れる信号の電圧e7は、 e7＝ｋ（e4−e6） …(7) となる。ここで前記(3)式を(4)式に代入して電圧e3
を消去すれば、 e4＝ａ，e0−D1／A2 …(8) が得られ、また前記(5)式を(6)式に代入して電圧e5
を消去すれば、 e6＝ｂ，ｎ（e0−D2） …(9) が得られる。ここでこの(8)式と(9)式とを(7)式に代
入すれば、 e7＝ｋ，｛ａ（e0−D1）／A2−ｂ，ｎ（e0−D2）｝…(1
0) となる。他方、前記(2)式を(3)式に代入して電圧e3
を消去すれば、 e0＝A1，A2，e2＋D1 …(11) となり、この(11)式に前記(1)式を代入すれば e0＝A1，A2（e1＋e7）＋D1 …(12) となる。そしてこの(12)式を電圧e7について整理
すれば、 e7＝e0−D1／A1，A2−e1 …(13) となる。この(13)式と(10)式とから電圧e7を消去す
れば、 e0−D1／A1，A2−e1＝ｋ｛ａ（e0−D1）／A2
−ｂ，ｎ（e0−D2）｝…(14) が求められ、この(14)式を整理すれば ｛１／A2（ak−１／A1）−ｂ，ｎ，ｈ｝e0＋１／A2
（１／A1−ａ，ｋ）D1＋ｂ，ｎ，ｋ，D2＋e1＝０…(15)
が得られる。ここで演算増幅器１１と第１の増幅
器７と第２の増幅器１２の各利得ｋ，A1，ａは
A1，ａ，ｋ＝１となつていることからａ，ｋ＝
１／A1をこの(15)式に代入すれば e0＝１／ｂ，ｎ，ｋe1＋D2 …(16) となる。この(16)式からわかるように、負荷４に
印加される出力信号の電圧e0は入力信号の電圧e1
に応じた電圧成分１／ｂ，ｎ，ｋ，e1に負荷４で発 生する歪電圧D2を加算したものとなる。またこ
こで、この(16)式に(5)式を代入して電圧e0を消去
すれば、 e5＝１／ｂ，ｋ，e1 …(17) となる。この(17)式からわかるように、抵抗９の
両端間に発生する電圧e5は負荷４で発生する歪電
圧D2を含まず、したがつて同抵抗９に流れる電
流１／ｂ，ｋ，１／Ｒ，e1も歪電圧D2に無関係で、か つ入力信号の電圧e1のみに応じたものとなる。そ
してこの抵抗９と負荷４とは直列に接続されてい
ることから負荷４にも当然、この電流値１／ｂ，ｋ， １／Ｒ，e1と同一の電流が流れる。すなわち、負荷 ４で歪が発生した場合でも負荷４にはこの歪の影
響を受けない電流が流れ、負荷４は定電流駆動さ
れる（入力信号の電圧e1のみに応じた電流によつ
て駆動される。）。そしてこの場合、従来の帰還方
式による増幅回路が無限大の裸利得を有する増幅
器を必要にしたのに対して、この発明による帰還
方式を適用した増幅回路においては A1，ａ，ｋ＝１が定電流駆動の条件となつて
いる。すなわち、この帰還方式によれば無限大の
裸利得を有する増幅器を必要とすることなく、歪
電圧D1，D2のような、信号系路で発生する歪を
略完全に除去することができる。
いて説明する。まず信号入力端子２に印加される
入力信号の電圧をe1とし、演算増幅器１１の出力
信号の電圧をe7とすれば、加算器６ａから出力さ
れる信号の電圧e2は、 e2＝e1＋e7 …(1) となる。また第１の増幅器７の出力信号の電圧を
e3とすれば、この電圧e3は、 e3＝A1，e2 …(2) となり、さらに第２の増幅器８で発生する歪電圧
をD1とすれば、信号出力端子３に得られる信号
の電圧e0は、 e0＝A2，e3＋D1 …(3) となる。また帰還路１２は増幅器７の出力を利得
ａで増幅することから、この帰還路１２が出力す
る信号の電圧e4は、 e4＝ａ，e3 …(4) となる。一方、負荷４が駆動された時に、同負荷
４で発生する歪電圧（非線形成分）をD2とすれ
ば、この負荷４と抵抗９との接続点に得られる信
号の電圧e5は、 e5＝ｎ（e0−D2） …(5) となる。ただし、ｎはＲ／（ZL＋Ｒ）である。そ
して帰還路１０は利得ｂを有することから、同帰
還路１０から出力される信号の電圧e6は、 e6＝ｂ，e5 …(6) となる。したがつて、演算増幅器１１から出力さ
れる信号の電圧e7は、 e7＝ｋ（e4−e6） …(7) となる。ここで前記(3)式を(4)式に代入して電圧e3
を消去すれば、 e4＝ａ，e0−D1／A2 …(8) が得られ、また前記(5)式を(6)式に代入して電圧e5
を消去すれば、 e6＝ｂ，ｎ（e0−D2） …(9) が得られる。ここでこの(8)式と(9)式とを(7)式に代
入すれば、 e7＝ｋ，｛ａ（e0−D1）／A2−ｂ，ｎ（e0−D2）｝…(1
0) となる。他方、前記(2)式を(3)式に代入して電圧e3
を消去すれば、 e0＝A1，A2，e2＋D1 …(11) となり、この(11)式に前記(1)式を代入すれば e0＝A1，A2（e1＋e7）＋D1 …(12) となる。そしてこの(12)式を電圧e7について整理
すれば、 e7＝e0−D1／A1，A2−e1 …(13) となる。この(13)式と(10)式とから電圧e7を消去す
れば、 e0−D1／A1，A2−e1＝ｋ｛ａ（e0−D1）／A2
−ｂ，ｎ（e0−D2）｝…(14) が求められ、この(14)式を整理すれば ｛１／A2（ak−１／A1）−ｂ，ｎ，ｈ｝e0＋１／A2
（１／A1−ａ，ｋ）D1＋ｂ，ｎ，ｋ，D2＋e1＝０…(15)
が得られる。ここで演算増幅器１１と第１の増幅
器７と第２の増幅器１２の各利得ｋ，A1，ａは
A1，ａ，ｋ＝１となつていることからａ，ｋ＝
１／A1をこの(15)式に代入すれば e0＝１／ｂ，ｎ，ｋe1＋D2 …(16) となる。この(16)式からわかるように、負荷４に
印加される出力信号の電圧e0は入力信号の電圧e1
に応じた電圧成分１／ｂ，ｎ，ｋ，e1に負荷４で発 生する歪電圧D2を加算したものとなる。またこ
こで、この(16)式に(5)式を代入して電圧e0を消去
すれば、 e5＝１／ｂ，ｋ，e1 …(17) となる。この(17)式からわかるように、抵抗９の
両端間に発生する電圧e5は負荷４で発生する歪電
圧D2を含まず、したがつて同抵抗９に流れる電
流１／ｂ，ｋ，１／Ｒ，e1も歪電圧D2に無関係で、か つ入力信号の電圧e1のみに応じたものとなる。そ
してこの抵抗９と負荷４とは直列に接続されてい
ることから負荷４にも当然、この電流値１／ｂ，ｋ， １／Ｒ，e1と同一の電流が流れる。すなわち、負荷 ４で歪が発生した場合でも負荷４にはこの歪の影
響を受けない電流が流れ、負荷４は定電流駆動さ
れる（入力信号の電圧e1のみに応じた電流によつ
て駆動される。）。そしてこの場合、従来の帰還方
式による増幅回路が無限大の裸利得を有する増幅
器を必要にしたのに対して、この発明による帰還
方式を適用した増幅回路においては A1，ａ，ｋ＝１が定電流駆動の条件となつて
いる。すなわち、この帰還方式によれば無限大の
裸利得を有する増幅器を必要とすることなく、歪
電圧D1，D2のような、信号系路で発生する歪を
略完全に除去することができる。
第３図はこの発明による帰還回路を適用した増
幅回路の第２の実施例を示すブロツク図であり、
この図に示す増幅回路は第１の実施例に示す増幅
回路と同様に負荷の定電流駆動を行い得ると共
に、負荷の定電圧駆動をも行ない得るようにした
ものである。この図において第２図の回路と同等
の部分には同一の符号を付してある。ここで、１
３は利得ｄを有する第３の帰還路であり、この帰
還路１３は信号出力端子３に得られた出力信号を
利得ｄで増幅して演算増幅器１４の反転入力端子
に供給する。また１５は利得Ｃを有する第４の帰
還路であり、この帰還路１５は第１の増幅器７の
出力を利得ｃで増幅して演算増幅器１４の非反転
入力端子に供給する。演算増幅器１４は非反転入
力端子に供給された信号と反転入力端子に供給さ
れた信号との差をとり、これを利得k2で増幅する
ものであり、同演算増幅器１４の出力は第１の増
幅器７における加算器７ｃの第２入力端子７ｃ−
２に供給される。この第１の増幅器７は、利得
A1aを有する第１の増幅部７ａと利得A1bを有す
る第２の増幅部７ｂと、加算器７ｃとから構成さ
れており、この増幅器７に入力された信号は増幅
部７ａで一旦増幅された後、加算器７ｃにおいて
演算増幅器１４を介して供給された帰還信号が加
算され、さらに増幅部７ｂで増幅されて出力され
る。ここで、前記演算増幅器１４の利得k2と第２
の増幅部７ｂの利得A1bと第４の帰還路１５の利
得ｃとはA1b，ｃ，k2＝１なる関係を満たすよう
に設定されており、これら演算増幅器１４、第４
の帰還路１５および第３の帰還路１３により、負
荷４を定電圧駆動するための帰還路が構成されて
いる。またここでは、演算増幅器１１の利得k1
と、第１、第２の増幅部７ａ，７ｂの各利得、
A1a，A1bと、第２の帰還路１２の利得ａとは、
A1a，A1b，ａ，k1＝１なる関係を満たすように
設定されており、これら演算増幅器１１、第２の
帰還路１２および第１の帰還路１０により、負荷
４を定電流駆動するための帰還路が構成されてい
る。
幅回路の第２の実施例を示すブロツク図であり、
この図に示す増幅回路は第１の実施例に示す増幅
回路と同様に負荷の定電流駆動を行い得ると共
に、負荷の定電圧駆動をも行ない得るようにした
ものである。この図において第２図の回路と同等
の部分には同一の符号を付してある。ここで、１
３は利得ｄを有する第３の帰還路であり、この帰
還路１３は信号出力端子３に得られた出力信号を
利得ｄで増幅して演算増幅器１４の反転入力端子
に供給する。また１５は利得Ｃを有する第４の帰
還路であり、この帰還路１５は第１の増幅器７の
出力を利得ｃで増幅して演算増幅器１４の非反転
入力端子に供給する。演算増幅器１４は非反転入
力端子に供給された信号と反転入力端子に供給さ
れた信号との差をとり、これを利得k2で増幅する
ものであり、同演算増幅器１４の出力は第１の増
幅器７における加算器７ｃの第２入力端子７ｃ−
２に供給される。この第１の増幅器７は、利得
A1aを有する第１の増幅部７ａと利得A1bを有す
る第２の増幅部７ｂと、加算器７ｃとから構成さ
れており、この増幅器７に入力された信号は増幅
部７ａで一旦増幅された後、加算器７ｃにおいて
演算増幅器１４を介して供給された帰還信号が加
算され、さらに増幅部７ｂで増幅されて出力され
る。ここで、前記演算増幅器１４の利得k2と第２
の増幅部７ｂの利得A1bと第４の帰還路１５の利
得ｃとはA1b，ｃ，k2＝１なる関係を満たすよう
に設定されており、これら演算増幅器１４、第４
の帰還路１５および第３の帰還路１３により、負
荷４を定電圧駆動するための帰還路が構成されて
いる。またここでは、演算増幅器１１の利得k1
と、第１、第２の増幅部７ａ，７ｂの各利得、
A1a，A1bと、第２の帰還路１２の利得ａとは、
A1a，A1b，ａ，k1＝１なる関係を満たすように
設定されており、これら演算増幅器１１、第２の
帰還路１２および第１の帰還路１０により、負荷
４を定電流駆動するための帰還路が構成されてい
る。
次に、以上の構成になる第２実施例の動作を定
電圧動作と、定電流動作とに分けて説明する。ま
ず定電圧動作においては第３図に示す回路は、第
４図に示す回路に等価的に置換えることができ
る。
電圧動作と、定電流動作とに分けて説明する。ま
ず定電圧動作においては第３図に示す回路は、第
４図に示す回路に等価的に置換えることができ
る。
以下、定電圧動作をこの第４図にしたがつて説
明する。まず、信号入力端子２に印加される入力
信号の電圧をe1aとすれば、第１の増幅部７ａか
ら出力される信号の電圧e11は、 e11＝A1a，e1a …(18) となる。またここで演算増幅器１４の出力信号の
電圧をe16とすれば、加算器７ｃから出力される
信号の電圧e12は、 e12＝e11＋e16 …(19) となり、またここで第２の増幅部７ｂから出力さ
れる信号の電圧をe13とすれば、 e13＝A1b，e12 …(20) となる。さらに、第２の増幅器８で発生する歪電
圧をD1aとすれば、信号出力端子３に得られる出
力信号の電圧e0aは、 e0a＝A2e13＋D1a …(21) となる。また帰還路１５は増幅部７ｂの出力を利
得ｃで増幅することから、この帰還路１４が出力
する信号の電圧e14は、 e14＝ｃ，e13 …(22) となり、また帰還路１３は信号出力端子３に得ら
れる信号を利得ｄで増幅することから、この帰還
路１３が出力する信号の電圧e15は、 e15＝ｄ，e0a …(23) となる。したがつて、演算増幅器１４から出力さ
れる信号の電圧e16は、 e16＝k2（e14−e15） …(24) となる。ここで前記(21)式を(22)式に代入して電
圧e13を消去すれば、 e14＝ｃ（e0a−D1a）／A2 …(25) となり、この(25)式および前記(23)式を(24)式に代
入して電圧e14，e15を消去すれば、 e16＝（ｃ，k2／A2−k2，ｄ）e0a−ｃ，k2／A2，D1
a …(26) が得られる。一方、(19)式を電圧e16で整理すれ
ば、 e16＝e12−e11 …(27) が得られる。またここで前記(20)式を(21)式に代
入して電圧e13を消去すれば、 e12＝e0a−D1a／A1b，A2 …(28) となり、この(28)式を(27)式に代入して整理すれ
ば、 e16＝１／A1b，A2e0a−１／A1b，A2D1a−e11…(29) が得られ、この(29)式と前記(26)式とから、 ｛１／A2（ｃ，k2−１／A1b）−k2，ｄ｝e0a＋１／
A2（１／A1b−ｃ，k2），D1a＋e11＝ｏ…(30) が得られる。ここでこの(30)式にｃ，k2＝１／A1bを 代入すれば、 e0a＝１／k2，ｄ，e11 …(31) となり、この(31)式と前記(18)式とから e0a＝A1a／k2，ｄ，e1a …(32) が得られる。この(32)式からわかるように、負荷
４に印加される電圧e0aは増幅器８および負荷４
で発生する歪電圧D1a，D2aを含まず、入力信号
の電圧e1aのみに応じたものとなる。そしてこの
場合の定電圧駆動条件はｃ，k2，A1b＝１である
ことから無限大の裸利得を有する増幅器を必要と
することなく、負荷４を定電圧駆動することがで
きる。
明する。まず、信号入力端子２に印加される入力
信号の電圧をe1aとすれば、第１の増幅部７ａか
ら出力される信号の電圧e11は、 e11＝A1a，e1a …(18) となる。またここで演算増幅器１４の出力信号の
電圧をe16とすれば、加算器７ｃから出力される
信号の電圧e12は、 e12＝e11＋e16 …(19) となり、またここで第２の増幅部７ｂから出力さ
れる信号の電圧をe13とすれば、 e13＝A1b，e12 …(20) となる。さらに、第２の増幅器８で発生する歪電
圧をD1aとすれば、信号出力端子３に得られる出
力信号の電圧e0aは、 e0a＝A2e13＋D1a …(21) となる。また帰還路１５は増幅部７ｂの出力を利
得ｃで増幅することから、この帰還路１４が出力
する信号の電圧e14は、 e14＝ｃ，e13 …(22) となり、また帰還路１３は信号出力端子３に得ら
れる信号を利得ｄで増幅することから、この帰還
路１３が出力する信号の電圧e15は、 e15＝ｄ，e0a …(23) となる。したがつて、演算増幅器１４から出力さ
れる信号の電圧e16は、 e16＝k2（e14−e15） …(24) となる。ここで前記(21)式を(22)式に代入して電
圧e13を消去すれば、 e14＝ｃ（e0a−D1a）／A2 …(25) となり、この(25)式および前記(23)式を(24)式に代
入して電圧e14，e15を消去すれば、 e16＝（ｃ，k2／A2−k2，ｄ）e0a−ｃ，k2／A2，D1
a …(26) が得られる。一方、(19)式を電圧e16で整理すれ
ば、 e16＝e12−e11 …(27) が得られる。またここで前記(20)式を(21)式に代
入して電圧e13を消去すれば、 e12＝e0a−D1a／A1b，A2 …(28) となり、この(28)式を(27)式に代入して整理すれ
ば、 e16＝１／A1b，A2e0a−１／A1b，A2D1a−e11…(29) が得られ、この(29)式と前記(26)式とから、 ｛１／A2（ｃ，k2−１／A1b）−k2，ｄ｝e0a＋１／
A2（１／A1b−ｃ，k2），D1a＋e11＝ｏ…(30) が得られる。ここでこの(30)式にｃ，k2＝１／A1bを 代入すれば、 e0a＝１／k2，ｄ，e11 …(31) となり、この(31)式と前記(18)式とから e0a＝A1a／k2，ｄ，e1a …(32) が得られる。この(32)式からわかるように、負荷
４に印加される電圧e0aは増幅器８および負荷４
で発生する歪電圧D1a，D2aを含まず、入力信号
の電圧e1aのみに応じたものとなる。そしてこの
場合の定電圧駆動条件はｃ，k2，A1b＝１である
ことから無限大の裸利得を有する増幅器を必要と
することなく、負荷４を定電圧駆動することがで
きる。
一方、定電流駆動においてはこの第３図に示す
回路は第２図に示す回路と同様に動作し、負荷４
に入力信号の電圧e1aに応じた電流が供給され、
負荷４が定電流駆動される。
回路は第２図に示す回路と同様に動作し、負荷４
に入力信号の電圧e1aに応じた電流が供給され、
負荷４が定電流駆動される。
このようにこの実施例においては負荷４を定電
圧駆動、定電流駆動することができることから、
負荷４で発生する歪の種類（例えば電圧性の歪、
電流性の歪）に応じて最適な駆動モードを選択
（設定）することができ、歪の種類の如何にかか
わらず歪を最小にすることができる。
圧駆動、定電流駆動することができることから、
負荷４で発生する歪の種類（例えば電圧性の歪、
電流性の歪）に応じて最適な駆動モードを選択
（設定）することができ、歪の種類の如何にかか
わらず歪を最小にすることができる。
以上説明したようにこの発明による増幅回路の
帰還回路は、利得Ａを有する信号路により入力信
号を一旦増幅した後に増幅器により再び増幅して
負荷に供給する一方、この負荷と基準電位点との
間に介挿された検出抵抗により前記負荷に流れる
電流を検出すると共に所定の利得で増幅して前記
信号路の入力側に負帰還し、かつ前記信号路の出
力を利得１／Ａで増幅して前記信号路の入力側に
正帰還するようにしたので、信号系の裸利得を無
限大にすることなく、信号系で発生する歪を完全
に除去することができ、これにより回路設定を容
易にすることができる。
帰還回路は、利得Ａを有する信号路により入力信
号を一旦増幅した後に増幅器により再び増幅して
負荷に供給する一方、この負荷と基準電位点との
間に介挿された検出抵抗により前記負荷に流れる
電流を検出すると共に所定の利得で増幅して前記
信号路の入力側に負帰還し、かつ前記信号路の出
力を利得１／Ａで増幅して前記信号路の入力側に
正帰還するようにしたので、信号系の裸利得を無
限大にすることなく、信号系で発生する歪を完全
に除去することができ、これにより回路設定を容
易にすることができる。
第１図は従来の帰還回路を用いた増幅回路の一
構成例を示すブロツク図、第２図はこの発明によ
る帰還方式を適用した増幅回路の第１の実施例を
示すブロツク図、第３図はこの発明による帰還回
路を適用した増幅回路の第２の実施例を示すブロ
ツク図、第４図は第３図に示す増幅回路の定電圧
動作を説明するためのブロツク図である。 ４……負荷、６，６ａ……加算器、７……信号
路（増幅器）、８……増幅器、９……検出抵抗
（抵抗）、１０……第１の帰還路、１２……第２の
帰還路。
構成例を示すブロツク図、第２図はこの発明によ
る帰還方式を適用した増幅回路の第１の実施例を
示すブロツク図、第３図はこの発明による帰還回
路を適用した増幅回路の第２の実施例を示すブロ
ツク図、第４図は第３図に示す増幅回路の定電圧
動作を説明するためのブロツク図である。 ４……負荷、６，６ａ……加算器、７……信号
路（増幅器）、８……増幅器、９……検出抵抗
（抵抗）、１０……第１の帰還路、１２……第２の
帰還路。
Claims (1)
- １ 利得Ａを有する信号路により入力信号を一旦
増幅した後に増幅器により再び増幅して負荷に供
給する一方、この負荷と基準電位点との間に介挿
された検出抵抗により前記負荷に流れる電流を検
出すると共に所定の利得で増幅して前記信号路の
入力側に負帰還し、かつ前記信号路の出力を利得
１／Ａで増幅して前記信号路の入力側に正帰還す
ることを特徴とする増幅回路の帰還回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5845982A JPS58175309A (ja) | 1982-04-08 | 1982-04-08 | 増幅回路の帰還回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5845982A JPS58175309A (ja) | 1982-04-08 | 1982-04-08 | 増幅回路の帰還回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58175309A JPS58175309A (ja) | 1983-10-14 |
| JPH047124B2 true JPH047124B2 (ja) | 1992-02-10 |
Family
ID=13085005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5845982A Granted JPS58175309A (ja) | 1982-04-08 | 1982-04-08 | 増幅回路の帰還回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58175309A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7015751B2 (en) | 2001-06-28 | 2006-03-21 | Simon Fraser University | Decorrelated power amplifier linearizers |
| US6683495B2 (en) * | 2001-06-28 | 2004-01-27 | Simon Fraser University | Reduced architecture for multibranch feedforward power amplifier linearizers |
| US6734731B2 (en) | 2001-06-28 | 2004-05-11 | Simon Fraser University | Self-calibrated power amplifier linearizers |
| US8237500B1 (en) * | 2011-03-22 | 2012-08-07 | Sioma Edward M | Signal correction circuit for reducing errors and distortions and its associated method of operation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582512A (en) * | 1978-12-19 | 1980-06-21 | Matsushita Electric Ind Co Ltd | Amplifier |
-
1982
- 1982-04-08 JP JP5845982A patent/JPS58175309A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582512A (en) * | 1978-12-19 | 1980-06-21 | Matsushita Electric Ind Co Ltd | Amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58175309A (ja) | 1983-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2858584B2 (ja) | 増幅回路 | |
| US4571553A (en) | Amplifier circuit with distortion cancellation function | |
| JPH05180661A (ja) | センサ信号抽出回路 | |
| US4321552A (en) | Amplifier comprising a first and a second amplifier element | |
| JPH047124B2 (ja) | ||
| JP3095025B2 (ja) | 差動型シングル・エンド増幅器 | |
| JPH0424882B2 (ja) | ||
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| US4206419A (en) | Power amplifier | |
| JP2748145B2 (ja) | 差動増幅回路 | |
| JP3438014B2 (ja) | グランドアイソレーション回路 | |
| JPS6329290Y2 (ja) | ||
| JPS6340904Y2 (ja) | ||
| US4853644A (en) | Differential amplifier circuit | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JPH0353801B2 (ja) | ||
| JPH0535607Y2 (ja) | ||
| JP2507029B2 (ja) | 増幅器 | |
| EP0082024A1 (en) | Improvements in and relating to electrical amplifier arrangements | |
| JPH0212053B2 (ja) | ||
| KR820002308B1 (ko) | 제1 및 제2증폭소자를 포함하는 증폭기 | |
| EP1574862B1 (en) | Charge-type and current-type sensors amplifying circuit | |
| JP2724713B2 (ja) | 電力増幅器 | |
| JPS6117618Y2 (ja) | ||
| JPS62270Y2 (ja) |