JP3438014B2 - グランドアイソレーション回路 - Google Patents
グランドアイソレーション回路Info
- Publication number
- JP3438014B2 JP3438014B2 JP09736596A JP9736596A JP3438014B2 JP 3438014 B2 JP3438014 B2 JP 3438014B2 JP 09736596 A JP09736596 A JP 09736596A JP 9736596 A JP9736596 A JP 9736596A JP 3438014 B2 JP3438014 B2 JP 3438014B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- terminal
- speaker
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、車載用オーディオ
機器、特にパワーアンプなど、におけるグランドアイソ
レーション回路に関する。
機器、特にパワーアンプなど、におけるグランドアイソ
レーション回路に関する。
【０００２】
【従来の技術】車載用パワーアンプでは、通常ＲＣＡ型
ピン入力端子などからなるライン入力端子を備えてお
り、このライン入力端子にレシーバなどのプリアウト端
子が接続される。ところが、プリアウト端子を持ってい
ないレシーバ、つまりスピーカアウト端子しか持ってい
ないレシーバは、出力レベルや出力インピーダンスの関
係で、そのスピーカアウト端子をパワーアンプのライン
入力端子に接続することができない。そこで、スピーカ
アウト端子しか持っていないレシーバ等も接続できるよ
うに、専用入力端子（以下スピーカイン端子という）を
備えたパワーアンプが近年でてきている。
ピン入力端子などからなるライン入力端子を備えてお
り、このライン入力端子にレシーバなどのプリアウト端
子が接続される。ところが、プリアウト端子を持ってい
ないレシーバ、つまりスピーカアウト端子しか持ってい
ないレシーバは、出力レベルや出力インピーダンスの関
係で、そのスピーカアウト端子をパワーアンプのライン
入力端子に接続することができない。そこで、スピーカ
アウト端子しか持っていないレシーバ等も接続できるよ
うに、専用入力端子（以下スピーカイン端子という）を
備えたパワーアンプが近年でてきている。
【０００３】図１０はこのようなスピーカイン端子を備
えたパワーアンプの入力回路を構成する従来のグランド
アイソレーション回路の回路例を示す。図１０におい
て、パワーアンプの入力回路を構成するグランドアイソ
レーション回路は、ライン入力回路Ｌとスピーカイン回
路Ｓとからなる。ライン入力回路Ｌは、ＲＣＡ型ピン入
力端子１と、アンプＡ１〜Ａ３と、抵抗４１〜５０と、
コンデンサ５１及び５２と、出力端子２とから構成さ
れ、入力端子１にレシーバのプリアウト端子等が接続さ
れると、レシーバからの信号を増幅して出力端子２に出
力し、パワーアンプの電力増幅段（図示しない）に供給
する。
えたパワーアンプの入力回路を構成する従来のグランド
アイソレーション回路の回路例を示す。図１０におい
て、パワーアンプの入力回路を構成するグランドアイソ
レーション回路は、ライン入力回路Ｌとスピーカイン回
路Ｓとからなる。ライン入力回路Ｌは、ＲＣＡ型ピン入
力端子１と、アンプＡ１〜Ａ３と、抵抗４１〜５０と、
コンデンサ５１及び５２と、出力端子２とから構成さ
れ、入力端子１にレシーバのプリアウト端子等が接続さ
れると、レシーバからの信号を増幅して出力端子２に出
力し、パワーアンプの電力増幅段（図示しない）に供給
する。
【０００４】また、スピーカイン回路Ｓは、ホット側入
力端子３ａ及びコールド側入力端子３ｂからなるスピー
カイン端子３と、アンプＡ４と、抵抗５５〜Ｒ５８と、
コンデンサＣ５９及６０とから構成され、スピーカイン
端子３のホット側入力端子３ａ及びコールド側入力端子
３ｂにそれぞれレシーバのスピーカアウトのホット側出
力端子及びコールド側出力端子が接続されると、レシー
バからの信号を増幅して抵抗Ｒ５８を介してライン入力
回路ＬのアンプＡ３の入力側にミキシングし、出力端子
２に出力してパワーアンプの電力増幅段に供給する。
力端子３ａ及びコールド側入力端子３ｂからなるスピー
カイン端子３と、アンプＡ４と、抵抗５５〜Ｒ５８と、
コンデンサＣ５９及６０とから構成され、スピーカイン
端子３のホット側入力端子３ａ及びコールド側入力端子
３ｂにそれぞれレシーバのスピーカアウトのホット側出
力端子及びコールド側出力端子が接続されると、レシー
バからの信号を増幅して抵抗Ｒ５８を介してライン入力
回路ＬのアンプＡ３の入力側にミキシングし、出力端子
２に出力してパワーアンプの電力増幅段に供給する。
【０００５】
【発明が解決しようとする課題】しかし、上記従来のグ
ランドアイソレーション回路では、専用入力のためのス
ピーカイン回路にアンプＡ４等の能動素子が余分に必要
であり、回路が複雑になりコストもかかるという問題が
あった。
ランドアイソレーション回路では、専用入力のためのス
ピーカイン回路にアンプＡ４等の能動素子が余分に必要
であり、回路が複雑になりコストもかかるという問題が
あった。
【０００６】本発明の目的は、上記従来回路の問題点を
解消し、ライン入力とスピーカアウト接続用入力とを備
えかつ回路構成が簡略化されたグランドアイソレーショ
ン回路を提供することにある。
解消し、ライン入力とスピーカアウト接続用入力とを備
えかつ回路構成が簡略化されたグランドアイソレーショ
ン回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係るグランドア
イソレーション回路は、ライン入力からの入力信号を増
幅する第１の増幅器と、該第１の増幅器の出力を一方の
入力に接続し、他方の入力にライン入力のグランドを接
続した第２の差動増幅器回路とからなるグランドアイソ
レーション回路において、ライン入力以外のバランス入
力を前記第２の差動増幅器に入力するバランス入力回路
を備えたものである。
イソレーション回路は、ライン入力からの入力信号を増
幅する第１の増幅器と、該第１の増幅器の出力を一方の
入力に接続し、他方の入力にライン入力のグランドを接
続した第２の差動増幅器回路とからなるグランドアイソ
レーション回路において、ライン入力以外のバランス入
力を前記第２の差動増幅器に入力するバランス入力回路
を備えたものである。
【０００８】また、本発明に係るグランドアイソレーシ
ョン回路は、さらに、ライン入力回路及びバランス入力
回路の両方の増幅率を可変するための１つの可変手段を
備えたものである。
ョン回路は、さらに、ライン入力回路及びバランス入力
回路の両方の増幅率を可変するための１つの可変手段を
備えたものである。
【０００９】また、本発明に係るグランドアイソレーシ
ョン回路は、さらに、ライン入力回路及びバランス入力
回路の両方の増幅率をそれぞれ異なる可変幅で可変する
ための１つの可変手段を備えたものである。
ョン回路は、さらに、ライン入力回路及びバランス入力
回路の両方の増幅率をそれぞれ異なる可変幅で可変する
ための１つの可変手段を備えたものである。
【００１０】
【作用】ライン入力からの入力信号を増幅するライン入
力回路を構成するグランドアイソレーション回路に、ラ
イン入力以外のバランス入力のための、能動素子を有し
ないバランス入力回路を備える。ライン入力回路のライ
ン入力端子に、レシーバのプリアウト端子が接続される
と、レシーバからの信号を増幅して出力端子に出力し、
パワーアンプの電力増幅段に供給する。バランス入力回
路のバランス入力端子に、レシーバのスピーカアウト端
子が接続されると、レシーバからの信号を増幅して出力
端子に出力してパワーアンプの電力増幅段に供給する。
力回路を構成するグランドアイソレーション回路に、ラ
イン入力以外のバランス入力のための、能動素子を有し
ないバランス入力回路を備える。ライン入力回路のライ
ン入力端子に、レシーバのプリアウト端子が接続される
と、レシーバからの信号を増幅して出力端子に出力し、
パワーアンプの電力増幅段に供給する。バランス入力回
路のバランス入力端子に、レシーバのスピーカアウト端
子が接続されると、レシーバからの信号を増幅して出力
端子に出力してパワーアンプの電力増幅段に供給する。
【００１１】また、ライン入力回路及びバランス入力回
路の両方の増幅率を可変するための１つの可変手段を備
えることができる。さらに、ライン入力回路及びバラン
ス入力回路の両方の増幅率をそれぞれ異なる可変幅で可
変するための１つの可変手段を備えることもできる。
路の両方の増幅率を可変するための１つの可変手段を備
えることができる。さらに、ライン入力回路及びバラン
ス入力回路の両方の増幅率をそれぞれ異なる可変幅で可
変するための１つの可変手段を備えることもできる。
【００１２】
【発明の実施の形態】図１は、本発明に係るグランドア
イソレーション回路の第１の実施例を示す回路図であ
る。図１のグランドアイソレーション回路は、ライン入
力回路Ｌとスピーカイン回路Ｓとからなる。ライン入力
回路Ｌは、ホット側入力端子１ａ及びコールド側入力端
子１ｂからなるＲＣＡ型ピン入力端子１と、アンプ４及
びアンプ（差動増幅器）５と、抵抗６〜１５と、コンデ
ンサ１６及び１７と、出力端子２とから構成されてい
る。また、スピーカイン回路Ｓは、ホット側入力端子３
ａ及びコールド側入力端子３ｂからなるスピーカイン端
子３と、抵抗３１〜３３と、コンデンサ３４及び３５と
から構成されている。ライン入力回路Ｌの入力端子１に
はレシーバのプリアウト端子等が接続され、レシーバか
らの信号を増幅して出力端子２に出力し、パワーアンプ
の電力増幅段に供給する。
イソレーション回路の第１の実施例を示す回路図であ
る。図１のグランドアイソレーション回路は、ライン入
力回路Ｌとスピーカイン回路Ｓとからなる。ライン入力
回路Ｌは、ホット側入力端子１ａ及びコールド側入力端
子１ｂからなるＲＣＡ型ピン入力端子１と、アンプ４及
びアンプ（差動増幅器）５と、抵抗６〜１５と、コンデ
ンサ１６及び１７と、出力端子２とから構成されてい
る。また、スピーカイン回路Ｓは、ホット側入力端子３
ａ及びコールド側入力端子３ｂからなるスピーカイン端
子３と、抵抗３１〜３３と、コンデンサ３４及び３５と
から構成されている。ライン入力回路Ｌの入力端子１に
はレシーバのプリアウト端子等が接続され、レシーバか
らの信号を増幅して出力端子２に出力し、パワーアンプ
の電力増幅段に供給する。
【００１３】一方、スピーカイン回路Ｓのバランス入力
になっているスピーカイン端子３のホット側入力端子３
ａ及びコールド側入力端子３ｂには、それぞれレシーバ
のスピーカアウト等のホット側出力端子及びコールド側
出力端子が接続され、レシーバからの信号を増幅して抵
抗３２及び３３を介してライン入力回路Ｌのアンプ５の
入力側に入力し、アンプ５で増幅して出力端子２に出力
し、パワーアンプの電力増幅段に供給する。図２は図１
の各構成要素に実際値を適用した実際回路例であり、ア
ンプ４の増幅率を１、抵抗１０、１１、１３、１４を
２. ２ｋΩ、抵抗１２、１５を３３ｋΩ、抵抗３２、３
３を１０ｋΩとすれば、ライン入力側の入力電圧Ｖ１対
出力電圧Ｖ２のゲインは＋１７. ２ｄＢ、スピーカイン
側のゲインは＋３. ７ｄＢとなる。上記の構成では、ス
ピーカイン回路Ｓには能動素子が含まれておらず、図１
０に示した従来回路に比べて簡略化されている。
になっているスピーカイン端子３のホット側入力端子３
ａ及びコールド側入力端子３ｂには、それぞれレシーバ
のスピーカアウト等のホット側出力端子及びコールド側
出力端子が接続され、レシーバからの信号を増幅して抵
抗３２及び３３を介してライン入力回路Ｌのアンプ５の
入力側に入力し、アンプ５で増幅して出力端子２に出力
し、パワーアンプの電力増幅段に供給する。図２は図１
の各構成要素に実際値を適用した実際回路例であり、ア
ンプ４の増幅率を１、抵抗１０、１１、１３、１４を
２. ２ｋΩ、抵抗１２、１５を３３ｋΩ、抵抗３２、３
３を１０ｋΩとすれば、ライン入力側の入力電圧Ｖ１対
出力電圧Ｖ２のゲインは＋１７. ２ｄＢ、スピーカイン
側のゲインは＋３. ７ｄＢとなる。上記の構成では、ス
ピーカイン回路Ｓには能動素子が含まれておらず、図１
０に示した従来回路に比べて簡略化されている。
【００１４】
【実施例】次に、図３は本発明に係るグランドアイソレ
ーション回路の第２の実施例を示す回路図である。図３
のグランドアイソレーション回路は、図１の回路におけ
る抵抗１０及び１１の接続点と抵抗１３及び１４の接続
点との間に抵抗１８と可変抵抗１９の直列接続からなる
レベル調整回路を挿入したものである。この構成によれ
ば、入力端子１及びスピーカイン端子３からのそれぞれ
の入力のレベルをこの１つの可変抵抗１９で可変するこ
とができる。図４は図３の各構成要素に図２と同様の実
際値を適用した実際回路例であり、さらに、抵抗１８を
１５０Ω、可変抵抗１０を５ＫＡとすれば、可変抵抗１
９を可変した場合、図５に示すようなライン入力側の入
出力電圧ゲイン特性Ａとスピーカイン側の入出力電圧ゲ
イン特性Ｂが得られる。図５からわかるように特性Ａ及
びＢの可変幅は同一になっている。
ーション回路の第２の実施例を示す回路図である。図３
のグランドアイソレーション回路は、図１の回路におけ
る抵抗１０及び１１の接続点と抵抗１３及び１４の接続
点との間に抵抗１８と可変抵抗１９の直列接続からなる
レベル調整回路を挿入したものである。この構成によれ
ば、入力端子１及びスピーカイン端子３からのそれぞれ
の入力のレベルをこの１つの可変抵抗１９で可変するこ
とができる。図４は図３の各構成要素に図２と同様の実
際値を適用した実際回路例であり、さらに、抵抗１８を
１５０Ω、可変抵抗１０を５ＫＡとすれば、可変抵抗１
９を可変した場合、図５に示すようなライン入力側の入
出力電圧ゲイン特性Ａとスピーカイン側の入出力電圧ゲ
イン特性Ｂが得られる。図５からわかるように特性Ａ及
びＢの可変幅は同一になっている。
【００１５】図４の構成でも、スピーカイン回路Ｓには
能動素子が含まれておらず、図１０に示した従来回路に
比べて簡略化されていると共に、１つの可変抵抗により
ライン入力側とバランス入力側のゲインを同一可変幅で
可変することができる。
能動素子が含まれておらず、図１０に示した従来回路に
比べて簡略化されていると共に、１つの可変抵抗により
ライン入力側とバランス入力側のゲインを同一可変幅で
可変することができる。
【００１６】次に、図６は本発明に係るグランドアイソ
レーション回路の第３の実施例を示す回路図である。図
６のグランドアイソレーション回路は、図１の回路に抵
抗２０、２１と、抵抗１８と可変抵抗１９の直列接続か
らなるレベル調整回路を挿入したものである。この構成
によれば、入力端子１及びスピーカイン端子３からのそ
れぞれの入力のレベルをこの１つの可変抵抗１９で異な
る可変幅で可変することができる。図６の回路におい
て、アンプ４の増幅率を１、抵抗１０、２０、１１の抵
抗値をそれぞれＲ１、Ｒ２、Ｒ３とし、同様に抵抗１
３、２１、１４の抵抗値をの抵抗値をそれぞれＲ１、Ｒ
２、Ｒ３とし、抵抗１５の抵抗値をＲ４とし、抵抗１８
及び可変抵抗１９の合成抵抗値をＲ５とし、抵抗３２、
３３の抵抗値をＲ６とすれば、ライン入力端子１の入力
電圧Ｖ１に対する出力端子２の出力電圧Ｖ２のゲイン計
算式は、図７（Ａ）に示す等価回路に基づき数１のよう
に表される。
レーション回路の第３の実施例を示す回路図である。図
６のグランドアイソレーション回路は、図１の回路に抵
抗２０、２１と、抵抗１８と可変抵抗１９の直列接続か
らなるレベル調整回路を挿入したものである。この構成
によれば、入力端子１及びスピーカイン端子３からのそ
れぞれの入力のレベルをこの１つの可変抵抗１９で異な
る可変幅で可変することができる。図６の回路におい
て、アンプ４の増幅率を１、抵抗１０、２０、１１の抵
抗値をそれぞれＲ１、Ｒ２、Ｒ３とし、同様に抵抗１
３、２１、１４の抵抗値をの抵抗値をそれぞれＲ１、Ｒ
２、Ｒ３とし、抵抗１５の抵抗値をＲ４とし、抵抗１８
及び可変抵抗１９の合成抵抗値をＲ５とし、抵抗３２、
３３の抵抗値をＲ６とすれば、ライン入力端子１の入力
電圧Ｖ１に対する出力端子２の出力電圧Ｖ２のゲイン計
算式は、図７（Ａ）に示す等価回路に基づき数１のよう
に表される。
【００１７】
【数１】
【００１８】また、スピーカイン端子３の入力電圧Ｖ３
に対する出力端子２の出力電圧Ｖ２のゲイン計算式は、
図７（Ｂ）に示す等価回路に基づき数２のように表され
る。
に対する出力端子２の出力電圧Ｖ２のゲイン計算式は、
図７（Ｂ）に示す等価回路に基づき数２のように表され
る。
【００１９】
【数２】
【００２０】数２において、（Ａ）, （Ｂ），（Ｃ），
（Ｄ）は以下の数３、数４、数５及び数６の通り表され
る。
（Ｄ）は以下の数３、数４、数５及び数６の通り表され
る。
【００２１】
【数３】
【００２２】
【数４】
【００２３】
【数５】
【００２４】
【数６】
【００２５】なお、スピーカイン入力側はバランス入力
になっているので、コールド側入力端子におけるゲイン
は数２において符号が逆で同じ値になる。また、数１及
び数２において、Ｒ２＝０にすると図３の回路における
ゲイン計算式になり、Ｒ５＝∞にすると図１の回路にお
けるゲイン計算式になる。
になっているので、コールド側入力端子におけるゲイン
は数２において符号が逆で同じ値になる。また、数１及
び数２において、Ｒ２＝０にすると図３の回路における
ゲイン計算式になり、Ｒ５＝∞にすると図１の回路にお
けるゲイン計算式になる。
【００２６】図８は図６の各構成要素に図４と同様の実
際値を適用した実際回路例であり、さらに、抵抗２０、
２１を１５０Ωとすれば、可変抵抗１９を可変した場
合、図９に示すようなライン入力側の入出力電圧ゲイン
特性Ａとスピーカイン側の入出力電圧ゲイン特性Ｂが得
られる。図９からわかるように特性Ａ及びＢの可変幅は
異なっている。以上述べたように、図６の構成でも、ス
ピーカイン回路Ｓには能動素子が含まれておらず、図１
０に示した従来回路に比べて簡略化されてと共に、１つ
の可変抵抗によりライン入力側とバランス入力側のゲイ
ンを異なる可変幅で可変することができる。
際値を適用した実際回路例であり、さらに、抵抗２０、
２１を１５０Ωとすれば、可変抵抗１９を可変した場
合、図９に示すようなライン入力側の入出力電圧ゲイン
特性Ａとスピーカイン側の入出力電圧ゲイン特性Ｂが得
られる。図９からわかるように特性Ａ及びＢの可変幅は
異なっている。以上述べたように、図６の構成でも、ス
ピーカイン回路Ｓには能動素子が含まれておらず、図１
０に示した従来回路に比べて簡略化されてと共に、１つ
の可変抵抗によりライン入力側とバランス入力側のゲイ
ンを異なる可変幅で可変することができる。
【００２７】
【発明の効果】本発明に係るグランドアイソレーション
回路によれば、それぞれのアイソレーションアンプが１
つの回路にまとまるのでミキシング回路も同時になくな
り、回路構成が簡略化される。
回路によれば、それぞれのアイソレーションアンプが１
つの回路にまとまるのでミキシング回路も同時になくな
り、回路構成が簡略化される。
【図１】本発明に係るグランドアイソレーション回路の
第１の実施例を示す回路図である。
第１の実施例を示す回路図である。
【図２】図１の各構成要素に実際値を適用した実際回路
例である。
例である。
【図３】本発明に係るグランドアイソレーション回路の
第２の実施例を示す回路図である。
第２の実施例を示す回路図である。
【図４】図２の各構成要素に実際値を適用した実際回路
例である。
例である。
【図５】図４の回路における入出力電圧ゲイン特性を示
すグラフである。
すグラフである。
【図６】本発明に係るグランドアイソレーション回路の
第３の実施例を示す回路図である。
第３の実施例を示す回路図である。
【図７】図６の等価回路であり、（Ａ）はライン入力側
の入出力電圧ゲイン計算のための等価回路、（Ｂ）はス
ピーカイン側の入出力電圧ゲイン計算のための等価回路
である。
の入出力電圧ゲイン計算のための等価回路、（Ｂ）はス
ピーカイン側の入出力電圧ゲイン計算のための等価回路
である。
【図８】図６の各構成要素に実際値を適用した実際回路
例である。
例である。
【図９】図８の回路における入出力電圧ゲイン特性を示
すグラフである。
すグラフである。
【図１０】従来のグランドアイソレーション回路の回路
例である。
例である。
Ｌ ライン入力回路
Ｓ スピーカイン回路
１ ライン入力端子
２ 出力端子
３ スピーカイン端子
４ アンプ
５ アンプ（差動増幅器）
６〜１５, １８, ２０, ２１, ３１〜３３ 抵抗
１６, １７, ３４, ３５ コンデンサ
１９ 可変抵抗
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 実開 平５−57923（ＪＰ，Ａ)
実開 平１−142223（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
H03K 17/00
Claims (2)
- 【請求項１】 ライン入力からの入力信号を増幅する第
１の増幅器と、該第１の増幅器の出力を一方の入力に接
続し、他方の入力にライン入力のグランドを接続した第
２の差動増幅器回路とからなるグランドアイソレーショ
ン回路において、ライン入力以外のバランス入力を前記
第２の差動増幅器に入力するバランス入力回路と、 ライン入力回路及びバランス入力回路の両方の増幅率を
可変するための１つの可変手段と、 を備えたことを特徴とするグランドアイソレーション回
路。 - 【請求項２】 ライン入力からの入力信号を増幅する第
１の増幅器と、該第１の増幅器の出力を一方の入力に接
続し、他方の入力にライン入力のグランドを接続した第
２の差動増幅器回路とからなるグランドアイソレーショ
ン回路において、ライン入力以外のバランス入力を前記
第２の差動増幅器に入力するバランス入力回路と、 ライン入力回路及びバランス入力回路の両方の増幅率を
それぞれ異なる可変幅で可変するための１つの可変手段
と、 を備えたことを特徴とするグランドアイソレーション回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09736596A JP3438014B2 (ja) | 1996-03-28 | 1996-03-28 | グランドアイソレーション回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09736596A JP3438014B2 (ja) | 1996-03-28 | 1996-03-28 | グランドアイソレーション回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266417A JPH09266417A (ja) | 1997-10-07 |
| JP3438014B2 true JP3438014B2 (ja) | 2003-08-18 |
Family
ID=14190486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09736596A Expired - Fee Related JP3438014B2 (ja) | 1996-03-28 | 1996-03-28 | グランドアイソレーション回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3438014B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253709A (ja) * | 2008-04-08 | 2009-10-29 | Kenwood Corp | 信号増幅器 |
| JP5490512B2 (ja) * | 2009-02-09 | 2014-05-14 | ローム株式会社 | 入力セレクタ |
| JP4729658B2 (ja) * | 2009-12-21 | 2011-07-20 | オンキヨー株式会社 | フィルタ回路 |
-
1996
- 1996-03-28 JP JP09736596A patent/JP3438014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09266417A (ja) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS626722Y2 (ja) | ||
| JP3438014B2 (ja) | グランドアイソレーション回路 | |
| US4578647A (en) | Amplifier circuit | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US5027081A (en) | High gain differential-to-single ended amplifier having a tee network feedback loop | |
| JP3170824B2 (ja) | オーディオ電力増幅器 | |
| EP0903847B1 (en) | Amplifier circuit | |
| US5394113A (en) | High impedance low-distortion linear amplifier | |
| JP2748145B2 (ja) | 差動増幅回路 | |
| US5640120A (en) | Polarization current controlled electronic circuit such as an adjustable resistance, a negative resistance or a filter or similar | |
| JPH0635540Y2 (ja) | 差動増幅器 | |
| JP3422910B2 (ja) | 半導体集積回路 | |
| JP2900394B2 (ja) | アイソレーション回路 | |
| JP2665072B2 (ja) | 増幅回路 | |
| JP2724713B2 (ja) | 電力増幅器 | |
| US4152662A (en) | Preamplifier having integrated circuitry | |
| JP3076160B2 (ja) | 増幅回路 | |
| JP2911901B2 (ja) | 減衰回路 | |
| JP3342345B2 (ja) | 利得制御回路 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPS6130328Y2 (ja) | ||
| JP3362602B2 (ja) | アクティブフィルタ | |
| JP2594684B2 (ja) | 可変等化器 | |
| JP2528812B2 (ja) | Ｍｏｓ型差動増幅回路 | |
| JPS623937Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |