JP3170824B2 - オーディオ電力増幅器 - Google Patents
オーディオ電力増幅器Info
- Publication number
- JP3170824B2 JP3170824B2 JP26738491A JP26738491A JP3170824B2 JP 3170824 B2 JP3170824 B2 JP 3170824B2 JP 26738491 A JP26738491 A JP 26738491A JP 26738491 A JP26738491 A JP 26738491A JP 3170824 B2 JP3170824 B2 JP 3170824B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- output stage
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、オーディオ電力増幅器
に関するものである。
に関するものである。
【０００２】
【従来の技術】近年出力段にＭＯＳ形ＦＥＴを使用した
オーディオ電力増幅器が数多くなってきている。ＭＯＳ
形ＦＥＴは伝送特性が２乗特性、オーディオ周波数帯域
における入力インピーダンスが大きいなど優れた特性を
持ち、出力段にＭＯＳ形ＦＥＴを使用したオーディオ電
力増幅器は優れた音質が実現できるとされている。
オーディオ電力増幅器が数多くなってきている。ＭＯＳ
形ＦＥＴは伝送特性が２乗特性、オーディオ周波数帯域
における入力インピーダンスが大きいなど優れた特性を
持ち、出力段にＭＯＳ形ＦＥＴを使用したオーディオ電
力増幅器は優れた音質が実現できるとされている。
【０００３】以下図面を参照しながら、上述した出力段
にＭＯＳ形ＦＥＴを使用した従来のオーディオ電力増幅
器の一例について説明する。
にＭＯＳ形ＦＥＴを使用した従来のオーディオ電力増幅
器の一例について説明する。
【０００４】図６は出力段にＭＯＳ形ＦＥＴを使用した
従来のオーディオ電力増幅器の基本構成の一例を示すも
のである。図６において３は入力端、４は出力端、５、
６は電源である。９、１０は出力段のＭＯＳ形ＦＥＴで
あり、コンプリメンタリでシングルエンデッドプッシュ
プル（以下ＳＥＰＰ）構成している。１３は差動入力の
前段増幅器で、３２が非反転入力、３３が反転入力であ
る。３１は負帰還回路で、出力端４から前段増幅器１３
の反転入力３３に負帰還している。このような構成で前
段増幅器１３の利得をＡ1 、負帰還回路３１の利得をβ
とし、入力端３にＶi を入力したときの出力端４の電圧
ＶO は、
従来のオーディオ電力増幅器の基本構成の一例を示すも
のである。図６において３は入力端、４は出力端、５、
６は電源である。９、１０は出力段のＭＯＳ形ＦＥＴで
あり、コンプリメンタリでシングルエンデッドプッシュ
プル（以下ＳＥＰＰ）構成している。１３は差動入力の
前段増幅器で、３２が非反転入力、３３が反転入力であ
る。３１は負帰還回路で、出力端４から前段増幅器１３
の反転入力３３に負帰還している。このような構成で前
段増幅器１３の利得をＡ1 、負帰還回路３１の利得をβ
とし、入力端３にＶi を入力したときの出力端４の電圧
ＶO は、
【０００５】
【数１】
【０００６】ここで１≪Ａ1 ・βとすると、
【０００７】
【数２】
【０００８】となる。このとき出力端４に負荷４２を接
続しこのインピーダンスをＺL とすると、負荷への供給
電流ＩO は、
続しこのインピーダンスをＺL とすると、負荷への供給
電流ＩO は、
【０００９】
【数３】
【００１０】となり、この電流は全て出力段のＭＯＳ形
ＦＥＴ９、１０より供給される。
ＦＥＴ９、１０より供給される。
【００１１】
【発明が解決しようとする課題】以上のように出力段に
ＭＯＳ形ＦＥＴを使用した従来のオーディオ電力増幅器
では、負荷への電流供給のため出力段のＭＯＳ形ＦＥＴ
には大電流が流れる。大電流を流す場合ＭＯＳ形ＦＥＴ
はバイポーラトランジスタに比べ、コストが高い、飽和
電圧が大きく電力損失が大きくなる等の欠点がある。
ＭＯＳ形ＦＥＴを使用した従来のオーディオ電力増幅器
では、負荷への電流供給のため出力段のＭＯＳ形ＦＥＴ
には大電流が流れる。大電流を流す場合ＭＯＳ形ＦＥＴ
はバイポーラトランジスタに比べ、コストが高い、飽和
電圧が大きく電力損失が大きくなる等の欠点がある。
【００１２】本発明は上記従来の欠点に鑑みて、出力段
がＭＯＳ形ＦＥＴの従来のオーディオ電力増幅器の優れ
た音質を生かし、かつ電力損失が小さく、コストが安価
なオーディオ電力増幅器を提供することを目的とするも
のである。
がＭＯＳ形ＦＥＴの従来のオーディオ電力増幅器の優れ
た音質を生かし、かつ電力損失が小さく、コストが安価
なオーディオ電力増幅器を提供することを目的とするも
のである。
【００１３】
【課題を解決するための手段】上記課題を解決するため
本発明のオーディオ電力増幅器は、出力段がＭＯＳ形Ｆ
ＥＴで定電圧出力の第１の増幅器と、前記第１の増幅器
の入力端と入力端を同じくし出力段がバイポーラトラン
ジスタで構成された定電流出力の第２の増幅器と、入力
端と前記第２の増幅器の入力との間に設けた等化器と、
前記第１の増幅器と前記第２の増幅器のそれぞれの出力
を合成した出力端とを備えた構成としている。
本発明のオーディオ電力増幅器は、出力段がＭＯＳ形Ｆ
ＥＴで定電圧出力の第１の増幅器と、前記第１の増幅器
の入力端と入力端を同じくし出力段がバイポーラトラン
ジスタで構成された定電流出力の第２の増幅器と、入力
端と前記第２の増幅器の入力との間に設けた等化器と、
前記第１の増幅器と前記第２の増幅器のそれぞれの出力
を合成した出力端とを備えた構成としている。
【００１４】
【作用】本発明は上記した構成によって、負荷への電流
供給は第２の増幅器の出力段のバイポーラトランジスタ
より行い、第１の増幅器は出力端の電圧制御を行うだけ
で、出力段のＭＯＳ形ＦＥＴは大電流を出力する必要が
なくなる。このため出力段のＭＯＳ形ＦＥＴのチップサ
イズは小さくてすみコストが低減される。また出力段の
飽和電圧は第２の増幅器の出力段のバイポーラトランジ
スタのものとなるため、出力段がＭＯＳ形ＦＥＴの従来
のオーディオ電力増幅器に比べ電力損失が小さくなる。
供給は第２の増幅器の出力段のバイポーラトランジスタ
より行い、第１の増幅器は出力端の電圧制御を行うだけ
で、出力段のＭＯＳ形ＦＥＴは大電流を出力する必要が
なくなる。このため出力段のＭＯＳ形ＦＥＴのチップサ
イズは小さくてすみコストが低減される。また出力段の
飽和電圧は第２の増幅器の出力段のバイポーラトランジ
スタのものとなるため、出力段がＭＯＳ形ＦＥＴの従来
のオーディオ電力増幅器に比べ電力損失が小さくなる。
【００１５】
【実施例】以下本発明の実施例について、図１を参照し
ながら詳細に説明する。図１は本発明の第１の実施例に
おけるオーディオ電力増幅器の基本構成を示すものであ
る。図１において、１は定電圧出力の第１の増幅器、２
は定電流出力の第２の増幅器、３は入力端、４は出力
端、５、６、７、８は電源である。１３は第１の増幅器
の前段増幅器、９、１０は第１の増幅器の出力段のＭＯ
Ｓ形ＦＥＴでコンプリメンタリのＳＥＰＰ構成としてい
る。１４は第２の増幅器の前段増幅器、１９、２０は第
２の増幅器の電圧−電流変換のバイポーラトランジス
タ、１１、１２は同じく第２の増幅器の出力段のバイポ
ーラトランジスタでコンプリメンタリのプッシュプル構
成としている。２９は第１の増幅器の出力、３０は第２
の増幅器の出力である。
ながら詳細に説明する。図１は本発明の第１の実施例に
おけるオーディオ電力増幅器の基本構成を示すものであ
る。図１において、１は定電圧出力の第１の増幅器、２
は定電流出力の第２の増幅器、３は入力端、４は出力
端、５、６、７、８は電源である。１３は第１の増幅器
の前段増幅器、９、１０は第１の増幅器の出力段のＭＯ
Ｓ形ＦＥＴでコンプリメンタリのＳＥＰＰ構成としてい
る。１４は第２の増幅器の前段増幅器、１９、２０は第
２の増幅器の電圧−電流変換のバイポーラトランジス
タ、１１、１２は同じく第２の増幅器の出力段のバイポ
ーラトランジスタでコンプリメンタリのプッシュプル構
成としている。２９は第１の増幅器の出力、３０は第２
の増幅器の出力である。
【００１６】以上のように構成されたオーディオ電力増
幅器について、以下その動作について説明する。まず第
１の増幅器１の電圧利得をＡとし、入力端３にＶi を入
力したとすると、出力端４の電圧ＶO は、
幅器について、以下その動作について説明する。まず第
１の増幅器１の電圧利得をＡとし、入力端３にＶi を入
力したとすると、出力端４の電圧ＶO は、
【００１７】
【数４】
【００１８】ここで出力端４に負荷４２を接続しそのイ
ンピーダンスをＺLとしたとき、負荷に供給する電流Ｉ
O は、
ンピーダンスをＺLとしたとき、負荷に供給する電流Ｉ
O は、
【００１９】
【数５】
【００２０】また第２の増幅器２の相互コンダクタンス
をｇｍとしたとき、第２の増幅器の出力３０の電流Ｉ2
は、
をｇｍとしたとき、第２の増幅器の出力３０の電流Ｉ2
は、
【００２１】
【数６】
【００２２】一方、第１の増幅器の出力２９の電流をＩ
1 としたとき、負荷に供給する電流Ｉ O は、
1 としたとき、負荷に供給する電流Ｉ O は、
【００２３】
【数７】
【００２４】したがって、
【００２５】
【数８】
【００２６】となるよう第２の増幅器２の相互コンダク
タンスｇｍを設定すると、
タンスｇｍを設定すると、
【００２７】
【数９】
【００２８】よって、
【００２９】
【数１０】
【００３０】となる。以上のように本実施例によれば、
負荷への電流供給は第２の増幅器２より行われ、第１の
増幅器１は負荷へ電流供給することなく出力端４の電圧
制御を行なうことが可能となる。これにより第１の増幅
器の出力段のＭＯＳ形ＦＥＴ９、１０はチップサイズの
小さなものが使用でき、コストの低減が図れる。また負
荷への電流供給を行う第２の増幅器の出力段はバイポー
ラトランジスタ１１、１２で構成されているため、出力
段がＭＯＳ形ＦＥＴの従来のオーディオ電力増幅器に比
べ飽和電圧が小さく電力損失が小さくなる。
負荷への電流供給は第２の増幅器２より行われ、第１の
増幅器１は負荷へ電流供給することなく出力端４の電圧
制御を行なうことが可能となる。これにより第１の増幅
器の出力段のＭＯＳ形ＦＥＴ９、１０はチップサイズの
小さなものが使用でき、コストの低減が図れる。また負
荷への電流供給を行う第２の増幅器の出力段はバイポー
ラトランジスタ１１、１２で構成されているため、出力
段がＭＯＳ形ＦＥＴの従来のオーディオ電力増幅器に比
べ飽和電圧が小さく電力損失が小さくなる。
【００３１】次に第２の実施例について、図２と図３を
参照しながら説明する。図２は本発明の第２の実施例に
おけるオーディオ電力増幅器の基本構成を示すものであ
る。図２において３４は等化器であり、入力端３より等
化器３４を通じて出力段がバイポーラトランジスタで定
電流出力の第２の増幅器２の入力に接続されている。ま
たその他の構成要素は第１の実施例と同じである。
参照しながら説明する。図２は本発明の第２の実施例に
おけるオーディオ電力増幅器の基本構成を示すものであ
る。図２において３４は等化器であり、入力端３より等
化器３４を通じて出力段がバイポーラトランジスタで定
電流出力の第２の増幅器２の入力に接続されている。ま
たその他の構成要素は第１の実施例と同じである。
【００３２】以上のようのように構成されたオーディオ
電力増幅器について、以下その動作を説明する。一般に
オーディオ電力増幅器に接続される負荷はスピ−カであ
り、そのインピーダンスは周波数によって変化する。こ
こで出力端４に接続された負荷４２のインピーダンスＺ
L （ｆ）が図３に示すような周波数特性をしていたとす
ると、負荷に供給する電流ＩO は（数３）により当然同
じ形の周波数特性を持つことになる。そこで等化器３４
の利得Ｇ（ｆ）の周波数特性をＺL （ｆ）の周波数特性
と同じに設定し、
電力増幅器について、以下その動作を説明する。一般に
オーディオ電力増幅器に接続される負荷はスピ−カであ
り、そのインピーダンスは周波数によって変化する。こ
こで出力端４に接続された負荷４２のインピーダンスＺ
L （ｆ）が図３に示すような周波数特性をしていたとす
ると、負荷に供給する電流ＩO は（数３）により当然同
じ形の周波数特性を持つことになる。そこで等化器３４
の利得Ｇ（ｆ）の周波数特性をＺL （ｆ）の周波数特性
と同じに設定し、
【００３３】
【数１１】
【００３４】となるようＧ（ｆ）およびｇｍを設定する
ことにより、
ことにより、
【００３５】
【数１２】
【００３６】
【数１３】
【００３７】となる。以上のように本実施例によれば、
周波数によってインピーダンスの変化するスピーカ負荷
に対しても、出力段がＭＯＳ形ＦＥＴの第１の増幅器１
は、負荷に電流を供給することなく出力端４の電圧制御
を行うことが可能となる。
周波数によってインピーダンスの変化するスピーカ負荷
に対しても、出力段がＭＯＳ形ＦＥＴの第１の増幅器１
は、負荷に電流を供給することなく出力端４の電圧制御
を行うことが可能となる。
【００３８】次に第３の実施例について、図４を参照し
ながら説明する。図４は本発明の実施例におけるオーデ
ィオ電力増幅器の基本構成を示すものである。図４にお
いて３１は負帰還回路、３５は電流検出抵抗、３６は電
圧検出増幅器である。またその他の構成要素は第１の実
施例と同じである。ただし、出力段がＭＯＳ形ＦＥＴで
定電圧出力の第１の増幅器１は差動入力で、３２が非反
転入力、３３が反転入力である。本実施例では入力端３
を第１の増幅器の非反転入力３２に接続し、出力端４の
電圧を負帰還回路３１により第１の増幅器の反転入力３
３に負帰還している。また負荷への供給電流を電流検出
抵抗３５で検出し、電流検出抵抗３５の両端電圧を電圧
検出増幅器３６で増幅し第２の増幅器２に入力すること
により、電流正帰還ループを構成している。
ながら説明する。図４は本発明の実施例におけるオーデ
ィオ電力増幅器の基本構成を示すものである。図４にお
いて３１は負帰還回路、３５は電流検出抵抗、３６は電
圧検出増幅器である。またその他の構成要素は第１の実
施例と同じである。ただし、出力段がＭＯＳ形ＦＥＴで
定電圧出力の第１の増幅器１は差動入力で、３２が非反
転入力、３３が反転入力である。本実施例では入力端３
を第１の増幅器の非反転入力３２に接続し、出力端４の
電圧を負帰還回路３１により第１の増幅器の反転入力３
３に負帰還している。また負荷への供給電流を電流検出
抵抗３５で検出し、電流検出抵抗３５の両端電圧を電圧
検出増幅器３６で増幅し第２の増幅器２に入力すること
により、電流正帰還ループを構成している。
【００３９】以上のようのように構成されたオーディオ
電力増幅器について、以下その動作を説明する。まず第
１の増幅器１の利得をＡ1 、負帰還回路３１の利得をβ
とし、入力端３にＶi を入力したときの出力端４の電圧
ＶO は、
電力増幅器について、以下その動作を説明する。まず第
１の増幅器１の利得をＡ1 、負帰還回路３１の利得をβ
とし、入力端３にＶi を入力したときの出力端４の電圧
ＶO は、
【００４０】
【数１４】
【００４１】ここで１≪Ａ1 ・βとすると、
【００４２】
【数１５】
【００４３】となり、出力端４の電圧制御は第１の増幅
器１により行われる。次に負荷への供給電流ＩO が流れ
たとき、電流検出抵抗３５の抵抗値をｒ、電圧検出増幅
器３６の利得をＨとすると、第２の増幅器２の入力電圧
Ｖ2 は、
器１により行われる。次に負荷への供給電流ＩO が流れ
たとき、電流検出抵抗３５の抵抗値をｒ、電圧検出増幅
器３６の利得をＨとすると、第２の増幅器２の入力電圧
Ｖ2 は、
【００４４】
【数１６】
【００４５】となり、第２の増幅器の出力３０の電流Ｉ
2 は、
2 は、
【００４６】
【数１７】
【００４７】したがって、
【００４８】
【数１８】
【００４９】となるよう設定すれば、
【００５０】
【数１９】
【００５１】
【数２０】
【００５２】となる。以上のように本実施例によれば、
負荷インピーダンスによって定数設定を変えることな
く、第２の増幅器２により負荷に電流を供給することが
可能となる。
負荷インピーダンスによって定数設定を変えることな
く、第２の増幅器２により負荷に電流を供給することが
可能となる。
【００５３】さらに第４の実施例について、図５を参照
しながら説明する。図５は本発明の第４の実施例におけ
るオーディオ電力増幅器の基本構成を示すものである。
図５において第２の増幅器２を構成する構成要素以外の
構成要素は、第１の実施例および第３の実施例と同じで
ある。第２の増幅器２を構成する構成要素１４は前段増
幅器、１１、１２は出力段のバイポーラトランジスタ、
３７、３８、３９は抵抗である。前段増幅器１４と出力
段のバイポーラトランジスタ１１、１２は、一般の定電
圧出力の電力増幅器と同じ構成であり、前段増幅器１４
は差動入力で４０が非反転入力、４１が反転入力、出力
段のバイポーラトランジスタ１１、１２は、コンプリメ
ンタリのＳＥＰＰ構成である。そしてこれに抵抗３７、
３８、３９を組み合わせることにより、定電流出力の第
２の増幅器２を構成している。抵抗３９が第２の増幅器
の出力３０であり、第２の増幅器２の入力は電流検出抵
抗３５の両端電圧である。すなわち本実施例も第３の実
施例と同様に、負荷への供給電流を電流検出抵抗３５で
検出し第２の増幅器２に入力する電流正帰還ループを構
成している。
しながら説明する。図５は本発明の第４の実施例におけ
るオーディオ電力増幅器の基本構成を示すものである。
図５において第２の増幅器２を構成する構成要素以外の
構成要素は、第１の実施例および第３の実施例と同じで
ある。第２の増幅器２を構成する構成要素１４は前段増
幅器、１１、１２は出力段のバイポーラトランジスタ、
３７、３８、３９は抵抗である。前段増幅器１４と出力
段のバイポーラトランジスタ１１、１２は、一般の定電
圧出力の電力増幅器と同じ構成であり、前段増幅器１４
は差動入力で４０が非反転入力、４１が反転入力、出力
段のバイポーラトランジスタ１１、１２は、コンプリメ
ンタリのＳＥＰＰ構成である。そしてこれに抵抗３７、
３８、３９を組み合わせることにより、定電流出力の第
２の増幅器２を構成している。抵抗３９が第２の増幅器
の出力３０であり、第２の増幅器２の入力は電流検出抵
抗３５の両端電圧である。すなわち本実施例も第３の実
施例と同様に、負荷への供給電流を電流検出抵抗３５で
検出し第２の増幅器２に入力する電流正帰還ループを構
成している。
【００５４】以上のようのように構成されたオーディオ
電力増幅器について、以下その動作を説明する。入力端
３にＶi を入力したときの出力端４の電圧ＶO は、第３
の実施例と同じであり、出力端４の電圧制御は第１の増
幅器１により行われる。次に負荷への供給電流ＩO が流
れたとき、電流検出抵抗３５の抵抗値をｒ、抵抗３７、
３８、３９の抵抗値をぞれぞれＲ1 、Ｒ2 、Ｒ3 とし、
第２の増幅器の前段増幅器１４の利得をＡ2 とすると、
第２の増幅器の出力３０の電流Ｉ2 は、
電力増幅器について、以下その動作を説明する。入力端
３にＶi を入力したときの出力端４の電圧ＶO は、第３
の実施例と同じであり、出力端４の電圧制御は第１の増
幅器１により行われる。次に負荷への供給電流ＩO が流
れたとき、電流検出抵抗３５の抵抗値をｒ、抵抗３７、
３８、３９の抵抗値をぞれぞれＲ1 、Ｒ2 、Ｒ3 とし、
第２の増幅器の前段増幅器１４の利得をＡ2 とすると、
第２の増幅器の出力３０の電流Ｉ2 は、
【００５５】
【数２１】
【００５６】となる。ここで１≪Ａ2 ・Ｒ1 ／（Ｒ1＋
Ｒ2 ）とすると、
Ｒ2 ）とすると、
【００５７】
【数２２】
【００５８】となる。したがって、
【００５９】
【数２３】
【００６０】とすれば、
【００６１】
【数２４】
【００６２】
【数２５】
【００６３】となる。以上のように本実施例によれば、
負荷インピーダンスによって定数設定を変えることな
く、第２の増幅器２により負荷に電流を供給することが
可能となり、また第２の増幅器２は、出力段がバイポー
ラトランジスタの定電圧出力の一般の電力増幅器の構成
を利用できるため、簡単に構成できる。
負荷インピーダンスによって定数設定を変えることな
く、第２の増幅器２により負荷に電流を供給することが
可能となり、また第２の増幅器２は、出力段がバイポー
ラトランジスタの定電圧出力の一般の電力増幅器の構成
を利用できるため、簡単に構成できる。
【００６４】
【発明の効果】以上のように本発明のオーディオ電力増
幅器は、ＭＯＳ形ＦＥＴを出力段に用いた第１の増幅器
により出力端の電圧制御を行ない、バイポーラトランジ
スタを出力段に用いた第２の増幅器により負荷への電流
供給を行なうようにしたので、出力段のＭＯＳ形ＦＥＴ
のチップサイズが小さくてすみコストが低減され、また
出力段がＭＯＳ形ＦＥＴの従来のオーディオ電力増幅器
に比べ電力損失が小さくなる。
幅器は、ＭＯＳ形ＦＥＴを出力段に用いた第１の増幅器
により出力端の電圧制御を行ない、バイポーラトランジ
スタを出力段に用いた第２の増幅器により負荷への電流
供給を行なうようにしたので、出力段のＭＯＳ形ＦＥＴ
のチップサイズが小さくてすみコストが低減され、また
出力段がＭＯＳ形ＦＥＴの従来のオーディオ電力増幅器
に比べ電力損失が小さくなる。
【図面の簡単な説明】
【図１】本発明の第１の実施例におけるオーディオ電力
増幅器の基本構成図
増幅器の基本構成図
【図２】本発明の第２の実施例におけるオーディオ電力
増幅器の基本構成図
増幅器の基本構成図
【図３】スピーカ負荷のインピーダンスの周波数特性の
一例を示す図
一例を示す図
【図４】本発明の第３の実施例におけるオーディオ電力
増幅器の基本構成図
増幅器の基本構成図
【図５】本発明の第４の実施例におけるオーディオ電力
増幅器の基本構成図
増幅器の基本構成図
【図６】出力段がＭＯＳ形ＦＥＴの従来のオーディオ電
力増幅器の基本構成の一例を示す図
力増幅器の基本構成の一例を示す図
１ 第１の増幅器 ２ 第２の増幅器 ３ 入力端 ４ 出力端 ５ 電源 ６ 電源 ７ 電源 ８ 電源 ９ 出力段のＭＯＳ形ＦＥＴ １０ 出力段のＭＯＳ形ＦＥＴ １１ 出力段のバイポーラトランジスタ １２ 出力段のバイポーラトランジスタ １３ 前段増幅器 １４ 前段増幅器 １５ 出力段のバイアス １６ 出力段のバイアス １７ 出力段のバイアス １８ 出力段のバイアス １９ 電圧−電流変換トランジスタ ２０ 電圧−電流変換トランジスタ ２１ ダイオード ２２ ダイオード ２３ 抵抗 ２４ 抵抗 ２５ 抵抗 ２６ 抵抗 ２７ 抵抗 ２８ 抵抗 ２９ 第１の増幅器の出力 ３０ 第２の増幅器の出力 ３１ 負帰還回路 ３２ 第１の増幅器の非反転入力 ３３ 第１の増幅器の反転入力 ３４ 等化器 ３５ 電流検出抵抗 ３６ 電圧検出増幅器 ３７ 抵抗 ３８ 抵抗 ３９ 抵抗 ４０ 第２の増幅器の非反転入力 ４１ 第２の増幅器の反転入力 ４２ 負荷
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/00 - 3/36 H03F 3/68 - 3/72
Claims (2)
- 【請求項１】 出力段がＭＯＳ形ＦＥＴで定電圧出力の
第１の増幅器と、前記第１の増幅器の入力端と入力端を
同じくし出力段がバイポーラトランジスタで構成された
定電流出力の第２の増幅器と、入力端と前記第２の増幅
器の入力との間に設けた等化器と、前記第１の増幅器と
前記第２の増幅器のそれぞれの出力を合成した出力端と
を備えたことを特徴とするオーディオ電力増幅器。 - 【請求項２】 出力段がＭＯＳ形ＦＥＴで定電圧出力の
第１の増幅器と、出力段がバイポーラトランジスタで定
電流出力の第２の増幅器と、前記第１の増幅器と前記第
２の増幅器のそれぞれの出力を合成した出力端とを備
え、前記出力端を通過する電流を前記第２の増幅器の入
力にループ利得１で正帰還したことを特徴とするオーデ
ィオ電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26738491A JP3170824B2 (ja) | 1991-10-16 | 1991-10-16 | オーディオ電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26738491A JP3170824B2 (ja) | 1991-10-16 | 1991-10-16 | オーディオ電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110349A JPH05110349A (ja) | 1993-04-30 |
| JP3170824B2 true JP3170824B2 (ja) | 2001-05-28 |
Family
ID=17444101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26738491A Expired - Fee Related JP3170824B2 (ja) | 1991-10-16 | 1991-10-16 | オーディオ電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3170824B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4130317B2 (ja) * | 2002-01-31 | 2008-08-06 | 三菱電機株式会社 | 高周波増幅器 |
| US7161433B2 (en) | 2003-06-11 | 2007-01-09 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| US7038542B2 (en) * | 2003-10-22 | 2006-05-02 | Kabushiki Kaisha Toshiba | Variable gain amplifier |
| JP2009088751A (ja) * | 2007-09-28 | 2009-04-23 | Muneo Yamabe | 増幅回路 |
| JP6221023B1 (ja) * | 2016-11-29 | 2017-10-25 | 双太 栗林 | 音響発生装置 |
-
1991
- 1991-10-16 JP JP26738491A patent/JP3170824B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05110349A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2858584B2 (ja) | 増幅回路 | |
| JP3437237B2 (ja) | 増幅装置 | |
| US5907262A (en) | Folded-cascode amplifier stage | |
| EP0473166B1 (en) | Amplifying circuit | |
| JPH04233306A (ja) | 線形ｃｍｏｓ出力段 | |
| EP1468489A1 (en) | Operational amplifier having improved input offset performance | |
| JPS59174005A (ja) | 電力増幅器 | |
| JP3170824B2 (ja) | オーディオ電力増幅器 | |
| US5710522A (en) | Amplifier having an active current source | |
| JP4295109B2 (ja) | 電力増幅器モジュール | |
| JP2001203544A (ja) | 増幅器装置及び増幅方法 | |
| US5745587A (en) | Hearing aid amplifier circuitry | |
| JPS60257610A (ja) | 能動負荷回路 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| US7538614B1 (en) | Differential amplifier with independent output common mode adjustment | |
| US6434243B1 (en) | Power amplifier | |
| US5726602A (en) | Stabilized rail-to-rail speaker driver circuit | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| JPS59207712A (ja) | 増幅器 | |
| JPS631768B2 (ja) | ||
| JP3175881B2 (ja) | 高周波増幅器 | |
| JP3922906B2 (ja) | 広帯域差動増幅回路 | |
| JP2002057534A (ja) | 増幅回路 | |
| JP3733215B2 (ja) | 増幅回路 | |
| JP2007508771A (ja) | バイポーラ信号の増幅用電子回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080323 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |