JP2009088751A

JP2009088751A - 増幅回路

Info

Publication number: JP2009088751A
Application number: JP2007253091A
Authority: JP
Inventors: Muneo Yamabe; 宗雄山辺
Original assignee: Individual
Current assignee: Individual
Priority date: 2007-09-28
Filing date: 2007-09-28
Publication date: 2009-04-23

Abstract

【課題】グランドバウンスに基づくノイズが少ない増幅回路を提供する。
【解決手段】入力信号を増幅した出力信号を出力する増幅回路３０において、入力信号が入力される入力部ＩＮと、出力信号が出力される出力部ＯＵＴとを有する増幅部３２が設けられ、増幅部３２を駆動して出力信号を生成させるための直流電源３４が設けられ、
直流電源３４の正極３６と負極３８との間において接続され、正極側と負極側とで同一容量となる中点が形成されるように複数個のコンデンサ４２ａ，４２ｂ，４６ａ，４６ｂが設けられ、入力信号のグランド側が接続される入力側グランド端子４１または出力信号のグランド側が接続される出力側グランド端子４７の少なくともいずれか一方が、複数個のコンデンサの中点に設けられている。
【選択図】図２

Description

本発明は、入力信号を増幅する増幅回路に関する。

入力信号を増幅する増幅回路の一例を図５に示す（例えば特許文献１参照）。
この増幅回路１０はＢ級増幅回路であり、電源Ｖｃｃと接地電位ＧＮＤとの間にＮＰＮトランジスタＱ４とＰＮＰトランジスタＱ３とをコンプリメンタリ接続している。コンプリメンタリ接続されたＮＰＮトランジスタＱ４とＰＮＰトランジスタＱ３が、プッシュプル回路１１を構成する。

また、プッシュプル回路１１のＮＰＮトランジスタＱ４のベースには、他のＰＮＰトランジスタＱ２のエミッタが接続されている。この他のＰＮＰトランジスタＱ２のコレクタが、プッシュプル回路１１のＰＮＰトランジスタＱ３のコレクタに接続され、グランドに接続されている。

他のトランジスタＱ２のベースには入力端子Ｖｉが設けられ、この入力端子Ｖｉに入力信号が入力される。
また、コンプリメンタリ接続された２つのトランジスタＱ３，Ｑ４の各エミッタは接続されて出力端子Ｖｏが設けられ、この出力端子Ｖｏから出力信号が取り出される（例えば特許文献１、特許文献２参照）。

上述した増幅回路はＢ級増幅回路であるが、増幅回路の種類としては、他にＡ級増幅、Ｃ級増幅などの種類があり、トランジスタの駆動点をいずれの点に設定したかによって変わる。
Ａ級増幅の場合には、トランジスタがオフのときでもトランジスタ駆動電流が流れており、消費電力が大きすぎるという問題がある。上述したＢ級増幅の場合には、プッシュプル回路を用いて波形の上半分と下半分とをそれぞれ別のトランジスタで受け持って駆動するように設けられており、駆動電流の節減を図れる。

特開平６−２０４７５９号公報特開平１０−１６３７６３号公報

上述したような従来の増幅回路によれば、入力端子はグランドに対しての電圧変動が入力信号として入力され、出力端子はグランドに対しての電圧変動が出力信号として出力されるものである。

一方、グランド電圧が変動するグランドバウンスが生じた場合、入力信号及び出力信号ともにグランドバウンスに基づくノイズが乗ってしまう。
そこで、グランドバウンスに基づくノイズが入力信号及び出力信号の双方に乗らないようにする増幅回路が要望されているという課題があった。

そこで、本発明は上記課題を解決すべくなされ、その目的とするところはグランドバウンスに基づくノイズが少ない増幅回路を提供することにある。

本発明は上記目的を達成するため次の構成を備える。すなわち、本発明にかかる増幅回路によれば、入力信号を増幅した出力信号を出力する増幅回路において、入力信号が入力される入力部と、出力信号が出力される出力部とを有する増幅部が設けられ、増幅部を駆動して出力信号を生成させるための直流電源が設けられ、前記直流電源の正極と負極との間において接続され、正極側と負極側とで同一容量となる中点が形成されるように複数個のコンデンサが設けられ、前記入力信号のグランド側が接続される入力側グランド端子または前記出力信号のグランド側が接続される出力側グランド端子の少なくともいずれか一方が、複数個のコンデンサの中点に設けられていることを特徴としている。
この構成を採用することによって、入力信号及び／または出力信号のグランド側はグランドではなく、電源電圧の正極と負極との間で複数のコンデンサを接続した中点に接続される。これにより、この中点ではグランドバウンスが生じることなく、グランドバウンスに基づくノイズの影響の無い増幅回路とすることができる。

また、前記入力側グランド端子が設けられる前記中点を構成する複数個のコンデンサからなる入力側コンデンサ群と、前記出力側グランド端子が設けられる前記中点を構成する複数個のコンデンサからなる出力側コンデンサ群とが設けられていることを特徴としてもよい。
この構成によれば、入力側グランド端子と出力側グランド端子は異なる部位に設けられるので、グランドバウンスの影響をさらに低減させることができる。

さらに、前記出力側コンデンサ群を構成するコンデンサの容量は、前記入力側コンデンサ群を構成するコンデンサの容量よりも大であることを特徴としてもよい。
すなわち、信号のレベルに合わせたコンデンサ容量を選択すると、出力側コンデンサ群を構成するコンデンサの容量の方が入力側のコンデンサ容量よりも大きくなる。

さらに、前記増幅部は、プッシュプル回路であることを特徴としてもよい。

本発明の増幅回路によれば、グランドバウンスに基づくノイズが低減されたた出力信号を得ることができる。

（第１の実施形態）
以下、本発明に係る発振回路の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は、本実施形態の概略構成を示す回路図である。
増幅回路３０は、単一の増幅素子やプッシュプル回路などから構成されている増幅部３２と、増幅部３２に電力を供給する直流電源３４とを具備している。直流電源３４は、増幅部３２を駆動するために正極３６及び負極３８が増幅部３２の電源入力部に接続されている。

増幅部３２の信号を入力する入力部ＩＮには、入力端子４０が設けられている。入力端子４０は、入力信号が入力される端子である。ここで、入力信号はマイクロフォン４３によって発生するものであるとする。
すると、マイクロフォン４３の入力端子４３ａは、増幅部３２の入力端子４０に接続される。
マイクロフォン４３のグランド端子４３ｂは、入力用グランド端子４１に接続される。入力用グランド端子４１は、直流電源３４の正極３６と負極３８との間に複数個接続されたコンデンサ４２ａ，４２ｂの間に設けられる。コンデンサ４２ａとコンデンサ４２ｂは全く同じ容量である。

このように、入力用グランド端子４１を、直流電源３４の正極３６と負極３８の間に複数個直列に接続されたコンデンサ４２ａ，４２ｂの間（中点）に設けたことで、入力用グランド端子４１は、直流的に絶縁された状態で直流電源の中点に接続される。このため、グランドバウンスが生じたとしても入力用グランド端子４１には、グランドバウンスの影響が現れない。

増幅部３２から増幅された出力信号が取り出される出力部ＯＵＴには、出力端子４４が設けられる。出力端子４４は、出力信号が出力される端子である。ここで、出力信号はスピーカ４９から出力されるものであるとする。
すると、スピーカ４９の出力端子４９ａは増幅部３２の出力端子４４に接続される。
スピーカ４９のグランド端子４９ｂは、出力用グランド端子４７に接続される。出力用グランド端子４７は、直流電源３４の正極３６と負極３８との間に複数個接続されたコンデンサ４６ａ，４６ｂの間（中点）に設けられる。コンデンサ４６ａとコンデンサ４６ｂは全く同じ容量である。

このように、出力用グランド端子４７を、直流電源３４の正極３６と負極３８の間に複数個直列に接続されたコンデンサ４６ａ，４６ｂの間に設けたことで、出力用グランド端子４７は、直流的に絶縁された状態で直流電源の中点に接続される。このため、グランドバウンスが生じたとしても出力用グランド端子４７には、グランドバウンスの影響が現れない。
なお、出力用グランド端子４７が接続される複数個のコンデンサ４６ａ，４６ｂの各容量は、入力用グランド端子４１が接続される複数個のコンデンサ４２ａ，４２ｂの各容量よりも大きい容量となっている。

次に、図２に基づいて本発明の増幅回路をさらに具体化した実施形態について説明する。本実施形態では、増幅部３２としてプッシュプル回路５０を採用したものであるとする。なお、上述した実施形態と同一の構成については同一の符号を付し、説明を省略する場合もある。また図２では、マイクロフォン及びスピーカについては省略して図示している。

プッシュプル回路５０は、ＰＮＰトランジスタＱ１とＮＰＮトランジスタＱ２とがコンプリメンタリ接続されて構成されている。
ＰＮＰトランジスタＱ１のエミッタは、直流電源３４の正極３６に接続されており、またＰＮＰトランジスタＱ１のベースはバイアス抵抗Ｒ１を介して直流電源３４の正極３６に接続され、バイアス抵抗Ｒ２を介して直流電源３４の負極３８に接続されている。
ＰＮＰトランジスタＱ１のコレクタは、ＮＰＮトランジスタＱ２のコレクタに接続されている。

ＮＰＮトランジスタＱ２のエミッタは、直流電源３４の負極３８に接続されており、またＮＰＮトランジスタＱ２のベースはバイアス抵抗Ｒ１を介して直流電源３４の正極３６に接続され、バイアス抵抗Ｒ２を介して直流電源３４の負極３８に接続されている。

バイアス抵抗Ｒ１とＲ２の中点に入力端子４０が形成されている。
入力用グランド端子４１は、直流電源３４の正極３６と負極３８との間に複数個接続されたコンデンサ４２ａ，４２ｂの間（中点）に設けられる。コンデンサ４２ａとコンデンサ４２ｂは全く同じ容量である。

また、ＰＮＰトランジスタＱ１のコレクタとＮＰＮトランジスタＱ２のコレクタの間には、出力端子４４が形成されている。
出力用グランド端子４７は、直流電源３４の正極３６と負極３８との間に複数個接続されたコンデンサ４６ａ，４６ｂの間（中点）に設けられる。コンデンサ４６ａとコンデンサ４６ｂは全く同じ容量である。
なお、出力用グランド端子４７が接続される複数個のコンデンサ４６ａ，４６ｂの各容量は、入力用グランド端子４１が接続される複数個のコンデンサ４２ａ，４２ｂの各容量よりも大きい容量となっている。

次に、図３に基づいて本発明の増幅回路の別の実施形態について説明する。
なお、上述した実施形態と同一の構成については同一の符号を付し、説明を省略する場合もある。また図３では、マイクロフォンについては省略して図示している。
本実施形態では、出力用のスピーカ４９に対してトランス５２によってインピーダンス整合をとったものである。ＰＮＰトランジスタＱ１のコレクタにトランス５２の一次巻線Ｌ１の一端が接続されており、トランス５２の一次巻線Ｌ１の他端にはＮＰＮトランジスタＱ２のコレクタが接続されて構成されている。

トランス５２の二次巻線Ｌ２の両端に出力手段であるスピーカ４９が接続されている。
ただし、スピーカ４９と二次巻線Ｌ２とを接続する接続線の中途部は、直流電源３４の正極３６と負極３８との間に複数個接続されたコンデンサ４６ａ，４６ｂの間（中点）に接続される。コンデンサ４６ａとコンデンサ４６ｂは全く同じ容量である。
なお、出力用グランド端子４７が接続される複数個のコンデンサ４６ａ，４６ｂの各容量は、入力用グランド端子４１が接続される複数個のコンデンサ４２ａ，４２ｂの各容量よりも大きい容量となっている。

次に、図４に基づいて本発明の増幅回路の別の実施形態について説明する。
なお、上述した実施形態と同一の構成については同一の符号を付し、説明を省略する場合もある。また図４では、マイクロフォン及びスピーカについては省略して図示している。
本実施形態は、増幅部としてＮＰＮトランジスタＱ３を１つ用いただけの増幅回路を採用している。具体的には、ＮＰＮトランジスタＱ３のベースはバイアス抵抗Ｒ１とＲ２の中点に接続され、コレクタはコレクタ抵抗ＲＣを介して直流電源３４の正極３６に接続されている。ＮＰＮトランジスタＱ３のエミッタは、エミッタ抵抗ＲＥを介して直流電源３４の負極３８に接続されている。

このトランジスタＱ３を用いた増幅部はエミッタ接地回路であり、ＮＰＮトランジスタＱ３のコレクタに出力端子４４が設けられている。
出力用グランド端子４７は、直流電源３４の正極３６と負極３８との間に複数個接続されたコンデンサ４６ａ，４６ｂの間に設けられる。コンデンサ４６ａとコンデンサ４６ｂは全く同じ容量である。
なお、出力用グランド端子４７が接続される複数個のコンデンサ４６ａ，４６ｂの各容量は、入力用グランド端子４１が接続される複数個のコンデンサ４２ａ，４２ｂの各容量よりも大きい容量となっている。

上述してきたように、各実施形態では入力側のグランドと出力側のグランドを、直流電源の正極と負極との間に複数個配置されたコンデンサ群の中点に配置するようにした。
しかし、本発明では、このような実施形態に限定されることはなく、少なくとも入力側と出力側のいずれか一方のグランドを、直流電源の正極と負極との間に複数個配置されたコンデンサ群の中点に配置してもよい。

また、上述した各実施形態では、入力側に配置されたコンデンサと、出力側に配置されたコンデンサとでは、出力側に配置したコンデンサ容量の方が大きいと説明したが、特に出力側に配置したコンデンサ容量の方が大きいものに限定しなくてもよい。

以上、本発明につき好適な実施形態を挙げて種々説明したが、本発明はこの実施形態に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。

本発明に係る増幅回路の概略の説明図である。増幅回路の第１の実施形態を示す回路図である。増幅回路の第２の実施形態を示す回路図である。増幅回路の第３の実施形態の回路図である。従来の増幅回路の一例を示す回路図である。

符号の説明

３０増幅回路
３２増幅部
３４直流電源
３６正極
３８負極
４０入力端子
４１入力用グランド端子
４２ａ，４２ｂコンデンサ
４３マイクロフォン
４３ａ入力端子
４３ｂグランド端子
４４出力端子
４６ａ，４６ｂコンデンサ
４７出力用グランド端子
４９スピーカ
４９ａ出力端子
４９ｂグランド端子
５０プッシュプル回路
５２トランス

Claims

入力信号を増幅した出力信号を出力する増幅回路において、
入力信号が入力される入力部と、出力信号が出力される出力部とを有する増幅部が設けられ、
増幅部を駆動して出力信号を生成させるための直流電源が設けられ、
前記直流電源の正極と負極との間において接続され、正極側と負極側とで同一容量となる中点が形成されるように複数個のコンデンサが設けられ、
前記入力信号のグランド側が接続される入力側グランド端子または前記出力信号のグランド側が接続される出力側グランド端子の少なくともいずれか一方が、複数個のコンデンサの中点に設けられていることを特徴とする増幅回路。
前記入力側グランド端子が設けられる前記中点を構成する複数個のコンデンサからなる入力側コンデンサ群と、
前記出力側グランド端子が設けられる前記中点を構成する複数個のコンデンサからなる出力側コンデンサ群とが設けられていることを特徴とする請求項１記載の増幅回路。
前記出力側コンデンサ群を構成するコンデンサの容量は、前記入力側コンデンサ群を構成するコンデンサの容量よりも大であることを特徴とする請求項２記載の増幅回路。
前記増幅部は、プッシュプル回路であることを特徴とする請求項１〜請求項３のうちのいずれか１項記載の増幅回路。