JP3972601B2 - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP3972601B2 JP3972601B2 JP2001145328A JP2001145328A JP3972601B2 JP 3972601 B2 JP3972601 B2 JP 3972601B2 JP 2001145328 A JP2001145328 A JP 2001145328A JP 2001145328 A JP2001145328 A JP 2001145328A JP 3972601 B2 JP3972601 B2 JP 3972601B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- amplitude center
- resistor
- vref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、交流信号の振幅中心レベルをシフトするレベルシフト回路に関する。
【０００２】
【従来の技術】
１電源の増幅回路においては、回路内で電源電圧が変わった場合に、信号の振幅中心レベルをシフトすることが必要となる。例えば、携帯機器においては３．６Ｖのリチウムイオン電池が用いられるが、その制御段においては、電池電源をレギュレータによって３．０Ｖまで下げて使用され、パワー段においてレギュレータを通さない３．６Ｖが直接使用される。このような場合、制御段の増幅回路は、信号の振幅中心レベルが１．５Ｖとなり、一方、パワー段においては、振幅中心レベルが１．８Ｖとなる。したがって、このような回路においては、パワー段において、レベルシフト回路によって振幅中心レベルを１．８Ｖまで上げる必要がある。
【０００３】
従来、この種のレベルシフト回路として、図６に示す回路が知られている。この図に示す回路において、抵抗１，２および演算増幅器３によって構成される増幅回路４の振幅中心はＶref１である（符号Ｗ１参照）。そして、この増幅回路４の出力をコンデンサ５および増幅回路９によって、振幅中心がＶref２の信号にレベルシフトしている。すなわち、増幅回路４が形成された集積回路の外部に直流カット用のコンデンサ５を用意し、増幅回路４の出力を、このコンデンサ５を通して、抵抗６，７および演算増幅器８からなる増幅回路９の入力端へ印加し、また、演算増幅器８の非反転入力端へ基準電圧Ｖref２を印加している。これにより、増幅回路９の出力は、同図に符号Ｗ２にて示すように、振幅中心がＶref２の信号となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来のレベルシフト回路は、集積回路だけで回路が構成できず、外付けで大きな容量のコンデンサ５が必要となる。このため、集積回路にコンデンサ用の端子が必要となり、製造工数が増加する欠点がある。また、上記の構成によれば、基準電圧としてＶref１、Ｖref２の２種が必要となり、基準電圧発生の回路が複雑になる欠点がある。
【０００５】
この発明は、このような事情を考慮してなされたもので、その目的は、外付けのコンデンサを必要とせず、かつ、基準電圧も１電圧でよいレベルシフト回路を提供することにある。
【０００６】
【課題を解決するための手段】
この発明は上記の課題を解決すべくなされたもので、本発明に係るレベルシフト回路は、第１の電源電圧に対応した第１の振幅中心レベルを持つ信号を、第２の電源電圧に対応した第２の振幅中心レベルを持つ信号にレベルシフトするレベルシフト回路であって、一端に前記入力信号が印加される入力抵抗と、反転入力端に前記入力抵抗の他端が接続され、非反転入力端に前記第１の振幅中心レベルが参照電圧として印加された増幅器と、前記増幅器の反転入力端および出力端間に介挿された帰還抵抗と、前記増幅器の反転入力端および所定の定電圧点間に接続されたレベルシフト用抵抗とを具備し、前記第１の振幅中心レベルをＶｒｅｆ、前記第２の振幅中心レベルをＶｃ、前記帰還抵抗の値をＲ１、前記レベルシフト用抵抗の値をＲ０とすると、その電圧シフト量ΔＶは、ΔＶ＝Ｖｃ−Ｖｒｅｆ＝（Ｒ１／Ｒ０）Ｖｒｅｆであることを特徴とする。
【０００７】
また、本発明に係るレベルシフト回路は、前記レベルシフト用抵抗に代えて、定電流源を設け、前記定電流源の電流値をｉとすると、その電圧シフト量ΔＶは、ΔＶ＝Ｖｃ−Ｖｒｅｆ＝Ｒ１・ｉであることを特徴とする。
また、本発明に係るレベルシフト回路は、複数の電源電圧に対処できるように、前記レベルシフト用抵抗に代えて、直列接続された複数の抵抗と、前記抵抗の接続点と前記定電圧点との間に介挿されたスイッチング手段とからなる抵抗回路を挿入し、前記スイッチング手段によって前記定電圧点との間に接続される前記抵抗の値をＲｘとすると、その電圧シフト量ΔＶは、ΔＶ＝Ｖｃ−Ｖｒｅｆ＝（Ｒ１／Ｒｘ）Ｖｒｅｆであることを特徴とする。
【０００８】
【発明の実施の形態】
以下、図面を参照し、この発明の一実施の形態について説明する。図１はこの発明の第１の実施の形態によるレベルシフト回路１１の構成を示す回路図であり、この図に示すレベルシフト回路１１は、抵抗１、２および演算増幅器３から構成され、振幅中心がＶrefである増幅回路４の出力を、振幅中心がＶc（Ｖc＞Ｖref）の信号にレベルシフトする回路である。
【０００９】
すなわち、このレベルシフト回路１１は、演算増幅器１２と、一端が増幅回路４の出力端に接続され、他端が演算増幅器１２の反転入力端に接続された入力抵抗１３と、一端が演算増幅器１２の反転入力端に接続され、他端が接地されたレベルシフト用抵抗１４（値Ｒ0）と、演算増幅器１２のフィードバック抵抗１５（値Ｒ1）とから構成され、演算増幅器１２の非反転入力端へ基準電圧Ｖrefが印加されている。
【００１０】
このような構成によれば、抵抗１４を接続したことにより演算増幅器１２の反転入力端の電位が下がろうとし、この電位の低下を打ち消すため、演算増幅器１２の出力電圧が上昇する。すなわち、このレベルシフト回路１１の出力信号は、増幅回路４の出力を一定量シフトした信号となる（符号Ｗ３の波形参照）。そして、そのシフト量△Ｖは、レベルシフト回路１１の出力信号の振幅中心をＶcとすると、
△Ｖ＝Ｖc−Ｖref＝（Ｒ1／Ｒ0）Ｖref
となる。
なお、上述したレベルシフト回路１１において、抵抗１４に代えて定電流源を用いてもよい。図２はこの場合の回路構成を示す回路図であり、定電流源１４ａの電流をｉとすると、
△Ｖ＝Ｖc−Ｖref＝Ｒ１・ｉ
となる。
【００１１】
図３はこの発明の第２の実施形態によるレベルシフト回路２１の構成を示す回路図である。この図に示すレベルシフト回路２１は、図１に示すレベルシフト回路１１における抵抗１４に代えて、演算増幅器１２と（＋）電源端子との間に抵抗２２（値Ｒ0）を挿入したものである。この回路によれば、増幅回路４の出力信号を一定量（−）方向へシフトすることができ（符号Ｗ４の波形参照）、また、そのシフト量△Ｖは、
△Ｖ＝Ｖref−Ｖc＝（Ｒ1／Ｒ0）Ｖref
となる。
なお、上述したレベルシフト回路２１において、抵抗２２に代えて定電流源を用いてもよい。図４はこの場合の回路構成を示す回路図であり、定電流源２２ａの電流をｉとすると、
△Ｖ＝Ｖref−Ｖc＝Ｒ１・ｉ
となる。
【００１２】
図５はこの発明の第３の実施の形態によるレベルシフト回路３１の構成を示す回路図である。この図に示すレベルシフト回路３１は、図１における抵抗１４に代えて抵抗回路３２が設けられている。この抵抗回路３２は、直列接続されたレベルシフト用抵抗３３（値Ｒ３）、３４（値Ｒ４）、３５（値Ｒ５）とＦＥＴ（電界効果トランジスタ）３７〜４２から構成され、抵抗３３の一端が演算増幅器１２の反転入力端に接続され、抵抗３３，３４の接続点と接地間にＦＥＴ３７，３８の直列接続回路が接続され、抵抗３４，３５の接続点と接地間にＦＥＴ３９，４０の直列接続回路が接続され、抵抗３５の他端と接地間にＦＥＴ４１，４２の直列接続回路が接続されている。そして、ＦＥＴ３７、３８のゲートには各々、制御信号Ｓ１、Ｓ０が印加され、ＦＥＴ３９、４０のゲートには各々、制御信号Ｓ１、／Ｓ０（／は反転を示す）が印加され、ＦＥＴ４１、４２のゲートには各々、制御信号／Ｓ１、／Ｓ０が印加されている。
【００１３】
このような構成において、制御信号Ｓ１，Ｓ０が「Ｌ、Ｈ」（Ｌ；ロー、Ｈ；ハイ）の場合、ＦＥＴ３７〜４２がいずれもオフとなり、抵抗回路３２は不動作となる。この場合、増幅回路４の出力はシフトされることなく、単に増幅されてレベルシフト回路３１から出力される。制御信号Ｓ１、Ｓ０が「Ｌ、Ｌ」の場合は、ＦＥＴ４１、４２がオンとなり、演算増幅器１２の反転入力端と接地間に抵抗３３，３４，３５の直列接続回路が接続される。これにより、増幅回路４の出力信号がレベルシフト回路３１によって次式で示す電圧△Ｖだけ高い方へシフトされる（符号Ｗ５参照）。
△Ｖ＝Ｖc−Ｖref＝｛Ｒ1／（Ｒ3＋Ｒ4＋Ｒ5）｝Ｖref
【００１４】
また、制御信号Ｓ１、Ｓ０が「Ｈ、Ｌ」の場合は、ＦＥＴ３９、４０がオンとなり、演算増幅器１２の反転入力端と接地間に抵抗３３，３４の直列接続回路が接続される。これにより、増幅回路４の出力信号がレベルシフト回路３１によって次式で示す電圧△Ｖだけ高い方へシフトされる。
△Ｖ＝Ｖc−Ｖref＝｛Ｒ1／（Ｒ3＋Ｒ4）｝Ｖref
同様に、制御信号Ｓ１、Ｓ０が「Ｈ、Ｈ」の場合は、ＦＥＴ４１、４２がオンとなり、増幅回路４の出力信号がレベルシフト回路３１によって次式で示す電圧△Ｖだけ高い方へシフトされる。
△Ｖ＝Ｖc−Ｖref＝｛Ｒ1／Ｒ3｝Ｖref
【００１５】
このように、上記の実施形態によれば、制御信号Ｓ１、Ｓ０によってシフトレベルを変えることができ、これにより、制御信号Ｓ１、Ｓ０を変えるだけで複数の電源に対処することが可能となる。
【００１６】
なお、図５における抵抗３３〜３５は各々定電流源に置き換えることができる。
また、図１における抵抗１４、図３における抵抗２２、図５における抵抗３３〜３５の他方の接続点は、接地、（＋）電源電圧に限らず、シフト量に応じた任意の電圧に接続可能である。
【００１７】
【発明の効果】
以上説明したように、この発明によれば、外付けのコンデンサを用いずにレベルシフトすることができる。これにより、集積回路だけでレベルシフト回路を構成することができ、製造工数をへらすことができる効果が得られる。また、この発明によれば、基準電圧として２電圧を作る必要がなく、基準電圧発生の回路が簡単になる利点が得られる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態によるレベルシフト回路１１の構成を示すブロック図である。
【図２】 同レベルシフト回路１１の変形例を示す回路図である。
【図３】 この発明の第２の実施形態によるレベルシフト回路２１の構成を示すブロック図である。
【図４】 同レベルシフト回路２１の変形例を示す回路図である。
【図５】 この発明の第３の実施形態によるレベルシフト回路の構成を示すブロック図である。
【図６】 従来のレベルシフト回路の構成を示すブロック図である。
【符号の説明】
１１、２１、３１…レベルシフト回路、１２…演算増幅器、１３…入力抵抗、１４、２２…レベルシフト用抵抗、１４ａ、２２ａ…定電流源、１５…フィードバック抵抗、３２…抵抗回路、３３，３４，３５…レベルシフト用抵抗、３７，３８，３９，４０，４１，４２…ＦＥＴ。
【発明の属する技術分野】
この発明は、交流信号の振幅中心レベルをシフトするレベルシフト回路に関する。
【０００２】
【従来の技術】
１電源の増幅回路においては、回路内で電源電圧が変わった場合に、信号の振幅中心レベルをシフトすることが必要となる。例えば、携帯機器においては３．６Ｖのリチウムイオン電池が用いられるが、その制御段においては、電池電源をレギュレータによって３．０Ｖまで下げて使用され、パワー段においてレギュレータを通さない３．６Ｖが直接使用される。このような場合、制御段の増幅回路は、信号の振幅中心レベルが１．５Ｖとなり、一方、パワー段においては、振幅中心レベルが１．８Ｖとなる。したがって、このような回路においては、パワー段において、レベルシフト回路によって振幅中心レベルを１．８Ｖまで上げる必要がある。
【０００３】
従来、この種のレベルシフト回路として、図６に示す回路が知られている。この図に示す回路において、抵抗１，２および演算増幅器３によって構成される増幅回路４の振幅中心はＶref１である（符号Ｗ１参照）。そして、この増幅回路４の出力をコンデンサ５および増幅回路９によって、振幅中心がＶref２の信号にレベルシフトしている。すなわち、増幅回路４が形成された集積回路の外部に直流カット用のコンデンサ５を用意し、増幅回路４の出力を、このコンデンサ５を通して、抵抗６，７および演算増幅器８からなる増幅回路９の入力端へ印加し、また、演算増幅器８の非反転入力端へ基準電圧Ｖref２を印加している。これにより、増幅回路９の出力は、同図に符号Ｗ２にて示すように、振幅中心がＶref２の信号となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来のレベルシフト回路は、集積回路だけで回路が構成できず、外付けで大きな容量のコンデンサ５が必要となる。このため、集積回路にコンデンサ用の端子が必要となり、製造工数が増加する欠点がある。また、上記の構成によれば、基準電圧としてＶref１、Ｖref２の２種が必要となり、基準電圧発生の回路が複雑になる欠点がある。
【０００５】
この発明は、このような事情を考慮してなされたもので、その目的は、外付けのコンデンサを必要とせず、かつ、基準電圧も１電圧でよいレベルシフト回路を提供することにある。
【０００６】
【課題を解決するための手段】
この発明は上記の課題を解決すべくなされたもので、本発明に係るレベルシフト回路は、第１の電源電圧に対応した第１の振幅中心レベルを持つ信号を、第２の電源電圧に対応した第２の振幅中心レベルを持つ信号にレベルシフトするレベルシフト回路であって、一端に前記入力信号が印加される入力抵抗と、反転入力端に前記入力抵抗の他端が接続され、非反転入力端に前記第１の振幅中心レベルが参照電圧として印加された増幅器と、前記増幅器の反転入力端および出力端間に介挿された帰還抵抗と、前記増幅器の反転入力端および所定の定電圧点間に接続されたレベルシフト用抵抗とを具備し、前記第１の振幅中心レベルをＶｒｅｆ、前記第２の振幅中心レベルをＶｃ、前記帰還抵抗の値をＲ１、前記レベルシフト用抵抗の値をＲ０とすると、その電圧シフト量ΔＶは、ΔＶ＝Ｖｃ−Ｖｒｅｆ＝（Ｒ１／Ｒ０）Ｖｒｅｆであることを特徴とする。
【０００７】
また、本発明に係るレベルシフト回路は、前記レベルシフト用抵抗に代えて、定電流源を設け、前記定電流源の電流値をｉとすると、その電圧シフト量ΔＶは、ΔＶ＝Ｖｃ−Ｖｒｅｆ＝Ｒ１・ｉであることを特徴とする。
また、本発明に係るレベルシフト回路は、複数の電源電圧に対処できるように、前記レベルシフト用抵抗に代えて、直列接続された複数の抵抗と、前記抵抗の接続点と前記定電圧点との間に介挿されたスイッチング手段とからなる抵抗回路を挿入し、前記スイッチング手段によって前記定電圧点との間に接続される前記抵抗の値をＲｘとすると、その電圧シフト量ΔＶは、ΔＶ＝Ｖｃ−Ｖｒｅｆ＝（Ｒ１／Ｒｘ）Ｖｒｅｆであることを特徴とする。
【０００８】
【発明の実施の形態】
以下、図面を参照し、この発明の一実施の形態について説明する。図１はこの発明の第１の実施の形態によるレベルシフト回路１１の構成を示す回路図であり、この図に示すレベルシフト回路１１は、抵抗１、２および演算増幅器３から構成され、振幅中心がＶrefである増幅回路４の出力を、振幅中心がＶc（Ｖc＞Ｖref）の信号にレベルシフトする回路である。
【０００９】
すなわち、このレベルシフト回路１１は、演算増幅器１２と、一端が増幅回路４の出力端に接続され、他端が演算増幅器１２の反転入力端に接続された入力抵抗１３と、一端が演算増幅器１２の反転入力端に接続され、他端が接地されたレベルシフト用抵抗１４（値Ｒ0）と、演算増幅器１２のフィードバック抵抗１５（値Ｒ1）とから構成され、演算増幅器１２の非反転入力端へ基準電圧Ｖrefが印加されている。
【００１０】
このような構成によれば、抵抗１４を接続したことにより演算増幅器１２の反転入力端の電位が下がろうとし、この電位の低下を打ち消すため、演算増幅器１２の出力電圧が上昇する。すなわち、このレベルシフト回路１１の出力信号は、増幅回路４の出力を一定量シフトした信号となる（符号Ｗ３の波形参照）。そして、そのシフト量△Ｖは、レベルシフト回路１１の出力信号の振幅中心をＶcとすると、
△Ｖ＝Ｖc−Ｖref＝（Ｒ1／Ｒ0）Ｖref
となる。
なお、上述したレベルシフト回路１１において、抵抗１４に代えて定電流源を用いてもよい。図２はこの場合の回路構成を示す回路図であり、定電流源１４ａの電流をｉとすると、
△Ｖ＝Ｖc−Ｖref＝Ｒ１・ｉ
となる。
【００１１】
図３はこの発明の第２の実施形態によるレベルシフト回路２１の構成を示す回路図である。この図に示すレベルシフト回路２１は、図１に示すレベルシフト回路１１における抵抗１４に代えて、演算増幅器１２と（＋）電源端子との間に抵抗２２（値Ｒ0）を挿入したものである。この回路によれば、増幅回路４の出力信号を一定量（−）方向へシフトすることができ（符号Ｗ４の波形参照）、また、そのシフト量△Ｖは、
△Ｖ＝Ｖref−Ｖc＝（Ｒ1／Ｒ0）Ｖref
となる。
なお、上述したレベルシフト回路２１において、抵抗２２に代えて定電流源を用いてもよい。図４はこの場合の回路構成を示す回路図であり、定電流源２２ａの電流をｉとすると、
△Ｖ＝Ｖref−Ｖc＝Ｒ１・ｉ
となる。
【００１２】
図５はこの発明の第３の実施の形態によるレベルシフト回路３１の構成を示す回路図である。この図に示すレベルシフト回路３１は、図１における抵抗１４に代えて抵抗回路３２が設けられている。この抵抗回路３２は、直列接続されたレベルシフト用抵抗３３（値Ｒ３）、３４（値Ｒ４）、３５（値Ｒ５）とＦＥＴ（電界効果トランジスタ）３７〜４２から構成され、抵抗３３の一端が演算増幅器１２の反転入力端に接続され、抵抗３３，３４の接続点と接地間にＦＥＴ３７，３８の直列接続回路が接続され、抵抗３４，３５の接続点と接地間にＦＥＴ３９，４０の直列接続回路が接続され、抵抗３５の他端と接地間にＦＥＴ４１，４２の直列接続回路が接続されている。そして、ＦＥＴ３７、３８のゲートには各々、制御信号Ｓ１、Ｓ０が印加され、ＦＥＴ３９、４０のゲートには各々、制御信号Ｓ１、／Ｓ０（／は反転を示す）が印加され、ＦＥＴ４１、４２のゲートには各々、制御信号／Ｓ１、／Ｓ０が印加されている。
【００１３】
このような構成において、制御信号Ｓ１，Ｓ０が「Ｌ、Ｈ」（Ｌ；ロー、Ｈ；ハイ）の場合、ＦＥＴ３７〜４２がいずれもオフとなり、抵抗回路３２は不動作となる。この場合、増幅回路４の出力はシフトされることなく、単に増幅されてレベルシフト回路３１から出力される。制御信号Ｓ１、Ｓ０が「Ｌ、Ｌ」の場合は、ＦＥＴ４１、４２がオンとなり、演算増幅器１２の反転入力端と接地間に抵抗３３，３４，３５の直列接続回路が接続される。これにより、増幅回路４の出力信号がレベルシフト回路３１によって次式で示す電圧△Ｖだけ高い方へシフトされる（符号Ｗ５参照）。
△Ｖ＝Ｖc−Ｖref＝｛Ｒ1／（Ｒ3＋Ｒ4＋Ｒ5）｝Ｖref
【００１４】
また、制御信号Ｓ１、Ｓ０が「Ｈ、Ｌ」の場合は、ＦＥＴ３９、４０がオンとなり、演算増幅器１２の反転入力端と接地間に抵抗３３，３４の直列接続回路が接続される。これにより、増幅回路４の出力信号がレベルシフト回路３１によって次式で示す電圧△Ｖだけ高い方へシフトされる。
△Ｖ＝Ｖc−Ｖref＝｛Ｒ1／（Ｒ3＋Ｒ4）｝Ｖref
同様に、制御信号Ｓ１、Ｓ０が「Ｈ、Ｈ」の場合は、ＦＥＴ４１、４２がオンとなり、増幅回路４の出力信号がレベルシフト回路３１によって次式で示す電圧△Ｖだけ高い方へシフトされる。
△Ｖ＝Ｖc−Ｖref＝｛Ｒ1／Ｒ3｝Ｖref
【００１５】
このように、上記の実施形態によれば、制御信号Ｓ１、Ｓ０によってシフトレベルを変えることができ、これにより、制御信号Ｓ１、Ｓ０を変えるだけで複数の電源に対処することが可能となる。
【００１６】
なお、図５における抵抗３３〜３５は各々定電流源に置き換えることができる。
また、図１における抵抗１４、図３における抵抗２２、図５における抵抗３３〜３５の他方の接続点は、接地、（＋）電源電圧に限らず、シフト量に応じた任意の電圧に接続可能である。
【００１７】
【発明の効果】
以上説明したように、この発明によれば、外付けのコンデンサを用いずにレベルシフトすることができる。これにより、集積回路だけでレベルシフト回路を構成することができ、製造工数をへらすことができる効果が得られる。また、この発明によれば、基準電圧として２電圧を作る必要がなく、基準電圧発生の回路が簡単になる利点が得られる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態によるレベルシフト回路１１の構成を示すブロック図である。
【図２】 同レベルシフト回路１１の変形例を示す回路図である。
【図３】 この発明の第２の実施形態によるレベルシフト回路２１の構成を示すブロック図である。
【図４】 同レベルシフト回路２１の変形例を示す回路図である。
【図５】 この発明の第３の実施形態によるレベルシフト回路の構成を示すブロック図である。
【図６】 従来のレベルシフト回路の構成を示すブロック図である。
【符号の説明】
１１、２１、３１…レベルシフト回路、１２…演算増幅器、１３…入力抵抗、１４、２２…レベルシフト用抵抗、１４ａ、２２ａ…定電流源、１５…フィードバック抵抗、３２…抵抗回路、３３，３４，３５…レベルシフト用抵抗、３７，３８，３９，４０，４１，４２…ＦＥＴ。
Claims (2)
- 第１の電源電圧に対応した第１の振幅中心レベルを持つ信号を、第２の電源電圧に対応した前記第１の振幅中心レベルよりも大きな第２の振幅中心レベルを持つ信号にレベルシフトするレベルシフト回路であって、
一端に前記第１の振幅中心レベルを持つ信号が印加される入力抵抗と、
反転入力端に前記入力抵抗の他端が接続され、非反転入力端に前記第１の振幅中心レベルが参照電圧として印加された増幅器と、
前記増幅器の反転入力端および出力端間に介挿された帰還抵抗と、
前記増幅器の反転入力端および所定の定電圧点間に、直列接続された複数の抵抗と該抵抗の接続点と前記定電圧点との間に介挿されたスイッチング手段とからなる抵抗回路と、
を具備し、
前記第１の振幅中心レベルをＶｒｅｆ、前記第２の振幅中心レベルをＶｃ、前記帰還抵抗の値をＲ１、前記スイッチング手段によって前記定電圧点との間に接続される前記抵抗の値をＲｘとすると、その電圧シフト量ΔＶは、
ΔＶ＝Ｖｃ−Ｖｒｅｆ＝（Ｒ１／Ｒｘ）Ｖｒｅｆ
であることを特徴とするレベルシフト回路。 - 第１の振幅中心レベルを持つ信号を、前記第１の振幅中心レベルよりも大きな第２の振幅中心レベルを持つ信号にレベルシフトするレベルシフト回路であって、
一端に前記第１の振幅中心レベルを持つ信号が印加される入力抵抗と、
反転入力端に前記入力抵抗の他端が接続され、非反転入力端に前記第１の振幅中心レベ
ルが参照電圧として印加された増幅器と、
前記増幅器の反転入力端および出力端間に介挿された帰還抵抗と、
前記増幅器の反転入力端および所定の定電圧点間に、直列接続された複数の抵抗と該抵抗の接続点と前記定電圧点との間に介挿されたスイッチング手段とからなる抵抗回路と、
を具備し、
前記第１の振幅中心レベルをＶｒｅｆ、前記第２の振幅中心レベルをＶｃ、前記帰還抵
抗の値をＲ１、前記スイッチング手段によって前記定電圧点との間に接続される前記抵抗の値をＲｘとすると、その電圧シフト量ΔＶは、
ΔＶ＝Ｖｃ−Ｖｒｅｆ＝（Ｒ１／Ｒｘ）Ｖｒｅｆ
であることを特徴とするレベルシフト回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001145328A JP3972601B2 (ja) | 2001-05-15 | 2001-05-15 | レベルシフト回路 |
| US10/137,573 US6696877B2 (en) | 2001-05-15 | 2002-05-02 | Level shift circuit |
| TW091109247A TW541782B (en) | 2001-05-15 | 2002-05-03 | Level shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001145328A JP3972601B2 (ja) | 2001-05-15 | 2001-05-15 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344258A JP2002344258A (ja) | 2002-11-29 |
| JP3972601B2 true JP3972601B2 (ja) | 2007-09-05 |
Family
ID=18991166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001145328A Expired - Fee Related JP3972601B2 (ja) | 2001-05-15 | 2001-05-15 | レベルシフト回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6696877B2 (ja) |
| JP (1) | JP3972601B2 (ja) |
| TW (1) | TW541782B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128599A (ja) * | 2002-09-30 | 2004-04-22 | Ricoh Co Ltd | 演算増幅器及び当該演算増幅器を用いたスピーカアンプ |
| KR100502563B1 (ko) * | 2002-12-04 | 2005-07-20 | 인터피온반도체주식회사 | 직류모터 구동 시스템 |
| JP4669229B2 (ja) * | 2004-03-05 | 2011-04-13 | 旭化成エレクトロニクス株式会社 | 基準電圧発生回路およびミュート回路 |
| JP5779490B2 (ja) | 2011-12-09 | 2015-09-16 | 株式会社メガチップス | 線形増幅回路 |
| JP6592978B2 (ja) * | 2015-06-12 | 2019-10-23 | 富士電機株式会社 | スイッチング電源用制御ｉｃにおける入力前置回路および該入力前置回路を有するスイッチング電源制御装置 |
| JP2020010088A (ja) * | 2018-07-03 | 2020-01-16 | エイブリック株式会社 | 差動増幅回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4207536A (en) * | 1978-03-02 | 1980-06-10 | Michigan Technological University | Dual-adjustment balance circuit for operational amplifiers |
| JPS60117903A (ja) | 1983-11-30 | 1985-06-25 | Hitachi Ltd | レベルシフト回路 |
| JPH0621733A (ja) | 1992-06-30 | 1994-01-28 | Nec Ic Microcomput Syst Ltd | レベルシフト回路 |
| JP3335516B2 (ja) * | 1995-12-19 | 2002-10-21 | 三菱電機株式会社 | 半導体センサ |
| JPH11264842A (ja) * | 1998-03-18 | 1999-09-28 | Fujitsu Ltd | 信号レベルモニタ回路 |
-
2001
- 2001-05-15 JP JP2001145328A patent/JP3972601B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-02 US US10/137,573 patent/US6696877B2/en not_active Expired - Lifetime
- 2002-05-03 TW TW091109247A patent/TW541782B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002344258A (ja) | 2002-11-29 |
| US6696877B2 (en) | 2004-02-24 |
| US20020171465A1 (en) | 2002-11-21 |
| TW541782B (en) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7498879B2 (en) | Summing comparator for higher order class D amplifiers | |
| JP2734265B2 (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| JP2007172222A (ja) | 電源回路 | |
| JP3972601B2 (ja) | レベルシフト回路 | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| JP2623934B2 (ja) | 電流検出回路 | |
| JP7174152B2 (ja) | 定電圧回路及び電子機器 | |
| JPH0521445B2 (ja) | ||
| KR100582172B1 (ko) | Ｄ급 증폭기 | |
| JPH0637553A (ja) | 増幅器用ダイナミック制限回路 | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| JP3124179B2 (ja) | パルス幅変調回路 | |
| EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
| JP6032243B2 (ja) | 電流電圧変換回路及び自励発振回路 | |
| JP2001160721A (ja) | 電力増幅回路 | |
| JPH10283090A (ja) | マイクロコンピュータ | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| JP3771718B2 (ja) | パワーアンプ及びこれを用いたモータ駆動回路 | |
| JP2006129107A (ja) | 信号増幅装置 | |
| KR100524882B1 (ko) | 온도 보상 기능과 넓은 동작 범위를 갖는 전력 증폭기 | |
| KR20010020992A (ko) | 안정된 기준전압을 발생하는 기준전압발생회로 및 이를사용하는 반도체장치 | |
| KR910007623Y1 (ko) | 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로 | |
| JP2768013B2 (ja) | 分周器 | |
| JPH07234731A (ja) | 可変電流源回路 | |
| JPH1028044A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140622 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |