JP2020010088A - 差動増幅回路 - Google Patents

差動増幅回路 Download PDF

Info

Publication number
JP2020010088A
JP2020010088A JP2018126682A JP2018126682A JP2020010088A JP 2020010088 A JP2020010088 A JP 2020010088A JP 2018126682 A JP2018126682 A JP 2018126682A JP 2018126682 A JP2018126682 A JP 2018126682A JP 2020010088 A JP2020010088 A JP 2020010088A
Authority
JP
Japan
Prior art keywords
input
gate
differential amplifier
input transistor
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018126682A
Other languages
English (en)
Inventor
英幸 澤井
Hideyuki Sawai
英幸 澤井
勉 冨岡
Tsutomu Tomioka
勉 冨岡
忠克 黒田
Tadakatsu Kuroda
忠克 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018126682A priority Critical patent/JP2020010088A/ja
Priority to US16/444,610 priority patent/US11012041B2/en
Priority to TW108121167A priority patent/TWI802714B/zh
Priority to KR1020190075886A priority patent/KR20200004247A/ko
Priority to CN201910589236.6A priority patent/CN110677130A/zh
Publication of JP2020010088A publication Critical patent/JP2020010088A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45042—One or more resistors are added or changed as balancing to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45044—One or more switches are opened or closed to balance the dif amp to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means

Abstract

【課題】増幅率に影響を与えることなく入力トランジスタのオフセット電圧を小さくすることができる差動増幅回路を提供する。【解決手段】差動増幅回路は、第１入力端子ＩＮ１に入力された信号をゲートに受ける第１入力トランジスタ１と、第２入力端子ＩＮ２に入力された信号をゲートに受ける第２入力トランジスタ２と、第１入力端子と第１入力トランジスタのゲートの間と、第２入力端子と第２入力トランジスタのゲートの間の少なくとも一方に接続されオフセット電圧を調整する可変抵抗回路１２、１３とを備える。【選択図】図１

Description

本発明は、差動増幅回路に関する。
差動増幅回路は、２つ入力端子に入力された信号の差を増幅する回路である。差動増幅回路を構成する入力トランジスタにばらつきが生じると、差動増幅回路の出力信号にオフセット電圧が生じる。特許文献１には、オフセット電圧が小さくなるように調整を行うオフセット電圧調整回路を備えた差動増幅回路が開示されている。
図４は、特許文献１で開示された差動増幅回路を示す回路図である。従来の差動増幅回路は、入力トランジスタ１、２と、ＰＭＯＳトランジスタ３、４と、電流源５と、オフセット電圧調整回路６を備えている。
従来の差動増幅回路は、オフセット電圧調整回路６のヒューズを選択的に切断して、入力トランジスタ１、２と電流源５の間の抵抗値を調整することで、オフセット電圧を小さくすることが出来る。
特開２００８−６７１８８号公報
しかしながら、従来の差動増幅回路は、オフセット電圧調整回路６が入力トランジスタの電流経路に備えられているので、ヒューズの切断によって入力トランジスタの電流経路の抵抗値が変化して、従って差動増幅回路の増幅率が変化するという課題がある。
本発明は、増幅率に影響を与えることなく入力トランジスタのオフセット電圧を小さくすることが可能な差動増幅回路を提供することを目的とする。
本発明の差動増幅回路は、
第１入力端子に入力された信号をゲートに受ける第１入力トランジスタと、
第２入力端子に入力された信号をゲートに受ける第２入力トランジスタと、
前記第１入力端子と前記第１入力トランジスタのゲートの間と、前記第２入力端子と前記第２入力トランジスタのゲートの間の少なくとも一方に接続されたオフセット電圧調整回路と、を備えることを特徴とする
本発明の差動増幅回路によれば、オフセット電圧調整回路が入力トランジスタのゲートに備えられているため、入力トランジスタの電流経路の抵抗値が変化しないので、増幅率に影響を与えることなく、入力トランジスタのオフセット電圧を小さくすることが可能となる。
第１の実施形態の差動増幅回路を示す回路図である。 第２の実施形態の差動増幅回路を示す回路図である。 第２の実施形態の差動増幅回路の他の例を示す回路図である。 従来の差動増幅回路を示す回路図である。
以下、図面を参照しながら本発明を実施するための形態について詳細に説明する。
図１は、本発明の第１の実施形態の差動増幅回路を示す回路図である。
本実施形態の差動増幅回路は、入力トランジスタ１、２と、ＰＭＯＳトランジスタ３、４と、電流源５、１０、１１と、抵抗回路とヒューズ回路を有する可変抵抗回路１２、１３を備えている。可変抵抗回路１２、１３と電流源１０、１１は、オフセット電圧調整回路を構成している。
ＰＭＯＳトランジスタ３、４はカレントミラー回路を構成しており、電源端子ＶＤＤと入力トランジスタ１及び入力トランジスタ２のドレインに接続されている。電流源５は、入力トランジスタ１及び入力トランジスタ２のソースとＧＮＤ端子の間に接続されている。
可変抵抗回路１２は、入力端子ＩＮ１と入力トランジスタ１のゲートの間に接続されている。可変抵抗回路１３は、入力端子ＩＮ２と入力トランジスタ２のゲートの間に接続されている。電流源１０は、入力トランジスタ１のゲートとＧＮＤ端子の間に接続されている。電流源１１は、入力トランジスタ２のゲートとＧＮＤ端子の間に接続されている。出力端子ＯＵＴは、入力トランジスタ２のドレインに接続されている。
可変抵抗回路１２は、ヒューズが切断された抵抗に電流源１０の電流が流れることによって電圧が降下して、入力トランジスタ１のゲート電圧を調整する。可変抵抗回路１３は、ヒューズが切断された抵抗に電流源１１の電流が流れることによって電圧が降下して、入力トランジスタ２のゲート電圧を調整する。即ち、可変抵抗回路１２（１３）の抵抗値と電流源１０（１１）の電流値によって調整電圧Ｖａｄｊが決定される。
次に、本実施形態の差動増幅回路のオフセット電圧の調整方法について説明する。
入力端子ＩＮ１にバイアス電圧Ｖ１を入力して、入力端子ＩＮ２の電圧を０Ｖから除々に上昇させ、出力端子ＯＵＴの電圧が低下したときの入力端子ＩＮ２の電圧をＶ２とする。このときの電圧Ｖ１と電圧Ｖ２の差がオフセット電圧Ｖｏｆであり、例えばＶｏｆ＝Ｖ１−Ｖ２と表わすことが出来る。
このオフセット電圧Ｖｏｆが相殺される調整電圧Ｖａｄｊになるように、可変抵抗回路１２または１３のヒューズを適宜選択して切断する。例えば、オフセット電圧Ｖｏｆが正の値（Ｖ１＞Ｖ２）になった場合は、可変抵抗回路１２のヒューズを切断する。また、オフセット電圧Ｖｏｆが負の値（Ｖ２＞Ｖ１）になった場合は、可変抵抗回路１３のヒューズを切断する。
以上説明したように、第1の実施形態の差動増幅回路は、オフセット電圧調整回路が入力トランジスタのゲートに備えられているため、入力トランジスタの電流経路の抵抗値が変化しないので、増幅率に影響を与えることなく、入力トランジスタのオフセット電圧を小さくすることができる。
次に、図２を参照して、第２の実施形態の差動増幅回路について説明する。
第２の実施形態の差動増幅回路は、オフセット電圧調整回路として、可変抵抗回路１２、１３の代わりに抵抗２２、２３を備え、電流源１０、１１の代わりに可変電流源２０、２１を備えた構成になっている。
その他の構成については、第１の実施形態と同様であるため、同一の構成要素には同一の符号を付して、その説明は適宜省略する。
抵抗２２は、入力端子ＩＮ１と入力トランジスタ１のゲートの間に接続されている。抵抗２３は、入力端子ＩＮ２と入力トランジスタ２のゲートの間に接続されている。可変電流源２０は、入力トランジスタ１のゲートとＧＮＤ端子の間に接続されている。可変電流源２１は、入力トランジスタ２のゲートとＧＮＤ端子の間に接続されている。
可変電流源２０、２１は、電流源と、カレントミラー回路を構成するＮＭＯＳトランジスタと、ヒューズで構成されている。可変電流源２０は、カレントミラー回路を構成するＮＭＯＳトランジスタに接続されたヒューズの切断によって電流量を調整する。可変電流源２１も同様である。
抵抗２２は、可変電流源２０の電流が流れることによって電圧が降下して、入力トランジスタ１のゲート電圧を調整する。抵抗２３は、可変電流源２１の電流が流れることによって電圧が降下して、入力トランジスタ２のゲート電圧を調整する。即ち、抵抗２２（２３）の抵抗値と可変電流源２０（２１）の電流値によって調整電圧Ｖａｄｊが決定される。
次に、本実施形態の差動増幅回路のオフセット電圧の調整方法について説明する。
オフセット電圧Ｖｏｆが相殺される調整電圧Ｖａｄｊになるように、可変電流源２０または２１のヒューズを適宜選択して切断する。例えば、オフセット電圧Ｖｏｆが正の値（Ｖ１＞Ｖ２）になった場合は、可変電流源２１のヒューズを切断する。また、オフセット電圧Ｖｏｆが負の値（Ｖ２＞Ｖ１）になった場合は、可変電流源２０のヒューズを切断する。
以上説明したように、第２の実施形態の差動増幅回路は、オフセット電圧調整回路が入力トランジスタのゲートに備えられているため、入力トランジスタの電流経路の抵抗値が変化しないので、増幅率に影響を与えることなく、入力トランジスタのオフセット電圧を小さくすることができる。
次に、図３を参照して、第２の実施形態の差動増幅回路の他の例について説明する。
図３の差動増幅回路は、オフセット電圧調整回路として、可変電流源２０の代わりに可変電流源３０を備え、可変電流源２１の代わりに電流源１１を備えた構成になっている。その他の構成については、同一の構成要素には同一の符号を付して、その説明は適宜省略する。
可変電流源３０は、可変電流源２０、２１がヒューズを切断することによって電流を減らす構成であったが、ヒューズを切断することによって電流を増減できるように構成されている。このように構成した可変電流源３０を用いれば、図２の差動増幅回路と同様の効果を得ることが出来る。
以上、本発明の実施形態について説明したが、本発明の差動増幅回路は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
例えば、可変抵抗回路１２、１３は、抵抗とヒューズの数は適宜設定されて良く、またヒューズの代わりにスイッチを用いても良い。また、可変電流源２０、２１、３０は、ＮＭＯＳトランジスタとヒューズの数は適宜設定されて良く、またヒューズの代わりにスイッチを用いても良い。
また、実施形態で説明した差動増幅回路は、この回路構成に限定され無い。例えば、入力トランジスタは、ＰＭＯＳトランジスタで構成されても良い。
なお、本発明の差動増幅回路は、入力トランジスタ１、２のゲートに電流源が接続されていることにより、入力端子ＩＮ１、ＩＮ２にオープンする故障が発生した場合、電流源によって入力端子の電位が不定状態に至ることを抑制することが出来る、と言う効果もある。
１ 第１入力トランジスタ
２ 第２入力トランジスタ
５、１０、１１ 電流源
１２、１３ 可変抵抗回路
２０、２１、３０ 可変電流源

Claims (3)

  1. 第１入力端子に入力された信号をゲートに受ける第１入力トランジスタと、
    第２入力端子に入力された信号をゲートに受ける第２入力トランジスタと、
    前記第１入力端子と前記第１入力トランジスタのゲートの間と、前記第２入力端子と前記第２入力トランジスタのゲートの間の少なくとも一方に接続され、発生する調整電圧によって前記入力トランジスタのオフセット電圧を調整するオフセット電圧調整回路と、
    を備えることを特徴とする差動増幅回路。
  2. 前記オフセット電圧調整回路は、
    前記入力端子と前記入力トランジスタのゲートの間に直列に接続された複数の抵抗を有する可変抵抗回路と、前記可変抵抗回路と前記入力トランジスタのゲートの接続点に接続され、前記可変抵抗回路に電流を流す電流源と、を備え、
    前記可変抵抗回路に前記電流源の電流が流れることによって前記調整電圧が発生する
    ことを特徴とする請求項１の記載の差動増幅回路。
  3. 前記オフセット電圧調整回路は、
    前記入力端子と前記入力トランジスタのゲートの間に接続された抵抗と、前記抵抗と前記入力トランジスタのゲートの間に接続され、前記抵抗に電流を流す可変電流源と、を備え、
    前記抵抗に前記可変電流源の電流が流れることによって前記調整電圧が発生する
    ことを特徴とする請求項１の記載の差動増幅回路。
JP2018126682A 2018-07-03 2018-07-03 差動増幅回路 Pending JP2020010088A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018126682A JP2020010088A (ja) 2018-07-03 2018-07-03 差動増幅回路
US16/444,610 US11012041B2 (en) 2018-07-03 2019-06-18 Differential amplifier circuit
TW108121167A TWI802714B (zh) 2018-07-03 2019-06-19 差動放大電路
KR1020190075886A KR20200004247A (ko) 2018-07-03 2019-06-25 차동 증폭 회로
CN201910589236.6A CN110677130A (zh) 2018-07-03 2019-07-02 差动放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018126682A JP2020010088A (ja) 2018-07-03 2018-07-03 差動増幅回路

Publications (1)

Publication Number Publication Date
JP2020010088A true JP2020010088A (ja) 2020-01-16

Family

ID=69068593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018126682A Pending JP2020010088A (ja) 2018-07-03 2018-07-03 差動増幅回路

Country Status (5)

Country Link
US (1) US11012041B2 (ja)
JP (1) JP2020010088A (ja)
KR (1) KR20200004247A (ja)
CN (1) CN110677130A (ja)
TW (1) TWI802714B (ja)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653749A (ja) * 1992-07-31 1994-02-25 Reader Denshi Kk 広帯域増幅器
JP2002344258A (ja) * 2001-05-15 2002-11-29 Yamaha Corp レベルシフト回路
JP2005072893A (ja) * 2003-08-22 2005-03-17 Matsushita Electric Ind Co Ltd 無線通信受信回路およびそのｄｃオフセット電圧補正方法
US20060077003A1 (en) * 2004-10-08 2006-04-13 Chinq-Shiun Chiu Dc offset calibration apparatus
JP2006179108A (ja) * 2004-12-22 2006-07-06 Sony Corp 信号処理回路及び光ディスク記録再生装置
US20060186954A1 (en) * 2005-02-18 2006-08-24 Rainer Koller Amplifier arrangement, and method for compensating for an offset
JP2009224993A (ja) * 2008-03-14 2009-10-01 Sharp Corp 差動インタフェース装置、表示制御装置、及び表示装置
US20100001792A1 (en) * 2008-07-07 2010-01-07 Chi-Lun Lo Low-noise DC Offset Calibration Circuit and Related Receiver Stage
JP2011083026A (ja) * 2008-10-06 2011-04-21 Panasonic Corp 演算増幅回路及び表示装置
JP2011150582A (ja) * 2010-01-22 2011-08-04 Ricoh Co Ltd 基準電圧発生回路及びそれを用いたアナログ回路
US20130043943A1 (en) * 2011-08-15 2013-02-21 Mu-jung Chen Gain stage with dc offset compensation and method thereof
JP2014045402A (ja) * 2012-08-28 2014-03-13 Nippon Telegr & Teleph Corp <Ntt> 自動オフセット消去回路
JP2014175895A (ja) * 2013-03-11 2014-09-22 Sony Corp 平衡信号処理回路及びアナログ・デジタル変換回路
US20150015333A1 (en) * 2013-07-10 2015-01-15 Fairchild Semiconductor Corporation Differential measurements with a large common mode input voltage
JP2017076878A (ja) * 2015-10-14 2017-04-20 ローム株式会社 オーディオ回路、それを用いた電子機器
JP2018050238A (ja) * 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 可変利得増幅器、方法、および受信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918338A (en) * 1988-10-04 1990-04-17 North American Philips Corporation Drain-biassed transresistance device for continuous time filters
JP2000298566A (ja) 1999-04-14 2000-10-24 Seiko Epson Corp 印刷装置、情報処理装置、これらの制御方法、及び情報記録媒体
JP3452247B2 (ja) 1999-12-28 2003-09-29 セイコーエプソン株式会社 プリンタ、プリンタの制御方法およびプログラムを記録した記録媒体
KR100535442B1 (ko) 2005-04-18 2005-12-09 주식회사 빅솔론 프린팅 장치, 상기 프린팅 장치의 제어 방법 및 상기프린팅 장치를 이용한 데이터 처리 장치
JP2008067188A (ja) 2006-09-08 2008-03-21 Ricoh Co Ltd 差動増幅回路及びその差動増幅回路を使用した充電制御装置
JP4755153B2 (ja) * 2007-08-23 2011-08-24 株式会社リコー 充電回路
US8279475B2 (en) 2008-05-27 2012-10-02 Bixolon Co., Ltd. Printing apparatus and method for processing real-time command using the printing apparatus
JP6207871B2 (ja) * 2013-04-17 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置及びインバータシステム
JP5958774B2 (ja) * 2014-02-04 2016-08-02 株式会社村田製作所 電力増幅モジュール
WO2016035166A1 (ja) * 2014-09-03 2016-03-10 富士通株式会社 電力増幅回路及び半導体集積回路

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653749A (ja) * 1992-07-31 1994-02-25 Reader Denshi Kk 広帯域増幅器
JP2002344258A (ja) * 2001-05-15 2002-11-29 Yamaha Corp レベルシフト回路
JP2005072893A (ja) * 2003-08-22 2005-03-17 Matsushita Electric Ind Co Ltd 無線通信受信回路およびそのｄｃオフセット電圧補正方法
US20060077003A1 (en) * 2004-10-08 2006-04-13 Chinq-Shiun Chiu Dc offset calibration apparatus
JP2006179108A (ja) * 2004-12-22 2006-07-06 Sony Corp 信号処理回路及び光ディスク記録再生装置
US20060186954A1 (en) * 2005-02-18 2006-08-24 Rainer Koller Amplifier arrangement, and method for compensating for an offset
JP2009224993A (ja) * 2008-03-14 2009-10-01 Sharp Corp 差動インタフェース装置、表示制御装置、及び表示装置
US20100001792A1 (en) * 2008-07-07 2010-01-07 Chi-Lun Lo Low-noise DC Offset Calibration Circuit and Related Receiver Stage
JP2011083026A (ja) * 2008-10-06 2011-04-21 Panasonic Corp 演算増幅回路及び表示装置
JP2011150582A (ja) * 2010-01-22 2011-08-04 Ricoh Co Ltd 基準電圧発生回路及びそれを用いたアナログ回路
US20130043943A1 (en) * 2011-08-15 2013-02-21 Mu-jung Chen Gain stage with dc offset compensation and method thereof
JP2014045402A (ja) * 2012-08-28 2014-03-13 Nippon Telegr & Teleph Corp <Ntt> 自動オフセット消去回路
JP2014175895A (ja) * 2013-03-11 2014-09-22 Sony Corp 平衡信号処理回路及びアナログ・デジタル変換回路
US20150015333A1 (en) * 2013-07-10 2015-01-15 Fairchild Semiconductor Corporation Differential measurements with a large common mode input voltage
JP2017076878A (ja) * 2015-10-14 2017-04-20 ローム株式会社 オーディオ回路、それを用いた電子機器
JP2018050238A (ja) * 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 可変利得増幅器、方法、および受信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｐ.Ｒ.グレイ，Ｒ.Ｇ.メイヤー著，永田穣監訳, 超LSIのためのアナログ集積回路設計技術 下, JPN6022042955, 15 December 1990 (1990-12-15), JP, pages 317 - 319, ISSN: 0005021126 *

Also Published As

Publication number Publication date
US20200014348A1 (en) 2020-01-09
TW202007075A (zh) 2020-02-01
KR20200004247A (ko) 2020-01-13
US11012041B2 (en) 2021-05-18
CN110677130A (zh) 2020-01-10
TWI802714B (zh) 2023-05-21

Similar Documents

Publication Publication Date Title
KR100791934B1 (ko) 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
JP6498503B2 (ja) 電流検出回路
KR0159308B1 (ko) 전자회로
JP2005244276A (ja) 差動増幅回路
US11005428B2 (en) Differential input circuit, amplification circuit, and display apparatus
KR102483031B1 (ko) 전류 생성 회로
TW201838327A (zh) 跨導放大器
JP2017079431A (ja) 電圧比較回路
JP6399938B2 (ja) 差動出力バッファ
TWI566518B (zh) 放大器及其放大方法
JP2020010088A (ja) 差動増幅回路
JPH11272786A (ja) 差動増幅回路
US10084419B1 (en) Amplifier
Baxevanakis et al. Rail-to-rail operational amplifier with stabilized frequency response and constant-gm input stage
JP2004120564A (ja) 演算増幅器
JP2007180796A (ja) 差動増幅回路
JP5375422B2 (ja) 半導体電子回路、発振回路およびフリップフロップ回路
JP2014007471A (ja) ヒステリシスコンパレータ回路及びヒステリシスコンパレータ回路の制御方法
JP2008135834A (ja) オペアンプ回路
JP5322758B2 (ja) 出力回路
JP2016096497A (ja) イコライザ回路及び半導体集積装置
JP5203809B2 (ja) 電流ミラー回路
US11362628B2 (en) Input stage for an LVDS receiver circuit
JP7338821B2 (ja) 信号出力回路
JP7244180B2 (ja) 電圧クランプ回路及び集積回路。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230926