KR0159308B1 - 전자회로 - Google Patents

전자회로 Download PDF

Info

Publication number
KR0159308B1
KR0159308B1 KR1019940022809A KR19940022809A KR0159308B1 KR 0159308 B1 KR0159308 B1 KR 0159308B1 KR 1019940022809 A KR1019940022809 A KR 1019940022809A KR 19940022809 A KR19940022809 A KR 19940022809A KR 0159308 B1 KR0159308 B1 KR 0159308B1
Authority
KR
South Korea
Prior art keywords
circuit
current mirror
transistor
electronic circuit
current
Prior art date
Application number
KR1019940022809A
Other languages
English (en)
Other versions
KR950010337A (ko
Inventor
데쯔로 이타쿠라
Original Assignee
사또오 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시끼가이샤 도시바 filed Critical 사또오 후미오
Publication of KR950010337A publication Critical patent/KR950010337A/ko
Application granted granted Critical
Publication of KR0159308B1 publication Critical patent/KR0159308B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

게이트 접지 회로와 그 바이어스 회로를 사용하지 않은 회로 규모가 작은 커런트 미러를 포함하는 고주파 특성이 우수한 전자 회로를 제공하는 것을 목적으로 한다.
커런트 미러 회로의 입력 전류가 흐르는 트랜지스터의 게이트에 인가되는 제어 신호에 대역 제한용의 로우 패스 필터를 구비하고 상기 커런트 미러 회로의 입력 단자와 상기 커런트 미러를 포함하는 전자 회로내의 다른 단자간의 용량에 의해 피드 포워드의 경로를 구성한다.

Description

전자 회로
제1도는 본 발명의 제1실시예를 도시한 구성도.
제2도는 본 발명을 증폭 회로에 적용한 제2실시예의 회로도.
제3도는 제2도에 도시된 제2실시예의 변형인 제3실시예의 회로도.
제4도는 제3도에 도시된 제3실시예에 있어서의 로우 패스 필터를 구체적으로 저항과 용량으로 구성한 제4실시예의 회로도.
제5도는 제4실시예에 있어서 로우 패스 필터를 구성으로 하는 용량을 트랜지스터의 게이트 용량으로 실현한 제5실시예의 회로도.
제6도는 제4실시예에 있어서 로우 패스 필터를 구성하는 저항을 트랜지스터의 게이트인 폴리실리콘으로 실현한 제5실시예의 변형예.
제7도는 제5실시예에 있어서 커런트 미러를 구성하는 트랜지스터의 소오스에 저항을 직렬로 접속하고 피드 포워드 경로를 변경한 제6실시예의 회로도.
제8도는 제6실시예에 있어서 소오스에 직렬로 접속하는 저항을 MOS 트랜지스터의 ON 저항으로 실현한 제7실시예의 회로도.
제9도는 제7실시예의 변형예를 도시한 제8실시예의 회로도.
제10도는 본 발명을 캐스코드형 커런트 미러 회로를 포함하는 증폭 회로에 적용한 제9실시예의 회로도.
제11도는 본 발명을 캐스코드형 커런트 미러 회로를 포함하는 증폭 회로에 적용한 제10실시예의 회로도.
제12도는 본 발명을 증폭 회로에 적용한 제11실시예의 회로도.
제13도는 제11실시예에 있어서 피드 포워드 경로를 변형한 제12실시예의 회로도.
제14도는 본 발명을 차동 출력의 증폭 회로에 적용한 제13실시예의 회로도.
제15도는 제13실시예에 있어서 로우 패스 필터를 구체적으로 저항과 트랜지스터의 게이트 용량으로 구성한 제14실시예의 회로도.
제16도는 본 발명을 차동 출력의 증폭 회로에 적용한 제15실시예의 회로도.
제17도는 제16실시예에 있어서 피드 포워드 경로를 변형한 제17실시예의 회로도.
제18도는 본 발명의 제17실시예의 회로도.
제19도는 본 발명을 증폭 회로에 적용한 제18실시예의 회로도.
제20도는 제18실시예에 있어서 로우 패스 필터를 구체적으로 저항과 트랜지스터의 게이트 용량으로 구성한 제19실시예의 회로도.
제21도는 본 발명의 제20실시예의 회로도.
제22도는 본 발명을 증폭 회로에 적용한 제21실시예의 회로도.
제23도는 제21실시예에 있어서 로우 패스 필터를 구체적으로 저항과 트랜지스터의 게이트 용량으로 구성한 제22실시예의 회로도.
제24도는 제4도에 도시된 회로를 2극 트랜지스터를 사용하여 실현한 예를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 커런트 미러 회로를 포함하는 전자 회로
CM1~3 : 입력 전류가 흐르는 트랜지스터의 게이트에 인가되는 제어 전압이 로우 패스 필터에 대역 제한되는 커런트 미러 회로
L1~4,L11,L12,L21,L31,L32 : 로우 패스 필터
CF,CF1,CF2 : 로우 패스 필터를 형성하는 용량
R2~4,R2a~4a,R2b~4b,R21,R22,R31,R32 : 로우 패스 필터를 형성하는 저항
RS1~6 : 저항 M : MOSFET
T~ : 2극 트랜지스터 11~7 : 전류원
VDD,VCC : 정전원 VSS,VEE : 부전원
In : 커런트 미러 회로의 입력 Out : 로우 패스 필터의 출력
In+ : 증폭 회로의 정입력 In- : 증폭 회로의 부입력
output : 증폭 회로의 출력
output+ : 증폭 회로의 정상(正相)출력
output- : 증폭 회로의 역상(逆相)출력
본 발명은 커런트 미러 회로를 포함하는 전자 회로에 관한 것으로, 특히 커런트 미러 회로의 동작 속도를 보충하기 위한 피드 포워드 기술에 관한 것이다.
종래의 아날로그 집적 회로에 있어서는 신호 전류를 절환하는 수단으로서 통상 커런트 미러 회로가 사용되고 있다. 이것은 복수개의 트랜지스터의 베이스 전극 또는 게이트 전극, 및 에미터 전극 또는 소오스 전극을 각각 공통 접속함으로써, 그들의 트랜지스터의 치수가 같을 경우에 입력측의 트랜지스터에 인가한 외부 전류와 동일한 전류를 출력측의 트랜지스터에 미러(mirror)식으로 흘려보낼 수 있게 하는 회로이다.
그러나, 커런트 미러 회로를 PMOSFET나 pnp 트랜지스터를 사용하여 구성하는 경우에는 PMOSFET나 pnp 트랜지스터의 소자 동작 속도의 제한에 기인한 커런트 미러 회로를 포함하는 전자 회로의 동작 주파수의 제한이 있었다.
한편, IEEE의 1991년 커스텀 집적 회로 회의에서 발췌된 회보중 800 MHz 이득-밴트폭을 갖는 CMOS 광대역 증폭기에 관한 게재된 바와 같이, 커런트 미러 회로 미러 회로가 아닌 절환 캐스코드 회로의 구성에 용량 소자에 의한 피드 포워드 경로를 설치하는 방법이 고안되어 있다.
이 종래예에 있어서 저주파의 신호 전류는 저항과 PMOSFET로 구성되는 게이트 접지 회로를 통과하고, 고주파의 신호는 용량 소자에 의한 피드 포워드 경로를 개재하여 NMOSFET로 구성되는 게이트 접지 회로를 통과하게 되어, 고주파 특성의 나쁜 PMOSFET를 피할 수 있으므로 전체의 고주파 특성을 개선할 수 있었다.
그러나, 이와 같은 방법으로는 절환 캐스코드 회로를 구성하는 게이트 접지 또는 베이스 접지용 트랜지스터의 게이트 또는 베이스의 바이어스 전압을 발생시키기 위한 회로가 별도로 필요하고, 그 설계가 복잡할 뿐만 아니라 회로 규모도 커지게 되는 결점이 있었다.
이와 같이, 종래의 절환 캐스코드 회로를 사용하는 방법에서는 고주파 영역에서의 동작 속도를 개선하기 위하여 게이트 접지 회로와 그 바이어스 회로를 별도로 설치할 필요가 있었다.
따라서, 본 발명의 목적은 회로 규모가 작은 커런트 미러 회로를 포함하는 고주파 특성의 우수한 전자 회로를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은 커런트 미러 회로를 포함하는 전자 회로에 있어서, 상기 커런트 미러 회로의 적어도 입력 전류가 흐르는 트랜지스터의 게이트 전극 또는 베이스 전극에 저주파 신호 통과 수단을 접속하는 동시에 상기 전자 회로의 출력단을 구성하는 소자와 상기 커런트 미러 회로의 입력 단자를 고주파 신호 통과 수단을 개재하여 접속하는 것을 특징으로 한다.
또한, 바람직하기로는 커런트 미러 회로의 적어도 입력 전류가 흐르는 트랜지스터의 게이트 또는 베이스에 인가되는 제어 신호의 대역 제한용의 로우 패스 필터를 구비하고, 상기 커런트 미러 회로의 입력 단자와 상기 커런트 미러 회로를 포함하는 전자 회로내의 다른 단자간에 용량에 의하여 피드 포워드 경로를 구성하는 것을 특징으로 한다.
상기와 같은 구성에 따르면 커런트 미러 회로를 포함하는 전자 회로에 있어서 커런트 미러 회로의 입력 전류가 흐르는 트랜지스터의 게이트에는 로우 패스 필터에 의하여 고주파 성분이 제한된 제어 신호가 인가되어 있으므로, 이 커런트 미러 회로는 저주파에 대해서는 입력 임피던스는 낮으나 고주파에 대해서는 정전류원으로서 동작하므로 그 입력 임피던스는 높아진다.
이 때, 이 커런트 미러 회로의 입력에서 이 전자 회로의 다른 단자와의 사이에의 용량에 의한 피드 포워드의 경로를 설치해 주므로써 저주파에서는 커런트 미러 회로를 개재하여 신호는 전달이 되지만 고주파에서는 용랑에 의한 피드 포워드의 경로를 개재하여 신호가 전달되게 된다. 따라서, 고주파에 있어서 커런트 미러 회로를 개재하지 않고서 신호가 전달되므로 고주파에 있어서의 특성을 향상시킬 수 있다.
[실시예]
이하 본 발명의 실시예를 도면을 참조하여 설명한다. 제1도는 본 발명이 적용되는 커런트 미러 회로를 포함하는 전자 회로의 제1실시예를 도시하는 구성도이다.
전자 회로(1)중의 커런트 미러 회로 CM1는 트랜지스터 MPC1와 MPC2 및 로우 패스 필터 L1로 구성된다. 커런트 미러 회로 CM1 있어서 입력 전류가 흐르는 트랜지스터 MPC1의 드레인은 트랜지스터 MPC2의 게이트에 접속되는 동시에 로우 패스 필터 L1를 개재하여 트랜지스터 MPC1의 게이트에도 접속된다.
커런트 미러 회로에 입력되는 저주파의 성분은 피드 포워드 의 경로를 형성하고 있는 용량 CF의 임피던스가 저주파에서는 높기 때문에 피드 포워드 의 경로에는 거의 흐르지 않고, 또 트랜지스터 MPC1의 드레인 전압은 저주파에 있어서 로우 패스 필터를 개재하여 트랜지스터 MPC1의 게이드에 전달되므로 통상의 커런트 미러 회로의 동작이 되고 입력 전류는 트랜지스터 MPC2에서 절환된다.
이것에 대하여 트랜지스터 MPC1의 드레인 전압은 고주파에 있어서 로우 패스 필터 L1에서 차단되므로 트랜지스터 MPC1의 게이트에는 젼달이 않되고, 따라서 고주파에 있어서 트랜지스터 MPC1는 전류원으로서 동작하여 커런트 미러 회로의 입력 임피던스는 높아진다. 이로 인해 커런트 미러 회로에 입력되는 고주파의 성분은 피드 포워드 의 경로를 형성하고 있는 용량 CF 임피던스가 고주파에서는 낮으므로 피드 포워드의 경로에 흘러 커런트 미러 회로를 바이패스 하여 전달되므로 전자 회로(1)의 고주파 특성을 개선할 수 있다. 또 종래의 절환 캐스코드를 사용했을 경우에 비해서 게이트 접지 회로와 이것에 따르는 바이어스 회로가 불필요하므로 회로 규모를 작게 할 수 있다.
제2도는 본 발명을 증폭 회로에 적용했을 경우의 제2실시예를 도시한 것이다. 제2도에 있어서 트랜지스터 MN1,MN2는 차동 쌍을 구성하고 각각의 게이트는 정부의 입력 IN+,In-에 접속되어 있다. 차동 입력 신호는 정부의 입력 IN+,IN-으로부터 가해진다. 전류원(11)은 차동 쌍으로 전류를 공급하고 있다. 저주파에 있어서 차동 쌍의 출력 전류는 각각의 커런트 미러 회로 CM2,CM3에서 절환되고, 다시 커런트 미러 회로 CM2에서 절환된 전류는 트랜지스터 MN3,MN4로 구성되는 통상의 커런트 미러 회로에서 절환되어 커런트 미러 회로 CM3에서 절환된 전류와 함께 출력단 output에 출력된다.
커런트 미러 회로 CM2,CM3에 있어서 트랜지스터 MN2,CF4의 게이트에 인가되는 제어 전압은 로우 패스 필터로 대역 제한되고 있으므로 고주파에 있어서 커런트 미러 회로 CM2,CM3의 입력 임피던스는 높아지고, 따라서 차동 쌍의 출력 전류의 고주파 성분은 피드 포워드 경로를 형성하는 용량 CF1,CF2을 개재하여 출력이나 출력에 가까운 노드로 피드 포워드 된다. 이와같이 고주파에 있어서 PMOSFET에 의하여 구성되는 커런트 미러 회로를 바이어스로서 신호를 전달할 수 있으므로 PMOSFET에 의하여 구성되는 커런트 미러 회로에서 이득 등 성능이 열화되는 것을 방지할 수 있다. 또 게이트 집적 회로가 필요 없으므로 게이트 접지 회로와 그것에 따르는 바이패스 회로가 불필요하므로 회로 규모를 작게할 수 있다.
또, 제3도에 도시하는 것과 같이, 트랜지스터 MN3,MN4로 구성되는 커런트 미러 회로에 회로에 있어서 트랜지스터 MN3의 게이트에 로우 패스 필터 L4를 개재하여 제어 전압이 인가되도록 하여 용량 CF2에 의한 피드 포워드 앞의 노드에 있어서의 임피던스를 커런트 미러 회로 CM2,CM3와 같이 주파수가 높아질수록 크게 함으로써 고주파에 있어서 피킹을 걸 수도 있다.
제3도에 있어서의 로우 패스 필터 L2~L4는 제4 도시한 바와 같이 저항 R2~R4과 용량 C2~C4으로 용이하게 실현할 수 있다. 또, 제5도에 도시한 바와 같이, 트랜지스터 MP2,MP4,MP3의 게이트 용량과 저항 R2~R4으로 로우 패스 필터 L2~L4를 구성해도 좋다. 이 때, 제6도에 도시한 바와 같이 예를들어 커런트 미러 회로 CM2에 있어서 트랜지스터 MP2의 게이트를 구성하는 폴리실리콘을 연장하여 R2로 해 도 좋다.
제7도는 제5도에 있어서 커런트 미러 회로의 출력 임피던스를 크게 하기 위하여 커런트 미러 회로를 구성하는 트랜지스터 MP1~MP4,MN3,MN4의 소오스에 각각 직렬로 저항 RS1~RS6을 접속한 것이다. 이 때, 제7도에 도시한 바와 같이 용량 CF1에 의한 피드 포워드는 트랜지스터 MN4의 소오스로 해서 좋다.
제8도는 제7도에 있어서의 저항 RS1~RS6을 트랜지스터 MRP1~MPR4, MRP1,MPR2으로 실현한 한 예이고, IC화 했을 경우에 저항 RS1~RS6을 실현하는 데에 필요한 면적을 작게할 수 있다. 제8도에서는 트랜지스터 MRP2,MRP4,MNR1의 게이트를 각각 트랜지스터 MP2,MP4,MP3의 게이트와 공통으로 하고 있으나, 제9도에 도시한 바와 같이 트랜지스터 MP2,MP4,MN3의 드레인으로부터 각각 저항 R2b~R4b을 개재하여 접속해서 좋다.
제10도는 제5도에 있어서 커런트 미러 회로의 출력 임피던스를 크게 하기 위하여 캐스코드 구성으로 한 변형예로서 커런트 미러 회로의 입력 전류가 흐르는 트랜지스터 MP2,MP4,MP6,MN8,MN3,MN5의 게이트에는 트랜지스터의 게이트 용량으로 로우 패스 필터를 구성하는 저항 R2~R7이 각각 직렬로 접속되어 있다. 제10도에서는 제6도와 같이 용량 CF1에 의한 피드 포워드를 트랜지스터 MN4의 소오스로 하여 동일한 효과를 얻는다.
제11도는 제5도에 있어서 별도의 캐스코드 구성의 커런트 미러 회로를 사용한 변형예로서 커런트 미러 회로의 입력 전류가 흐르는 트랜지스터 MP2,MP4,MP3의 게이트에는 트랜지스터의 게이트 용량으로 로우 패스 필터를 구성하는 저항 R2~R4이 각각 직렬로 접속되어 있다.
제11도에서는 제6도와 동일하게 용량 CF1에 의한 피드 포워드를 트랜지스터 MN4의 소오스로 하여 동일한 효과를 얻는다.
제12도는 제5도에 있어서 커런트 미러 회로의 출력 임피던스를 높이기 위하여 1990년 2월호인 IEEE 정기 간행물 통권 제25권 솔리드-스테이트 회로의 A High-Swing, High-Impedence MOS Cascade Circuit.에 게재된 레귤레이티드·캐스코드 회로를 사용했을 경우의 일예이다. 트랜지스터 MP11,MP13와 전류원(I2)으로 커런트 미러 회로 CM2의 출력 임피던스를 높이고, 트랜지스터 MP12,MP14와 전류원 I3으로 커런트 미러 회로 CM3의 출력 임피던스를 높이고 있다., 또 트랜지스터 MN7,MN8에 의하여 전류원 I4 트랜지스터 MN3,MN4, 저항 R4으로 구성되는 커런트 미러 회로의 출력 임피던스를 높이고 있다. 제12도에서는 용량 CF1에 의한 피드 포워드를 트랜지스터 MN7의 소오스로 하여 동일한 효과를 얻는다.
제13도는 제12도에 있어서 용량 CF2에 의한 피드 포워드를 트랜지스터 MN7의 게이트로 한 변형예이고, CF2를 개재하여 피드 포워드 되는 고주파 성분도, CF1를 개재하여 피드 포워드되는 고주파 성분도 다같이 트랜지스터 MN7만을 개재하여 출력 단자 output에 출력되므로 출력 단자 output까지의 고주파 성분의 통과 시간이 대략 같아지고 제12도의 예와 비교해서 고주파 영역에 있어서의 위상 특성이 더욱 개선된다.
본 발명은 차동 출력의 회로에도 적용이 가능하다. 예를들어 제14도에 있어서 트랜지스터 MN1,MN2는 차동 쌍을 구성하고, 각각의 게이트는 정부의 입력 In+,In-에 접속된다. 차동 입력 신호는 정부의 입력 In+,In-으로부터 가해진다. 전류원 I1은 차동 상에 전류를 공급하고 있다. 저주파에 있어서 차동 쌍의 출력 전류는 각각의 커런트 미러 회로 CM2,CM3에서 절환하여 전류원 I6,I7을 부하로서 출력단 output+ 및 output-에 출력된다.
제15도는 제14도에 있어서 L2를 저항 R2와 트랜지스터 MP2의 게이트 용량으로, L2을 저항 R3과 트랜지스터 MP4의 게이트 용량으로 구성한 실시예이다.
제16도는 제15 있어서 레귤레이티드 ·캐스코드 회로를 사용했을 경우의 실시예에서 CF1 및 CF2에 의한 피드 포워드를 각각 트랜지스터 MN12 및 MN11의 소오스 로하고 있다. 도, 제17도에 도시한 바와 같이 피드 포워드를 트랜지스터 MN11 및 MN12의 게이트로 해서 좋다.
이상 커런트 미러 회로의 입력 전류가 흐르는 트랜지스터의 게이트에 인가되는 신호만 로우 패스 필터로 대역 제한을 하는 실시예를 설명했으나, 제18도의 제17 실시예의 도시와 같이 커런트 미러 회로 CM1의 출력 전류가 흐르는 트랜지스터 MPC2의 게이트에 갠되는 신호로 로우 패스 필터 L12로 대역 제한을 하여 커런트 미러 회로의 입력 단자에서 커런트 미러 회로의 출력 전류가 흐르는 트랜지스터 MPC2의 게이트 용량의 영향이 적어지도록 적용할 수도 있다.
제19도에 본 발명을 증폭 회로에 적용했을 때의 제18실시예를 도시한다. 제19도에서 트랜지스터 MN1,MN2는 차동 쌍을 구성하고 각각의 게이트는 정부의 입력 IN+,In-에 접속되어 있다. 차동 입력 신호는 정부의 입력 IN+,IN-으로부터 가해진다. 전류원 I1은 차동 쌍에 전류를 공급하고 있다. 저주파에 있어서, 차동 쌍의 출력 전류는 각각의 커런트 미러 회로 CM2,CM3로 절환하고 다시 커런트 미러 회로 CM2에서 절환된 전류는 트랜지스터 MN3,MN4 및 로우 패스 필터 L4로 구성되는 커런트 미러 회로로 절환되어 커런트 미러 회로 CM3로 절환된 전류와 함께 출력단 output에 출력된다.
커런트 미러 회로 CM2,CM3에 있어서 트랜지스터 MP2,MP4의 게이트에 인가되는 제어 전압은 각각 로우 패스 필터 L22 및 L32에서 대역 제한되고 있으므로 고주파에 있어서 커런트 미러 회로 CM2,CM3의 입력 임피던스는 높아진다. 또, 로우 패스 필터 L21 및 L31에 의하여 커런트 미러 회로 CM2,CM3의 입력에 있어서 트랜지스터 MP1,MP3의 게이트 용량의 영향에 의한 고주파에서의 임피던스의 저감을 적게할 수 있다. 따라서, 차동 쌍의 출력 전류의 고주파 성분은 효과적으로 피드 포워드 경로를 형성하는 용량 CF1,CF2을 개재하여 출력나 출력에 가까운 노드에 피드 포워드된다. 이와 같이 고주파에 있어서 PMOSFET에 의하여 구성되는 커런트 미러 회로를 바이패스하여 신호를 전달할 수 있으므로 PMOSFET에 의하여 구성되는 커런트 미러 회로에서 이득 등 성능이 열화되는 것을 방지할 수 있다. 또 게이트 접지 회로가 필요없으므로 게이트 접지 회로와 그것에 따르는 바이어스 회로가 필요없고 회로 규모를 작게할 수 있다.
또, 제19도에 있어서, 트랜지스터 MN의 게이트에 로우 패스 필터 L4를 개재하여 제어 전압이 인가되도록 하여 용량 CF2에 의한 피드 포워드의 노드에 있어서의 임피던스를 커런트 미러 회로 CM2,CM3와 동일하게 주파수가 높아질 수록 커지도록 하는 것으로 고주파에 있어서 피킹을 걸고 있다.
제20도는 제19도에 있어서의 로우 패스 필터를 트랜지스터의 게이트 용량과 저항으로 실현한 제19실시예이다.
제18도에 도시하는 제17실시예에 있어서 커런트 미러 회로를 구성하는 트랜지스터의 게이트에 인가하는 신호의 대역 제한을 하는 로우 패스 필터를 따로따로 설치했으나 제21도의 제20실시예의 도시와 같이 1개의 로우 패스 필터로 겸용해서 동일한 효과를 얻을 수 있다. 제22도는 증폭 회로에 적용한 예이다. 제23도는 제22도에 있어서의 로우 패스 필터를 저항과 트랜지스터의 게이트 용량으로 구성한 예이다.
이상 MOS 트랜지스터를 사용하여 구성한 전자 회로의 실시예에 대하여 설명했으나, 본 발명은 2극 트랜지스터에도 동일하게 적용할 수 있다. 예를들어, 제4도의 회로는 제24도와 같이 pnp 트랜지스터와 npn 트랜지스터로 치환해서 동일하게 실현할 수 있다.
이상의 설명과 같이 커런트 미러 회로의 입력 임피던스 주파수가 높아질 수록 커지도록 구성했으므로 입력 전류의 고주파 성분은 피드 포워드 경로를 형성하는 용량을 개재하여 출력이나 출력에 가까운 노드로 피드 포워드 된다. 이와 같이 고주파에 있어서 PMOSFET에 의하여 구성되는 커런트 미러 회로를 바이패스하여 신호를 전달할 수 있으므로 PMOSFET에 의하여 구성되는 커런트 미러 회로에서 이득 등 성능이 열화되는 것을 방지할 수 있다. 또 게이트 접지 회로가 필요 없으므로 게이트 접지 회로와 그것에 따르는 바이어스 회로가 필요없고, 회로 규모를 소형화할 수 있다.

Claims (9)

  1. 커런트 미러 회로(CM1)를 포함하는 전자 회로(1)에 있어서, 상기 (CM1)의 입력부를 구성하는 트랜지스터(MPC1)와 출력부를 구성하는 트랜지스터(MPC2)의 제어 전극간에 저주파 신호 통과수단(L1)을 배치하는 동시에 상기 커런트 미러 회로의 입력부의 입력 단자와 상기 전자 회로의 출력 단자와의 사이에 고주파 신호 통과 수단(CF)을 배치함으로써 저주파 신호 성분의 주된 전송 경로와 고주파 신호 성분의 주된 전송 경로를 분리한 것을 특징으로 하는 전자 회로.
  2. 커런트 미러 회로(CM1)를 포함하는 전자 회로(1)에 있어서, 상기 커런트 미러 회로의 적어도 입력 전류가 흐르는 트랜지스터(MPC1)의 게이트 전극 또는 베이스 전극에 저주파 신호 통과 수단(L1)을 접속하는 동시에 상기 전자 회로(1)의 출력단을 구성하는 소자와 상기 커런트 미러 회로의 입력 단자를 고주파 신호 통과 수단(CF)을 개재하여 접속하는 것을 특징으로 하는 전자 회로.
  3. 커런트 미러 회로(CM2)를 포함하는 전자 회로에 있어서, 상기 커런트 미러 회로의 적어도 입력 전류가 흐르는 트랜지스터(MP2)게이트 또는 베이스에 인가되는 제어 신호의 대역 제한 회로(C2,R2)를 구비하고, 상기 커런트 미러 회로의 입력 단자와 상기 전자 회로내의 다른 단자와의 사이에 용량 소자(CF1)에 의하여 신호 전달 경로를 구성하는 것을 특징으로 하는 전자 회로.
  4. 제3항에 있어서, 상기 대역 제한 회로는 저항(R2)과 용량(C2)에 의하여 구성되는 저역 통과 필터 회로(L2)를 포함하는 것을 특징으로 하는 전자 회로.
  5. 제3항 또는 제4항에 있어서, 상기 신호 전달 경로는 상기 대역 제한 회로에 포함되는 저역 통과 필터 회로(L2)를 구성하는 용량 소자(C2)의 용량치보다 큰 용량 소자(CF1)로 구성되는 것을 특징으로 하는 전자 회로.
  6. 제4항에 있어서, 상기 저역 통과 필터 회로(L2)는 상기 커런트 미러 회로의 적어도 입력 전류가 흐르는 트랜지스터(MP2)의 게이트 용량 또는 베이스 용량의 용량치에 의해 대역 제한되는 것을 특징으로 하는 전자 회로.
  7. 제5항에 있어서, 상기 저역 통과 필터 회로(L2)는 상기 커런트 미러 회로의 적어도 입력 전류가 흐르는 트랜지스터(MP2)의 게이트 용량 또는 베이스 용량의 용량치에 의해 대역 제한되는 것을 특징으로 하는 전자 회로.
  8. 제4항에 있어서, 상기 저역 통과 필터 회로(L2)는 상기 커런트 미러 회로의 출력 전류가 흐르는 트랜지스터(MP2)의 베이스 전극의 기생저항 또는 게이트 전극의 기생저항 보다 큰 저항치를 가지는 저항 소자(R2)를 포함하는 것을 특징으로 하는 전자 회로.
  9. 제5항에 있어서, 상기 저역 통과 필터 회로(L2)는 상기 커런트 미러 회로의 출력 전류가 흐르는 트랜지스터(MP2)의 베이스 전극의 기생저항 또는 게이트 전극의 기생저항 보다 큰 저항치를 가지는 저항 소자(R2)를 포함하는 것을 특징으로 하는 전자 회로.
KR1019940022809A 1993-09-13 1994-09-10 전자회로 KR0159308B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-226818 1993-09-13
JP22681893 1993-09-13
JP14209194A JP3300534B2 (ja) 1993-09-13 1994-06-24 電子回路
JP94-142091 1994-06-24

Publications (2)

Publication Number Publication Date
KR950010337A KR950010337A (ko) 1995-04-28
KR0159308B1 true KR0159308B1 (ko) 1999-03-30

Family

ID=26474205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022809A KR0159308B1 (ko) 1993-09-13 1994-09-10 전자회로

Country Status (3)

Country Link
US (1) US5469092A (ko)
JP (1) JP3300534B2 (ko)
KR (1) KR0159308B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783954A (en) * 1996-08-12 1998-07-21 Motorola, Inc. Linear voltage-to-current converter
DE19841718C2 (de) * 1998-09-11 2001-01-25 St Microelectronics Gmbh Komparator
US6150885A (en) * 1999-06-24 2000-11-21 Lucent Technologies Inc. Transconductance amplifier with wideband noise filtering
EP1093221A1 (en) 1999-07-19 2001-04-18 Interuniversitair Micro-Elektronica Centrum Vzw A compact differential transconductance amplifier and a method of operation thereof
DE10132802A1 (de) * 2001-07-06 2002-11-14 Infineon Technologies Ag Multipliziererschaltung
FR2832519B1 (fr) * 2001-11-19 2004-02-20 St Microelectronics Sa Circuit de miroir de courant fonctionnant a des frequences elevees
JP3991863B2 (ja) * 2002-12-27 2007-10-17 セイコーエプソン株式会社 ノコギリ波発生装置
US7218170B1 (en) * 2003-05-23 2007-05-15 Broadcom Corporation Multi-pole current mirror filter
JP2005260488A (ja) * 2004-03-10 2005-09-22 Mitsubishi Electric Corp 電圧電流変換回路
JP4634898B2 (ja) * 2005-09-14 2011-02-16 新日本無線株式会社 定電圧回路
JP2007116569A (ja) * 2005-10-24 2007-05-10 Niigata Seimitsu Kk オペアンプの開放利得調整回路
EP1857907B1 (en) * 2006-04-28 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8354724B2 (en) * 2007-03-26 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2010035608A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8441319B2 (en) * 2011-06-17 2013-05-14 Analog Devices, Inc. Method and apparatus for biasing rail to rail DMOS amplifier output stage
JP6416020B2 (ja) * 2015-03-09 2018-10-31 株式会社東芝 能動負荷回路及び半導体集積回路

Also Published As

Publication number Publication date
JPH07131256A (ja) 1995-05-19
KR950010337A (ko) 1995-04-28
JP3300534B2 (ja) 2002-07-08
US5469092A (en) 1995-11-21

Similar Documents

Publication Publication Date Title
KR0159308B1 (ko) 전자회로
US4554515A (en) CMOS Operational amplifier
US7187235B2 (en) Class AB rail-to-rail operational amplifier
KR100268648B1 (ko) 저주파필터
KR102256958B1 (ko) 증폭 회로
US7323935B2 (en) Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier
WO2014172505A1 (en) Apparatus and method for transimpedance amplifiers with wide input current ranges
NL9401293A (nl) Operationele transconductantieversterkers met een groot afstembereik.
JP2008543178A (ja) 高速整定、低ノイズ、低オフセットの演算増幅器および方法
EP3375095B1 (en) Variable gain amplifier and method for improved power supply noise rejection
US4661779A (en) Operational amplifier
US4484148A (en) Current source frequency compensation for a CMOS amplifier
KR100245902B1 (ko) 캐스코드 상보형 금속 산화물 반도체 증폭기의 안정화 과도 응답
US4045747A (en) Complementary field effect transistor amplifier
KR20040048988A (ko) 연산 증폭기 및 연산 증폭기 회로
WO2000020942A1 (en) Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices
WO2002056459A2 (en) A high performance intermediate stage circuit for a rail-to-rail input/output cmos operational amplifier
EP0479119A2 (en) Compensation circuit and method for stabilizing an operational amplifier
JP2003298368A (ja) 増幅回路
US4912427A (en) Power supply noise rejection technique for amplifiers
KR20050119147A (ko) 노이즈 발생기
US6538513B2 (en) Common mode output current control circuit and method
US7358799B2 (en) Switchable high pass configuration and an optical receiver with a switchable high pass configuration
US9729126B2 (en) Method and implementation for accurate gain-bandwidth product tuning
US6985038B2 (en) Operational amplifier generating desired feedback reference voltage allowing improved output characteristic

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee