JP3300534B2 - 電子回路 - Google Patents
電子回路Info
- Publication number
- JP3300534B2 JP3300534B2 JP14209194A JP14209194A JP3300534B2 JP 3300534 B2 JP3300534 B2 JP 3300534B2 JP 14209194 A JP14209194 A JP 14209194A JP 14209194 A JP14209194 A JP 14209194A JP 3300534 B2 JP3300534 B2 JP 3300534B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current mirror
- mirror circuit
- low
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明はカレント・ミラー回路を
含む電子回路に係り、特にカレント・ミラー回路の動作
速度を補うためのフィード・フォワード技術に関する。
含む電子回路に係り、特にカレント・ミラー回路の動作
速度を補うためのフィード・フォワード技術に関する。
【０００２】
【従来の技術】従来、アナログ集積回路においては信号
電流を折り返す手段として通常カレント・ミラー回路が
使われている。これは複数のトランジスタのベース電極
またはゲート電極、及びエミッタ電極またはソース電極
をそれぞれ共通接続することにより、それらのトランジ
スタの寸法が等しい場合に、入力側のトランジスタに加
えた外部電流と等しい電流を出力側のトランジスタに鏡
影されたように流すことができる回路である。
電流を折り返す手段として通常カレント・ミラー回路が
使われている。これは複数のトランジスタのベース電極
またはゲート電極、及びエミッタ電極またはソース電極
をそれぞれ共通接続することにより、それらのトランジ
スタの寸法が等しい場合に、入力側のトランジスタに加
えた外部電流と等しい電流を出力側のトランジスタに鏡
影されたように流すことができる回路である。
【０００３】しかしカレント・ミラー回路をPMOSFET や
ｐｎｐトランジスタを用いて構成した場合には、PMOSFE
T やｐｎｐトランジスタの素子動作速度の制限からカレ
ント・ミラー回路を含む電子回路の動作周波数に制限が
あった。
ｐｎｐトランジスタを用いて構成した場合には、PMOSFE
T やｐｎｐトランジスタの素子動作速度の制限からカレ
ント・ミラー回路を含む電子回路の動作周波数に制限が
あった。
【０００４】一方、"A CMOS WIDEBAND AMPLIFIER WITH
800MHz GAIN-BANDWIDTH," Proceedings, IEEE 1991 Cus
tom Integrated Circuits Conferenceの図２(b) にある
ように、カレント・ミラー回路ではなく、折り返しカス
コード回路の構成に容量によるフィード・フォワード経
路を設ける手法が考案された。
800MHz GAIN-BANDWIDTH," Proceedings, IEEE 1991 Cus
tom Integrated Circuits Conferenceの図２(b) にある
ように、カレント・ミラー回路ではなく、折り返しカス
コード回路の構成に容量によるフィード・フォワード経
路を設ける手法が考案された。
【０００５】この従来例において、低周波の信号電流は
抵抗とPMOSFET で構成されるゲート接地回路を通り、高
周波の信号は容量によるフィード・フォワード経路を介
してNMOSFET で構成されるゲート接地回路を通ることと
なり、高周波特性の悪いPMOSFET を避けることができる
ので、全体の高周波特性を改善することができる。
抵抗とPMOSFET で構成されるゲート接地回路を通り、高
周波の信号は容量によるフィード・フォワード経路を介
してNMOSFET で構成されるゲート接地回路を通ることと
なり、高周波特性の悪いPMOSFET を避けることができる
ので、全体の高周波特性を改善することができる。
【０００６】しかしながら、このような方法では折り返
しカスコード回路を構成するゲート接地或いはベース接
地用トランジスタのゲート或いはベースのバイアス電圧
を発生させる回路が別に必要となり、設計が繁雑になる
だけでなく回路規模が大きくなるという欠点があった。
しカスコード回路を構成するゲート接地或いはベース接
地用トランジスタのゲート或いはベースのバイアス電圧
を発生させる回路が別に必要となり、設計が繁雑になる
だけでなく回路規模が大きくなるという欠点があった。
【０００７】
【発明が解決しようとする課題】このように、従来の折
り返しカスコード回路を用いる手法では、高周波領域で
の動作速度を改善するためにゲート接地回路とそのバイ
アス回路を別に設ける必要があった。本発明において
は、回路規模の小さいカレント・ミラーを含む高周波特
性のよい電子回路を提供することを目的とする。
り返しカスコード回路を用いる手法では、高周波領域で
の動作速度を改善するためにゲート接地回路とそのバイ
アス回路を別に設ける必要があった。本発明において
は、回路規模の小さいカレント・ミラーを含む高周波特
性のよい電子回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、カレント・ミラー回路を含む電子回路に
おいて、前記カレント・ミラ−回路の少なくとも入力電
流が流れるトランジスタのゲート電極或いはベース電極
に低周波信号通過手段を接続すると共に、前記電子回路
の出力段を構成する素子と前記カレント・ミラー回路の
入力端子とを高周波信号通過手段を介して接続すること
を特徴とする。
め、本発明は、カレント・ミラー回路を含む電子回路に
おいて、前記カレント・ミラ−回路の少なくとも入力電
流が流れるトランジスタのゲート電極或いはベース電極
に低周波信号通過手段を接続すると共に、前記電子回路
の出力段を構成する素子と前記カレント・ミラー回路の
入力端子とを高周波信号通過手段を介して接続すること
を特徴とする。
【０００９】また望ましくは、カレント・ミラー回路の
少なくとも入力電流が流れるトランジスタのゲート或い
はベースに印加される制御信号の帯域制限用のローパス
・フィルタを備え、前記カレント・ミラー回路の入力端
子と前記カレント・ミラーを含む電子回路内の他端子と
の間に容量によりフィード・フォワード経路を構成する
ことを特徴とする。
少なくとも入力電流が流れるトランジスタのゲート或い
はベースに印加される制御信号の帯域制限用のローパス
・フィルタを備え、前記カレント・ミラー回路の入力端
子と前記カレント・ミラーを含む電子回路内の他端子と
の間に容量によりフィード・フォワード経路を構成する
ことを特徴とする。
【００１０】
【作用】上述の如く構成すれば、カレント・ミラー回路
を含む電子回路において、カレント・ミラー回路の入力
電流が流れるトランジスタのゲートにはローパス・フィ
ルタにより高周波成分が制限された制御信号が印加され
ているので、このカレント・ミラー回路は低周波に対し
ては入力インピーダンスは低いが、高周波に対しては定
電流源として動作するので、その入力インピーダンスは
高くなる。
を含む電子回路において、カレント・ミラー回路の入力
電流が流れるトランジスタのゲートにはローパス・フィ
ルタにより高周波成分が制限された制御信号が印加され
ているので、このカレント・ミラー回路は低周波に対し
ては入力インピーダンスは低いが、高周波に対しては定
電流源として動作するので、その入力インピーダンスは
高くなる。
【００１１】この時、このカレント・ミラー回路の入力
より、この電子回路の他端子との間に容量によりフィー
ド・フォワードの経路を設けてやることにより、低周波
ではカレント・ミラーを介して信号は伝達されるが、高
周波では容量によるフィード・フォワードの経路を介し
て信号が伝達されることとなる。よって高周波におい
て、カレント・ミラー回路を介さずに信号が伝達される
ので、高周波における特性を向上できる。
より、この電子回路の他端子との間に容量によりフィー
ド・フォワードの経路を設けてやることにより、低周波
ではカレント・ミラーを介して信号は伝達されるが、高
周波では容量によるフィード・フォワードの経路を介し
て信号が伝達されることとなる。よって高周波におい
て、カレント・ミラー回路を介さずに信号が伝達される
ので、高周波における特性を向上できる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明が適用されたカレント・ミラー回路
を含む電子回路の第１の実施例を示す構成図である。電
子回路１中のカレント・ミラー回路ＣＭ１は、トランジ
スタＭＰＣ１とＭＰＣ２及びローパス・フィルタＬ１で
構成されている。カレント・ミラー回路ＣＭ１において
入力電流が流れるトランジスタＭＰＣ１のドレインは、
トランジスタＭＰＣ２のゲートに接続されるとともに、
ローパス・フィルタＬ１を介してトランジスタＭＰＣ１
のゲートに接続される。
する。図１は本発明が適用されたカレント・ミラー回路
を含む電子回路の第１の実施例を示す構成図である。電
子回路１中のカレント・ミラー回路ＣＭ１は、トランジ
スタＭＰＣ１とＭＰＣ２及びローパス・フィルタＬ１で
構成されている。カレント・ミラー回路ＣＭ１において
入力電流が流れるトランジスタＭＰＣ１のドレインは、
トランジスタＭＰＣ２のゲートに接続されるとともに、
ローパス・フィルタＬ１を介してトランジスタＭＰＣ１
のゲートに接続される。
【００１３】カレント・ミラー回路に入力される低周波
の成分は、フィード・フォワードの経路を形成している
容量ＣＦのインピーダンスが低周波では高いためフィー
ド・フォワードの経路にはほとんど流れず、また、トラ
ンジスタＭＰＣ１のドレイン電圧は低周波においてロー
パス・フィルタを介してトランジスタＭＰＣ１のゲート
に伝達されるので、通常のカレント・ミラー回路の動作
となり、入力電流はトランジスタＭＰＣ２で折り返され
る。
の成分は、フィード・フォワードの経路を形成している
容量ＣＦのインピーダンスが低周波では高いためフィー
ド・フォワードの経路にはほとんど流れず、また、トラ
ンジスタＭＰＣ１のドレイン電圧は低周波においてロー
パス・フィルタを介してトランジスタＭＰＣ１のゲート
に伝達されるので、通常のカレント・ミラー回路の動作
となり、入力電流はトランジスタＭＰＣ２で折り返され
る。
【００１４】これに対して、トランジスタＭＰＣ１のド
レイン電圧は高周波においてローパス・フィルタＬ１で
遮断されるためトランジスタＭＰＣ１のゲートには伝達
されず、よって、高周波においてトランジスタＭＰＣ１
は電流源として動作し、カレント・ミラー回路の入力イ
ンピーダンスは高くなる。このため、カレント・ミラー
回路に入力される高周波の成分は、フィード・フォワー
ドの経路を形成している容量ＣＦのインピーダンスが高
周波では低いのでフィード・フォワードの経路に流れ、
カレント・ミラー回路をバイパスして伝達されるので、
電子回路１の高周波特性を改善できる。また、従来の折
り返しカスコードを用いた場合に比べ、ゲート接地回路
とこれに伴うバイアス回路を必要としないので回路規模
を小さくすることができる。
レイン電圧は高周波においてローパス・フィルタＬ１で
遮断されるためトランジスタＭＰＣ１のゲートには伝達
されず、よって、高周波においてトランジスタＭＰＣ１
は電流源として動作し、カレント・ミラー回路の入力イ
ンピーダンスは高くなる。このため、カレント・ミラー
回路に入力される高周波の成分は、フィード・フォワー
ドの経路を形成している容量ＣＦのインピーダンスが高
周波では低いのでフィード・フォワードの経路に流れ、
カレント・ミラー回路をバイパスして伝達されるので、
電子回路１の高周波特性を改善できる。また、従来の折
り返しカスコードを用いた場合に比べ、ゲート接地回路
とこれに伴うバイアス回路を必要としないので回路規模
を小さくすることができる。
【００１５】図２に本発明を増幅回路に適用した時の第
２の実施例を示す。図２においてトランジスタＭＮ１、
ＭＮ２は差動対を構成し、各々のゲートは正負の入力Ｉ
ｎ＋、Ｉｎ−に接続されている。差動入力信号は正負の
入力Ｉｎ＋、Ｉｎ−より加えられる。電流源Ｉ１は、差
動対に電流を供給している。低周波において、差動対の
出力電流は各々のカレント・ミラー回路ＣＭ２、ＣＭ３
で折り返し、さらにカレント・ミラー回路ＣＭ２で折り
返された電流は、トランジスタＭＮ３、ＭＮ４で構成さ
れる通常のカレント・ミラー回路で折り返され、カレン
ト・ミラー回路ＣＭ３で折り返された電流とともに出力
端Ｏｕｔｐｕｔに出力される。
２の実施例を示す。図２においてトランジスタＭＮ１、
ＭＮ２は差動対を構成し、各々のゲートは正負の入力Ｉ
ｎ＋、Ｉｎ−に接続されている。差動入力信号は正負の
入力Ｉｎ＋、Ｉｎ−より加えられる。電流源Ｉ１は、差
動対に電流を供給している。低周波において、差動対の
出力電流は各々のカレント・ミラー回路ＣＭ２、ＣＭ３
で折り返し、さらにカレント・ミラー回路ＣＭ２で折り
返された電流は、トランジスタＭＮ３、ＭＮ４で構成さ
れる通常のカレント・ミラー回路で折り返され、カレン
ト・ミラー回路ＣＭ３で折り返された電流とともに出力
端Ｏｕｔｐｕｔに出力される。
【００１６】カレント・ミラー回路ＣＭ２、ＣＭ３にお
いて、トランジスタＭＰ２、ＭＰ４のゲートに印加され
る制御電圧はローパス・フィルタで帯域制限されている
ので、高周波においてカレント・ミラー回路ＣＭ２、Ｃ
Ｍ３の入力インピーダンスは高くなり、よって差動対の
出力電流の高周波成分はフィード・フォワード経路を形
成する容量ＣＦ１、ＣＦ２を介して出力や出力に近いノ
ードにフィード・フォワードされる。このように高周波
においてPMOSFET により構成されているカレント・ミラ
ー回路をバイパスして信号を伝達できるので、PMOSFET
により構成されているカレント・ミラー回路で利得など
性能が劣化することを防ぐことができる。また、ゲート
接地回路を必要としないので、ゲート接地回路とそれに
伴うバイアス回路が不必要で、回路規模を小さくでき
る。
いて、トランジスタＭＰ２、ＭＰ４のゲートに印加され
る制御電圧はローパス・フィルタで帯域制限されている
ので、高周波においてカレント・ミラー回路ＣＭ２、Ｃ
Ｍ３の入力インピーダンスは高くなり、よって差動対の
出力電流の高周波成分はフィード・フォワード経路を形
成する容量ＣＦ１、ＣＦ２を介して出力や出力に近いノ
ードにフィード・フォワードされる。このように高周波
においてPMOSFET により構成されているカレント・ミラ
ー回路をバイパスして信号を伝達できるので、PMOSFET
により構成されているカレント・ミラー回路で利得など
性能が劣化することを防ぐことができる。また、ゲート
接地回路を必要としないので、ゲート接地回路とそれに
伴うバイアス回路が不必要で、回路規模を小さくでき
る。
【００１７】また、図３に示すようにトランジスタＭＮ
３、ＭＮ４で構成されたカレント・ミラー回路におい
て、トランジスタＭＮ３のゲートにローパス・フィルタ
Ｌ４を介して制御電圧が印加されるようにして、容量Ｃ
Ｆ２によるフィード・フォワード先のノードにおけるイ
ンピーダンスをカレント・ミラー回路ＣＭ２、ＣＭ３と
同様に周波数が高くなるにつれて大きくなるようにする
ことで、高周波においてピーキングをかけることもでき
る。
３、ＭＮ４で構成されたカレント・ミラー回路におい
て、トランジスタＭＮ３のゲートにローパス・フィルタ
Ｌ４を介して制御電圧が印加されるようにして、容量Ｃ
Ｆ２によるフィード・フォワード先のノードにおけるイ
ンピーダンスをカレント・ミラー回路ＣＭ２、ＣＭ３と
同様に周波数が高くなるにつれて大きくなるようにする
ことで、高周波においてピーキングをかけることもでき
る。
【００１８】図３におけるローパス・フィルタＬ２〜Ｌ
４は図４に示すように抵抗Ｒ２〜Ｒ４と容量Ｃ２〜Ｃ４
で容易に実現できる。また、図５に示すようにトランジ
スタＭＰ２、ＭＰ４、ＭＮ３のゲート容量と抵抗Ｒ２〜
Ｒ４でローパス・フィルタＬ２〜Ｌ４を構成してもよ
い。このとき、図６に示すように、例えばカレント・ミ
ラー回路ＣＭ２においてトランジスタＭＰ２のゲートを
構成するポリシリコンを引き延ばしてＲ２としてもよ
い。
４は図４に示すように抵抗Ｒ２〜Ｒ４と容量Ｃ２〜Ｃ４
で容易に実現できる。また、図５に示すようにトランジ
スタＭＰ２、ＭＰ４、ＭＮ３のゲート容量と抵抗Ｒ２〜
Ｒ４でローパス・フィルタＬ２〜Ｌ４を構成してもよ
い。このとき、図６に示すように、例えばカレント・ミ
ラー回路ＣＭ２においてトランジスタＭＰ２のゲートを
構成するポリシリコンを引き延ばしてＲ２としてもよ
い。
【００１９】図７は、図５においてカレント・ミラー回
路の出力インピーダンスを大きくするためにカレント・
ミラー回路を構成するトランジスタＭＰ１〜ＭＰ４、Ｍ
Ｎ３、ＭＮ４のソースに各々直列に抵抗ＲＳ１〜ＲＳ６
を接続したものである。この時、図７に示しているよう
に、容量ＣＦ１によるフィード・フォワード先はトラン
ジスタＭＮ４のソースにしてもよい。
路の出力インピーダンスを大きくするためにカレント・
ミラー回路を構成するトランジスタＭＰ１〜ＭＰ４、Ｍ
Ｎ３、ＭＮ４のソースに各々直列に抵抗ＲＳ１〜ＲＳ６
を接続したものである。この時、図７に示しているよう
に、容量ＣＦ１によるフィード・フォワード先はトラン
ジスタＭＮ４のソースにしてもよい。
【００２０】図８は図７における抵抗ＲＳ１〜ＲＳ６を
トランジスタＭＰＲ１〜ＭＰＲ４、ＭＮＲ１、ＭＮＲ２
で実現した一例で、ＩＣ化した場合に抵抗ＲＳ１〜ＲＳ
６を実現するのに必要な面積を小さくできる。図８では
トランジスタＭＰＲ２、ＭＰＲ４、ＭＮＲ１のゲートを
各々トランジスタＭＰ２、ＭＰ４、ＭＮ３のゲートと共
通にしているが、図９に示すようにトランジスタＭＰ
２、ＭＰ４、ＭＮ３のドレインより各々抵抗Ｒ２ｂ〜Ｒ
４ｂを介して接続してもよい。
トランジスタＭＰＲ１〜ＭＰＲ４、ＭＮＲ１、ＭＮＲ２
で実現した一例で、ＩＣ化した場合に抵抗ＲＳ１〜ＲＳ
６を実現するのに必要な面積を小さくできる。図８では
トランジスタＭＰＲ２、ＭＰＲ４、ＭＮＲ１のゲートを
各々トランジスタＭＰ２、ＭＰ４、ＭＮ３のゲートと共
通にしているが、図９に示すようにトランジスタＭＰ
２、ＭＰ４、ＭＮ３のドレインより各々抵抗Ｒ２ｂ〜Ｒ
４ｂを介して接続してもよい。
【００２１】図１０は、図５においてカレント・ミラー
回路の出力インピーダンスを大きくするためにカスコー
ド構成にした変形例で、カレント・ミラー回路の入力電
流の流れるトランジスタＭＰ２、ＭＰ４、ＭＰ６、ＭＰ
８、ＭＮ３、ＭＮ５のゲートにはトランジスタのゲート
容量とでローパス・フィルタを構成する抵抗Ｒ２〜Ｒ７
が各々直列に接続されている。図１０では、図６と同様
に容量ＣＦ１によるフィード・フォワード先をトランジ
スタＭＮ４のソースにして、同様の効果を得る。
回路の出力インピーダンスを大きくするためにカスコー
ド構成にした変形例で、カレント・ミラー回路の入力電
流の流れるトランジスタＭＰ２、ＭＰ４、ＭＰ６、ＭＰ
８、ＭＮ３、ＭＮ５のゲートにはトランジスタのゲート
容量とでローパス・フィルタを構成する抵抗Ｒ２〜Ｒ７
が各々直列に接続されている。図１０では、図６と同様
に容量ＣＦ１によるフィード・フォワード先をトランジ
スタＭＮ４のソースにして、同様の効果を得る。
【００２２】図１１は、図５において別のカスコード構
成のカレント・ミラー回路を用いた変形例で、カレント
・ミラー回路の入力電流の流れるトランジスタＭＰ２、
ＭＰ４、ＭＮ３のゲートにはトランジスタのゲート容量
とでローパス・フィルタを構成する抵抗Ｒ２〜Ｒ４が各
々直列に接続されている。図１１では、図６と同様に容
量ＣＦ１によるフィード・フォワード先をトランジスタ
ＭＮ４のソースにして同様の効果を得る。
成のカレント・ミラー回路を用いた変形例で、カレント
・ミラー回路の入力電流の流れるトランジスタＭＰ２、
ＭＰ４、ＭＮ３のゲートにはトランジスタのゲート容量
とでローパス・フィルタを構成する抵抗Ｒ２〜Ｒ４が各
々直列に接続されている。図１１では、図６と同様に容
量ＣＦ１によるフィード・フォワード先をトランジスタ
ＭＮ４のソースにして同様の効果を得る。
【００２３】図１２は、図５においてカレント・ミラー
回路の出力インピーダンスを高めるために"A High-Swin
g, High-Impedence MOS Cascade Circuit," IEEE Journ
al of Solid-State Circuit, vol.25, Feb. 1990に述べ
られているレギュレーテッド・カスコード回路を用いた
時の一例である。トランジスタＭＰ１１、ＭＰ１３と電
流源Ｉ２でカレント・ミラー回路ＣＭ２の出力インピー
ダンスを高め、トランジスタＭＰ１２、ＭＰ１４と電流
源Ｉ３でカレント・ミラー回路ＣＭ３の出力インピーダ
ンスを高めている。また、トランジスタＭＮ７、ＭＮ８
により、電流源Ｉ４でトランジスタＭＮ３、ＭＮ４、抵
抗Ｒ４で構成されるカレント・ミラー回路の出力インピ
ーダンスを高めている。図１２では、容量ＣＦ１による
フィード・フォワード先をトランジスタＭＮ７のソース
にして同様の効果を得る。
回路の出力インピーダンスを高めるために"A High-Swin
g, High-Impedence MOS Cascade Circuit," IEEE Journ
al of Solid-State Circuit, vol.25, Feb. 1990に述べ
られているレギュレーテッド・カスコード回路を用いた
時の一例である。トランジスタＭＰ１１、ＭＰ１３と電
流源Ｉ２でカレント・ミラー回路ＣＭ２の出力インピー
ダンスを高め、トランジスタＭＰ１２、ＭＰ１４と電流
源Ｉ３でカレント・ミラー回路ＣＭ３の出力インピーダ
ンスを高めている。また、トランジスタＭＮ７、ＭＮ８
により、電流源Ｉ４でトランジスタＭＮ３、ＭＮ４、抵
抗Ｒ４で構成されるカレント・ミラー回路の出力インピ
ーダンスを高めている。図１２では、容量ＣＦ１による
フィード・フォワード先をトランジスタＭＮ７のソース
にして同様の効果を得る。
【００２４】図１３は、図１２において容量ＣＦ２によ
るフィード・フォワード先をトランジスタＭＮ７のゲー
トにした変形例であり、ＣＦ２を介してフィード・フォ
ワードされる高周波成分もＣＦ１を介してフィード・フ
ォワードされる高周波成分も、共にトランジスタＭＮ７
のみを介して出力端子Ｏｕｔｐｕｔに出力されるので、
出力端子Ｏｕｔｐｕｔまでの高周波成分の通過時間がほ
ぼ等しくなり、図１２の例と比較して高周波領域におけ
る位相特性がさらに改善される。
るフィード・フォワード先をトランジスタＭＮ７のゲー
トにした変形例であり、ＣＦ２を介してフィード・フォ
ワードされる高周波成分もＣＦ１を介してフィード・フ
ォワードされる高周波成分も、共にトランジスタＭＮ７
のみを介して出力端子Ｏｕｔｐｕｔに出力されるので、
出力端子Ｏｕｔｐｕｔまでの高周波成分の通過時間がほ
ぼ等しくなり、図１２の例と比較して高周波領域におけ
る位相特性がさらに改善される。
【００２５】本発明は差動出力の増幅回路にも適用でき
る。例えば、図１４においてトランジスタＭＮ１、ＭＮ
２は差動対を構成し、各々のゲートは正負の入力Ｉｎ
＋、Ｉｎ−に接続されている。差動入力信号は正負の入
力Ｉｎ＋、Ｉｎ−より加えられる。電流源Ｉ１は、差動
対に電流を供給している。低周波において、差動対の出
力電流は各々のカレント・ミラー回路ＣＭ２、ＣＭ３で
折り返し、電流源Ｉ６、Ｉ７を負荷として出力端Ｏｕｔ
ｐｕｔ＋およびＯｕｔｐｕｔ−に出力される。
る。例えば、図１４においてトランジスタＭＮ１、ＭＮ
２は差動対を構成し、各々のゲートは正負の入力Ｉｎ
＋、Ｉｎ−に接続されている。差動入力信号は正負の入
力Ｉｎ＋、Ｉｎ−より加えられる。電流源Ｉ１は、差動
対に電流を供給している。低周波において、差動対の出
力電流は各々のカレント・ミラー回路ＣＭ２、ＣＭ３で
折り返し、電流源Ｉ６、Ｉ７を負荷として出力端Ｏｕｔ
ｐｕｔ＋およびＯｕｔｐｕｔ−に出力される。
【００２６】図１５は、図１４においてＬ２を抵抗Ｒ２
とトランジスタＭＰ２のゲート容量で、Ｌ３を抵抗Ｒ３
とトランジスタＭＰ４のゲート容量で構成した実施例で
ある。
とトランジスタＭＰ２のゲート容量で、Ｌ３を抵抗Ｒ３
とトランジスタＭＰ４のゲート容量で構成した実施例で
ある。
【００２７】図１６は、図１５においてレギュレーテッ
ド・カスコード回路を用いた時の実施例で、ＣＦ１及び
ＣＦ２によるフィード・フォーワード先を各々トランジ
スタＭＮ１２及びＭＮ１１のソースにしている。また、
図１７に示すようにフィード・フォワード先をトランジ
スタＭＮ１１及びＭＮ１２のゲートにしてもよい。
ド・カスコード回路を用いた時の実施例で、ＣＦ１及び
ＣＦ２によるフィード・フォーワード先を各々トランジ
スタＭＮ１２及びＭＮ１１のソースにしている。また、
図１７に示すようにフィード・フォワード先をトランジ
スタＭＮ１１及びＭＮ１２のゲートにしてもよい。
【００２８】以上、カレント・ミラー回路の入力電流が
流れるトランジスタのゲートに印加される信号のみロー
パス・フィルタで帯域制限をしている実施例を述べた
が、図１８の第１７実施例に示すように、カレント・ミ
ラー回路ＣＭ１の出力電流が流れるトランジスタＭＰＣ
２のゲートに印加される信号もローパス・フィルタＬ１
２で帯域制限をし、カレント・ミラー回路の入力端子に
おいてカレント・ミラー回路の出力電流が流れるトラン
ジスタＭＰＣ２のゲート容量の影響が少なくなるように
適用もできる。
流れるトランジスタのゲートに印加される信号のみロー
パス・フィルタで帯域制限をしている実施例を述べた
が、図１８の第１７実施例に示すように、カレント・ミ
ラー回路ＣＭ１の出力電流が流れるトランジスタＭＰＣ
２のゲートに印加される信号もローパス・フィルタＬ１
２で帯域制限をし、カレント・ミラー回路の入力端子に
おいてカレント・ミラー回路の出力電流が流れるトラン
ジスタＭＰＣ２のゲート容量の影響が少なくなるように
適用もできる。
【００２９】図１９に本発明を増幅回路に適用した時の
第１８の実施例を示す。図１９においてトランジスタＭ
Ｎ１、ＭＮ２は差動対を構成し、各々のゲートは正負の
入力Ｉｎ＋、Ｉｎ−に接続されている。差動入力信号は
正負の入力Ｉｎ＋、Ｉｎ−より加えられる。電流源Ｉ１
は、差動対に電流を供給している。低周波において、差
動対の出力電流は各々のカレント・ミラー回路ＣＭ２、
ＣＭ３で折り返し、さらにカレント・ミラー回路ＣＭ２
で折り返された電流は、トランジスタＭＮ３、ＭＮ４及
びローパス・フィルタＬ４で構成されるカレント・ミラ
ー回路で折り返され、カレント・ミラー回路ＣＭ３で折
り返された電流とともに出力端Ｏｕｔｐｕｔに出力され
る。
第１８の実施例を示す。図１９においてトランジスタＭ
Ｎ１、ＭＮ２は差動対を構成し、各々のゲートは正負の
入力Ｉｎ＋、Ｉｎ−に接続されている。差動入力信号は
正負の入力Ｉｎ＋、Ｉｎ−より加えられる。電流源Ｉ１
は、差動対に電流を供給している。低周波において、差
動対の出力電流は各々のカレント・ミラー回路ＣＭ２、
ＣＭ３で折り返し、さらにカレント・ミラー回路ＣＭ２
で折り返された電流は、トランジスタＭＮ３、ＭＮ４及
びローパス・フィルタＬ４で構成されるカレント・ミラ
ー回路で折り返され、カレント・ミラー回路ＣＭ３で折
り返された電流とともに出力端Ｏｕｔｐｕｔに出力され
る。
【００３０】カレント・ミラー回路ＣＭ２、ＣＭ３にお
いて、トランジスタＭＰ２、ＭＰ４のゲートに印加され
る制御電圧は各々ローパス・フィルタＬ２２及びＬ３２
で帯域制限されているので、高周波においてカレント・
ミラー回路ＣＭ２、ＣＭ３の入力インピーダンスは高く
なる。さらに、ローパス・フィルタＬ２１及びＬ３１に
よりカレント・ミラー回路ＣＭ２、ＣＭ３の入力におい
て、トランジスタＭＰ１、ＭＰ３のゲート容量の影響に
よる高周波でのインピーダンスの低減を少なくできる。
よって差動対の出力電流の高周波成分は効率よくフィー
ド・フォワード経路を形成する容量ＣＦ１、ＣＦ２を介
して出力や出力に近いノードにフィード・フォワードさ
れる。このように高周波においてPMOSFET により構成さ
れているカレント・ミラー回路をバイパスして信号を伝
達できるので、PMOSFET により構成されているカレント
・ミラー回路で利得など性能が劣化することを防ぐこと
ができる。また、ゲート接地回路を必要としないので、
ゲート接地回路とそれに伴うバイアス回路が不必要で、
回路規模を小さくできる。
いて、トランジスタＭＰ２、ＭＰ４のゲートに印加され
る制御電圧は各々ローパス・フィルタＬ２２及びＬ３２
で帯域制限されているので、高周波においてカレント・
ミラー回路ＣＭ２、ＣＭ３の入力インピーダンスは高く
なる。さらに、ローパス・フィルタＬ２１及びＬ３１に
よりカレント・ミラー回路ＣＭ２、ＣＭ３の入力におい
て、トランジスタＭＰ１、ＭＰ３のゲート容量の影響に
よる高周波でのインピーダンスの低減を少なくできる。
よって差動対の出力電流の高周波成分は効率よくフィー
ド・フォワード経路を形成する容量ＣＦ１、ＣＦ２を介
して出力や出力に近いノードにフィード・フォワードさ
れる。このように高周波においてPMOSFET により構成さ
れているカレント・ミラー回路をバイパスして信号を伝
達できるので、PMOSFET により構成されているカレント
・ミラー回路で利得など性能が劣化することを防ぐこと
ができる。また、ゲート接地回路を必要としないので、
ゲート接地回路とそれに伴うバイアス回路が不必要で、
回路規模を小さくできる。
【００３１】また、図１９において、トランジスタＭＮ
３のゲートにローパス・フィルタＬ４を介して制御電圧
が印加されるようにして、容量ＣＦ２によるフィード・
フォワード先のノードにおけるインピーダンスをカレン
ト・ミラー回路ＣＭ２、ＣＭ３と同様に周波数が高くな
るにつれて大きくなるようにすることで、高周波におい
てピーキングをかけている。
３のゲートにローパス・フィルタＬ４を介して制御電圧
が印加されるようにして、容量ＣＦ２によるフィード・
フォワード先のノードにおけるインピーダンスをカレン
ト・ミラー回路ＣＭ２、ＣＭ３と同様に周波数が高くな
るにつれて大きくなるようにすることで、高周波におい
てピーキングをかけている。
【００３２】図２０は図１９におけるローパス・フィル
タをトランジスタのゲート容量と抵抗で実現した第１９
実施例である。図１８に示す第１７実施例においてカレ
ント・ミラー回路を構成するトランジスタのゲートに印
加する信号の帯域制限をするローパス・フィルタを別々
に設けたが、図２１の第２０実施例に示すように１個の
ローパス・フィルタで兼用しても同じ効果が得られる。
図２２は、増幅回路に適用した例で、図２３は、図２２
におけるローパス・フィルタを抵抗とトランジスタのゲ
ート容量で構成した例である。
タをトランジスタのゲート容量と抵抗で実現した第１９
実施例である。図１８に示す第１７実施例においてカレ
ント・ミラー回路を構成するトランジスタのゲートに印
加する信号の帯域制限をするローパス・フィルタを別々
に設けたが、図２１の第２０実施例に示すように１個の
ローパス・フィルタで兼用しても同じ効果が得られる。
図２２は、増幅回路に適用した例で、図２３は、図２２
におけるローパス・フィルタを抵抗とトランジスタのゲ
ート容量で構成した例である。
【００３３】以上、ＭＯＳトランジスタを用いて構成し
た電子回路の実施例について説明してきたが、本発明は
バイポーラトランジスタにも同様に適用できる。例え
ば、図４の回路は図２４のようにｐｎｐトランジスタと
ｎｐｎトランジスタに置き換えても、同様に実現するこ
とができる。
た電子回路の実施例について説明してきたが、本発明は
バイポーラトランジスタにも同様に適用できる。例え
ば、図４の回路は図２４のようにｐｎｐトランジスタと
ｎｐｎトランジスタに置き換えても、同様に実現するこ
とができる。
【００３４】
【発明の効果】以上説明してきたようにカレント・ミラ
ー回路の入力インピーダンスが周波数が高くなるにつれ
大きくなるようにしたので、入力電流の高周波成分はフ
ィード・フォワード経路を形成する容量を介して出力や
出力に近いノードにフィード・フォワードされる。この
ように高周波においてPMOSFET により構成されているカ
レント・ミラー回路をバイパスして信号を伝達できるの
で、PMOSFET により構成されているカレント・ミラー回
路で利得など性能が劣化することを防ぐことができる。
また、ゲート接地回路を必要としないので、ゲート接地
回路とそれに伴うバイアス回路が不必要で、回路規模を
小さくできる。
ー回路の入力インピーダンスが周波数が高くなるにつれ
大きくなるようにしたので、入力電流の高周波成分はフ
ィード・フォワード経路を形成する容量を介して出力や
出力に近いノードにフィード・フォワードされる。この
ように高周波においてPMOSFET により構成されているカ
レント・ミラー回路をバイパスして信号を伝達できるの
で、PMOSFET により構成されているカレント・ミラー回
路で利得など性能が劣化することを防ぐことができる。
また、ゲート接地回路を必要としないので、ゲート接地
回路とそれに伴うバイアス回路が不必要で、回路規模を
小さくできる。
【図１】本発明の第１実施例を示す構成図。
【図２】本発明を増幅回路に適用した時の第２の実施例
を示す回路図。
を示す回路図。
【図３】図２に示す第２の実施例の変形である第３の実
施例。
施例。
【図４】図３に示す第３の実施例におけるローパス・フ
ィルタを具体的に抵抗と容量で構成した第４の実施例。
ィルタを具体的に抵抗と容量で構成した第４の実施例。
【図５】第４の実施例においてローパス・フィルタを構
成する容量をトランジスタのゲート容量で実現した第５
の実施例。
成する容量をトランジスタのゲート容量で実現した第５
の実施例。
【図６】第４の実施例においてローパス・フィルタを構
成する抵抗をトランジスタのゲートを構成するポリシリ
コンで実現した第５の実施例の変形例。
成する抵抗をトランジスタのゲートを構成するポリシリ
コンで実現した第５の実施例の変形例。
【図７】第５の実施例においてカレント・ミラーを構成
するトランジスタのソースに抵抗を直列に接続し、フィ
ード・フォワード経路を変更した第６の実施例。
するトランジスタのソースに抵抗を直列に接続し、フィ
ード・フォワード経路を変更した第６の実施例。
【図８】第６の実施例においてソースに直列に接続する
抵抗をＭＯＳトランジスタのＯＮ抵抗で実現した第７の
実施例。
抵抗をＭＯＳトランジスタのＯＮ抵抗で実現した第７の
実施例。
【図９】第７の実施例の変形例を示す第８の実施例。
【図１０】本発明をカスコード型カレント・ミラー回路
を含む増幅回路に適用した第９の実施例。
を含む増幅回路に適用した第９の実施例。
【図１１】本発明をカスコード型カレント・ミラー回路
を含む増幅回路に適用した第１０の実施例。
を含む増幅回路に適用した第１０の実施例。
【図１２】本発明を増幅回路に適用した第１１の実施
例。
例。
【図１３】第１１の実施例において、フィード・フォワ
ード経路を変形した第１２実施例。
ード経路を変形した第１２実施例。
【図１４】本発明を差動出力の増幅回路に適用した第１
３実施例。
３実施例。
【図１５】第１３実施例において、ローパス・フィルタ
を具体的に抵抗とトランジスタのゲート容量で構成した
第１４実施例。
を具体的に抵抗とトランジスタのゲート容量で構成した
第１４実施例。
【図１６】本発明を差動出力の増幅回路に適用した第１
５実施例。
５実施例。
【図１７】第１６の実施例において、フィード・フォワ
ード経路を変形した第１７実施例。
ード経路を変形した第１７実施例。
【図１８】本発明の第１７実施例。
【図１９】本発明を増幅回路に適用した第１８実施例。
【図２０】第１８実施例において、ローパス・フィルタ
を具体的に抵抗とトランジスタのゲート容量で構成した
第１９実施例。
を具体的に抵抗とトランジスタのゲート容量で構成した
第１９実施例。
【図２１】本発明の第２０実施例。
【図２２】本発明を増幅回路に適用した第２１実施例。
【図２３】第２１実施例において、ローパス・フィルタ
を具体的に抵抗とトランジスタのゲート容量で構成した
第２２実施例。
を具体的に抵抗とトランジスタのゲート容量で構成した
第２２実施例。
【図２４】図４に示す回路をバイポーラトランジスタを
用いて実現した例を示す図。
用いて実現した例を示す図。
１：カレント・ミラー回路を含む電子回路 ＣＭ１〜３：入力電流が流れるトランジスタのゲートに
印加される制御電圧がローパス・フィルタにより帯域制
限されているカレント・ミラー回路 Ｌ１〜４，Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２，Ｌ３１，
Ｌ３２：ローパス・フィルタ ＣＦ，ＣＦ１，ＣＦ２：フィード・フォワード経路を形
成する容量 Ｃ２〜４：ローパス・フィルタを形成する容量 Ｒ２〜４，Ｒ２ａ〜４ａ，Ｒ２ｂ〜４ｂ，Ｒ２１，Ｒ２
２，Ｒ３１，Ｒ３２：ローパス・フィルタを形成する抵
抗 ＲＳ１〜６：抵抗 Ｍ〜：ＭＯＳＦＥＴ Ｔ〜：バイポーラトランジスタ Ｉ１〜７：電流源 ＶＤＤ，ＶＣＣ：正電源 ＶＳＳ，ＶＥＥ：負電源 Ｉｎ：カレント・ミラー回路の入力 Ｏｕｔ：カレント・ミラー回路の出力 Ｉｎ＋：増幅回路の正入力 Ｉｎ−：増幅回路の負入力 Ｏｕｔｐｕｔ：増幅回路の出力 Ｏｕｔｐｕｔ＋：増幅回路の正相出力 Ｏｕｔｐｕｔ−：増幅回路の逆相出力
印加される制御電圧がローパス・フィルタにより帯域制
限されているカレント・ミラー回路 Ｌ１〜４，Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２，Ｌ３１，
Ｌ３２：ローパス・フィルタ ＣＦ，ＣＦ１，ＣＦ２：フィード・フォワード経路を形
成する容量 Ｃ２〜４：ローパス・フィルタを形成する容量 Ｒ２〜４，Ｒ２ａ〜４ａ，Ｒ２ｂ〜４ｂ，Ｒ２１，Ｒ２
２，Ｒ３１，Ｒ３２：ローパス・フィルタを形成する抵
抗 ＲＳ１〜６：抵抗 Ｍ〜：ＭＯＳＦＥＴ Ｔ〜：バイポーラトランジスタ Ｉ１〜７：電流源 ＶＤＤ，ＶＣＣ：正電源 ＶＳＳ，ＶＥＥ：負電源 Ｉｎ：カレント・ミラー回路の入力 Ｏｕｔ：カレント・ミラー回路の出力 Ｉｎ＋：増幅回路の正入力 Ｉｎ−：増幅回路の負入力 Ｏｕｔｐｕｔ：増幅回路の出力 Ｏｕｔｐｕｔ＋：増幅回路の正相出力 Ｏｕｔｐｕｔ−：増幅回路の逆相出力
フロントページの続き (56)参考文献 特開 昭57−185711（ＪＰ，Ａ) 特開 昭51−26447（ＪＰ，Ａ) 特開 平１−93207（ＪＰ，Ａ) 特開 平４−130807（ＪＰ，Ａ) 特開 平５−67928（ＪＰ，Ａ) 特開 昭61−82512（ＪＰ，Ａ) 特開 平３−65715（ＪＰ，Ａ) 特開 平４−248707（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/42 H03F 3/343 H03F 3/345
Claims (7)
- 【請求項１】カレント・ミラー回路を含む電子回路にお
いて、前記カレント・ミラー回路の入力部を構成するト
ランジスタと出力部を構成するトランジスタの制御電極
間に低周波信号通過手段を配置すると共に、前記カレン
トミラー回路の入力部の入力端子と前記電子回路の出力
段との間に高周波信号通過手段を配置することにより、
低周波信号成分の主たる伝送経路と高周波信号成分の主
たる伝送経路とを分離したことを特徴とする電子回路 - 【請求項２】カレント・ミラー回路を含む電子回路にお
いて、前記カレント・ミラー回路の少なくとも入力電流
が流れるトランジスタのゲート電極またはベース電極に
低周波信号通過手段を接続すると共に、前記電子回路の
出力段を構成する素子と前記カレント・ミラー回路の入
力端子とを高周波信号通過手段を介して接続することを
特徴とする電子回路。 - 【請求項３】カレント・ミラー回路を含む電子回路にお
いて、前記カレント・ミラー回路の少なくとも入力電流
が流れるトランジスタのゲート或いはベースに印加され
る制御信号の帯域制限回路を備え、前記カレント・ミラ
ー回路の入力端子と前記電子回路内の他端子との間に容
量素子により信号伝達経路を構成することを特徴とする
電子回路。 - 【請求項４】前記帯域制限回路は抵抗と容量により構成
される低域通過フィルタ回路を含むこと特徴とする請求
項３記載の電子回路。 - 【請求項５】前記信号伝達経路は、前記帯域制限回路に
含まれる低域通過フィルタ回路を構成する容量素子の容
量値より大きい容量素子からなることを特徴とする請求
項３または４記載の電子回路。 - 【請求項６】前記低域通過フィルタ回路は、前記カレン
ト・ミラー回路の少なくとも入力電流が流れるトランジ
スタのゲート容量或いはベース容量の容量値により帯域
制限されていることを特徴とする請求項４または５記載
の電子回路。 - 【請求項７】前記低域通過フィルタ回路は、前記カレン
ト・ミラー回路の出力電流が流れるトランジスタのベー
ス電極の寄生抵抗あるいはゲート電極の寄生抵抗よりも
大きい抵抗値を有する抵抗素子を含むことを特徴とする
請求項４または５記載の電子回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14209194A JP3300534B2 (ja) | 1993-09-13 | 1994-06-24 | 電子回路 |
| KR1019940022809A KR0159308B1 (ko) | 1993-09-13 | 1994-09-10 | 전자회로 |
| US08/305,471 US5469092A (en) | 1993-09-13 | 1994-09-13 | Electronic circuit including means for reflecting signal current and feed forward means for compensating operational speed thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22681893 | 1993-09-13 | ||
| JP5-226818 | 1993-09-13 | ||
| JP14209194A JP3300534B2 (ja) | 1993-09-13 | 1994-06-24 | 電子回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131256A JPH07131256A (ja) | 1995-05-19 |
| JP3300534B2 true JP3300534B2 (ja) | 2002-07-08 |
Family
ID=26474205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14209194A Expired - Fee Related JP3300534B2 (ja) | 1993-09-13 | 1994-06-24 | 電子回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5469092A (ja) |
| JP (1) | JP3300534B2 (ja) |
| KR (1) | KR0159308B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783954A (en) * | 1996-08-12 | 1998-07-21 | Motorola, Inc. | Linear voltage-to-current converter |
| DE19841718C2 (de) | 1998-09-11 | 2001-01-25 | St Microelectronics Gmbh | Komparator |
| US6150885A (en) * | 1999-06-24 | 2000-11-21 | Lucent Technologies Inc. | Transconductance amplifier with wideband noise filtering |
| EP1093221A1 (en) * | 1999-07-19 | 2001-04-18 | Interuniversitair Micro-Elektronica Centrum Vzw | A compact differential transconductance amplifier and a method of operation thereof |
| DE10132802A1 (de) * | 2001-07-06 | 2002-11-14 | Infineon Technologies Ag | Multipliziererschaltung |
| FR2832519B1 (fr) | 2001-11-19 | 2004-02-20 | St Microelectronics Sa | Circuit de miroir de courant fonctionnant a des frequences elevees |
| JP3991863B2 (ja) * | 2002-12-27 | 2007-10-17 | セイコーエプソン株式会社 | ノコギリ波発生装置 |
| US7218170B1 (en) * | 2003-05-23 | 2007-05-15 | Broadcom Corporation | Multi-pole current mirror filter |
| JP2005260488A (ja) * | 2004-03-10 | 2005-09-22 | Mitsubishi Electric Corp | 電圧電流変換回路 |
| JP4634898B2 (ja) * | 2005-09-14 | 2011-02-16 | 新日本無線株式会社 | 定電圧回路 |
| JP2007116569A (ja) * | 2005-10-24 | 2007-05-10 | Niigata Seimitsu Kk | オペアンプの開放利得調整回路 |
| EP1857907B1 (en) * | 2006-04-28 | 2009-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8354724B2 (en) * | 2007-03-26 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| WO2010035608A1 (en) | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8441319B2 (en) * | 2011-06-17 | 2013-05-14 | Analog Devices, Inc. | Method and apparatus for biasing rail to rail DMOS amplifier output stage |
| JP6416020B2 (ja) * | 2015-03-09 | 2018-10-31 | 株式会社東芝 | 能動負荷回路及び半導体集積回路 |
-
1994
- 1994-06-24 JP JP14209194A patent/JP3300534B2/ja not_active Expired - Fee Related
- 1994-09-10 KR KR1019940022809A patent/KR0159308B1/ko not_active IP Right Cessation
- 1994-09-13 US US08/305,471 patent/US5469092A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5469092A (en) | 1995-11-21 |
| KR950010337A (ko) | 1995-04-28 |
| KR0159308B1 (ko) | 1999-03-30 |
| JPH07131256A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300534B2 (ja) | 電子回路 | |
| US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| KR102256958B1 (ko) | 증폭 회로 | |
| KR20020033048A (ko) | 발진회로 및 발진용 집적회로 | |
| US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
| KR100245902B1 (ko) | 캐스코드 상보형 금속 산화물 반도체 증폭기의 안정화 과도 응답 | |
| JP2006141014A (ja) | 共通モードフィードバック回路を具備したトランスコンダクタンス増幅器、及びトランスコンダクタンス増幅器の動作方法 | |
| US5315264A (en) | Rail-to-rail opamp with large sourcing current and small quiescent current | |
| JP2003298368A (ja) | 増幅回路 | |
| JPS61172416A (ja) | Ｃｍｏｓ増幅器 | |
| EP0840951B1 (en) | Amplifier with active-bootstrapped gain-enhancement technique | |
| JPS63240109A (ja) | 差動増幅器 | |
| US20040239426A1 (en) | Operational amplifier generating desired feedback reference voltage allowing improved output characteristic | |
| US4713625A (en) | Circuit for improving power supply rejection in an operational amplifier with frequency compensation | |
| US7358799B2 (en) | Switchable high pass configuration and an optical receiver with a switchable high pass configuration | |
| US5166637A (en) | Distortion cancellation amplifier system | |
| US7315210B2 (en) | Differential operational amplifier | |
| GB2219162A (en) | Differential amplifier with high output impedance stage | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JPH04248707A (ja) | 演算増幅器 | |
| JPH0483405A (ja) | 半導体集積回路装置 | |
| KR20040030947A (ko) | 저전압 클래스-ａｂ 출력단 증폭기 | |
| Singh et al. | CMOS Realization of OTA as Application in Low Power Amplifier for Enhancing Performance and Stability using 65 nm Technology | |
| JPH07183763A (ja) | フィルタ回路 | |
| JPH07297653A (ja) | 演算増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |