TWI802714B - 差動放大電路 - Google Patents
差動放大電路 Download PDFInfo
- Publication number
- TWI802714B TWI802714B TW108121167A TW108121167A TWI802714B TW I802714 B TWI802714 B TW I802714B TW 108121167 A TW108121167 A TW 108121167A TW 108121167 A TW108121167 A TW 108121167A TW I802714 B TWI802714 B TW I802714B
- Authority
- TW
- Taiwan
- Prior art keywords
- input
- current source
- gate
- input transistor
- circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45042—One or more resistors are added or changed as balancing to reduce the offset of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45044—One or more switches are opened or closed to balance the dif amp to reduce the offset of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本發明提供一種差動放大電路，其可以於不影響放大率的情況下減小輸入電晶體的偏移電壓。差動放大電路的特徵在於包括：第一輸入電晶體，於閘極接收輸入至第一輸入端子的訊號；第二輸入電晶體，於閘極接收輸入至第二輸入端子的訊號；以及偏移電壓調整電路，連接於第一輸入端子與第一輸入電晶體的閘極之間、及第二輸入端子與第二輸入電晶體的閘極之間的至少一者。
Description
本發明是有關於一種差動放大電路。
差動放大電路是對輸入至兩個輸入端子的訊號之差進行放大的電路。當構成差動放大電路的輸入電晶體產生偏差時，差動放大電路的輸出訊號產生偏移電壓。於專利文獻1中，揭示了一種差動放大電路，該差動放大電路包括以偏移電壓變小的方式進行調整的偏移電壓調整電路。
圖4是表示日本專利特開2008-67188號公報（專利文獻1）所揭示的差動放大電路的電路圖。先前的差動放大電路包括輸入電晶體1、輸入電晶體2、P通道金屬氧化物半導體（P-channel Metal Oxide Semiconductor，PMOS）電晶體3、PMOS電晶體4、電流源5、及偏移電壓調整電路6。
先前的差動放大電路選擇性地切斷偏移電壓調整電路6的熔線，來調整輸入電晶體1、輸入電晶體2與電流源5之間的電阻值，藉此可以減小偏移電壓。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2008-67188號公報
[發明所欲解決之課題]
但是，先前的差動放大電路於輸入電晶體的電流路徑包括偏移電壓調整電路6，因此存在因熔線的切斷，輸入電晶體的電流路徑的電阻值發生變化，藉此，差動放大電路的放大率發生變化這一課題。
本發明的目的在於提供一種差動放大電路，其可以於不影響放大率的情況下減小輸入電晶體的偏移電壓。
[解決課題之手段]
本發明一實施形態的差動放大電路的特徵在於包括：
第一輸入電晶體，於閘極接收輸入至第一輸入端子的訊號；
第二輸入電晶體，於閘極接收輸入至第二輸入端子的訊號；以及
偏移電壓調整電路，連接於所述第一輸入端子與所述第一輸入電晶體的閘極之間、及所述第二輸入端子與所述第二輸入電晶體的閘極之間的至少一者。
[發明的效果]
根據本發明的差動放大電路，於輸入電晶體的閘極包括偏移電壓調整電路，因而輸入電晶體的電流路徑的電阻值不發生變化，因此可以於不影響放大率的情況下減小輸入電晶體的偏移電壓。
以下，一邊參照圖式一邊對用於實施本發明的形態進行詳細說明。
[第一實施形態]
圖1是表示本發明第一實施形態的差動放大電路的電路圖。
本實施形態的差動放大電路包括：輸入電晶體1、輸入電晶體2、PMOS電晶體3、PMOS電晶體4、電流源5、電流源10、電流源11、可變電阻電路12、可變電阻電路13，該可變電阻電路12、可變電阻電路13具有包含串聯連接的多個電阻的電阻電路及熔線電路。可變電阻電路12、可變電阻電路13及電流源10、電流源11構成偏移電壓調整電路。
PMOS電晶體3、PMOS電晶體4構成電流鏡電路，連接於電源端子VDD、輸入電晶體1及輸入電晶體2的汲極。電流源5連接於輸入電晶體1及輸入電晶體2的源極與接地（Ground，GND）端子之間。
可變電阻電路12連接於輸入端子IN1與輸入電晶體1的閘極之間。可變電阻電路13連接於輸入端子IN2與輸入電晶體2的閘極之間。電流源10連接於作為第一輸入電晶體的輸入電晶體1的閘極與GND端子之間。電流源11連接於作為第二輸入電晶體的輸入電晶體2的閘極與GND端子之間。輸出端子OUT連接於輸入電晶體2的汲極。
可變電阻電路12藉由於熔線被切斷的電阻流動電流源10的電流，使電壓下降，來調整輸入電晶體1的閘極電壓。可變電阻電路13藉由於熔線被切斷的電阻流動電流源11的電流，使電壓下降，來調整輸入電晶體2的閘極電壓。即，藉由可變電阻電路12（13）的電阻值及電流源10（11）的電流值來決定調整電壓Vadj。調整電壓Vadj包含作為第一訊號被供給至輸入電晶體1的閘極的電壓及作為第二訊號被供給至輸入電晶體2的閘極的電壓的至少一個電壓。
接著，對本實施形態的差動放大電路的偏移電壓的調整方法進行說明。
對輸入端子IN1輸入偏壓電壓V1，使輸入端子IN2的電壓自0 V逐漸上升，將輸出端子OUT的電壓降低時的輸入端子IN2的電壓設為V2。此時的電壓V1與電壓V2之差為偏移電壓Vof，且例如可以表示為Vof＝V1－V2。
適當選擇並切斷可變電阻電路12或可變電阻電路13的熔線，以成為用來抵消該偏移電壓Vof的調整電壓Vadj。例如，於偏移電壓Vof為正值（V1＞V2）的情況下，切斷可變電阻電路12的熔線。另外，於偏移電壓Vof為負值（V2＞V1）的情況下，切斷可變電阻電路13的熔線。
如以上所說明般，第一實施形態的差動放大電路於輸入電晶體的閘極包括偏移電壓調整電路，因而輸入電晶體的電流路徑的電阻值不發生變化，因此可以於不影響放大率的情況下減小輸入電晶體的偏移電壓。
[第二實施形態]
接著，參照圖2對第二實施形態的差動放大電路進行說明。
第二實施形態的差動放大電路成為如下的構成：作為偏移電壓調整電路，包括電阻22、電阻23代替可變電阻電路12、可變電阻電路13，包括可變電流源20、可變電流源21代替電流源10、電流源11。
對於其他構成，與第一實施形態的差動放大電路相同，因此對相同的構成元件標註相同的符號，並適當省略其說明。
作為第一電阻的電阻22連接於輸入端子IN1與輸入電晶體1的閘極之間。作為第二電阻的電阻23連接於輸入端子IN2與輸入電晶體2的閘極之間。作為第一可變電流源的可變電流源20連接於輸入電晶體1的閘極與GND端子之間。作為第二可變電流源的可變電流源21連接於輸入電晶體2的閘極與GND端子之間。
可變電流源20、可變電流源21由電流源、構成電流鏡電路的N通道金屬氧化物半導體（N-channel Metal Oxide Semiconductor，NMOS）電晶體及熔線構成。可變電流源20藉由切斷連接於構成電流鏡電路的NMOS電晶體的熔線來調整電流量。可變電流源21亦同樣。
電阻22藉由流動可變電流源20的電流，使電壓下降，來調整輸入電晶體1的閘極電壓。電阻23藉由流動可變電流源21的電流，使電壓下降，來調整輸入電晶體2的閘極電壓。即，藉由電阻22（23）的電阻值及可變電流源20（21）的電流值來決定調整電壓Vadj。調整電壓Vadj包含作為第一訊號被供給至輸入電晶體1的閘極的電壓及作為第二訊號被供給至輸入電晶體2的閘極的電壓的至少一個電壓。
接著，對本實施形態的差動放大電路的偏移電壓的調整方法進行說明。
適當選擇並切斷可變電流源20或可變電流源21的熔線，以成為用來抵消偏移電壓Vof的調整電壓Vadj。例如，於偏移電壓Vof為正值（V1＞V2）的情況下，切斷可變電流源21的熔線。另外，於偏移電壓Vof為負值（V2＞V1）的情況下，切斷可變電流源20的熔線。
如以上所說明般，第二實施形態的差動放大電路於輸入電晶體的閘極包括偏移電壓調整電路，因而輸入電晶體的電流路徑的電阻值不發生變化，因此可以於不影響放大率的情況下減小輸入電晶體的偏移電壓。
接著，參照圖3，對第二實施形態的差動放大電路的另一例進行說明。
圖3的差動放大電路成為如下的構成：作為偏移電壓調整電路，包括作為第一可變電流源的可變電流源30代替可變電流源20，包括電流源11代替可變電流源21。對於其他構成，對相同的構成元件標註相同的符號，並適當省略其說明。
可變電流源20、可變電流源21是藉由切斷熔線來減少電流的構成，但可變電流源30構成為藉由切斷熔線可以增減電流。若使用如此構成的可變電流源30，則可以取得與圖2的差動放大電路相同的效果。
以上，對本發明的實施形態進行了說明，但本發明的差動放大電路不限定於所述實施形態，於不脫離本發明的主旨的範圍內能夠進行各種變更。
例如，可變電阻電路12、可變電阻電路13中可以適當設定電阻及熔線的數量，另外，亦可以使用開關代替熔線。另外，可變電流源20、可變電流源21、可變電流源30中可以適當設定NMOS電晶體及熔線的數量，另外，亦可以使用開關代替熔線。即，所述偏移電壓調整電路只要連接於輸入端子IN1與輸入電晶體1的閘極間、及輸入端子IN2與輸入電晶體2的閘極間的至少一者即可。
另外，實施形態中說明的差動放大電路並不限定於該電路構成。例如，輸入電晶體亦可由PMOS電晶體構成。所述差動放大電路中，電流源11亦可以是具有與可變電流源30相同的構成的作為第二可變電流源的可變電流源。
再者，本發明的差動放大電路亦具有如下的效果：於輸入電晶體1、輸入電晶體2的閘極連接有電流源，藉此於輸入端子IN1、輸入端子IN2產生開路故障的情況下，可以抑制因電流源輸入端子的電位達到不穩定狀態。
1‧‧‧第一輸入電晶體
2‧‧‧第二輸入電晶體
3、4‧‧‧PMOS電晶體
5、10、11‧‧‧電流源
6‧‧‧偏移電壓調整電路
12、13‧‧‧可變電阻電路
20、21、30‧‧‧可變電流源
22、23‧‧‧電阻
IN1、IN2‧‧‧輸入端子
OUT‧‧‧輸出端子
圖1是表示第一實施形態的差動放大電路的電路圖。
圖2是表示第二實施形態的差動放大電路的電路圖。
圖3是表示第二實施形態的差動放大電路的另一例的電路圖。
圖4是表示先前的差動放大電路的電路圖。
1‧‧‧第一輸入電晶體
2‧‧‧第二輸入電晶體
3、4‧‧‧PMOS電晶體
5、10、11‧‧‧電流源
12、13‧‧‧可變電阻電路
IN1、IN2‧‧‧輸入端子
OUT‧‧‧輸出端子
Claims (2)
- 一種差動放大電路，其特徵在於包括：第一輸入電晶體，於閘極接收輸入至第一輸入端子的訊號；第二輸入電晶體，於閘極接收輸入至第二輸入端子的訊號；以及偏移電壓調整電路，連接於所述第一輸入端子與所述第一輸入電晶體的閘極之間、及所述第二輸入端子與所述第二輸入電晶體的閘極之間的至少一者，藉由所產生的調整電壓對所述輸入電晶體的偏移電壓進行調整，其中所述偏移電壓調整電路包括：可變電阻電路，具有串聯連接於所述輸入端子與所述輸入電晶體的閘極之間的多個電阻；電流源，所述電流源的第一端連接於所述可變電阻電路與所述輸入電晶體的閘極的連接點，所述電流源的第二端連接於接地端子，於所述可變電阻電路流動電流，藉由於所述可變電阻電路流動所述電流源的電流至所述接地端子，產生所述調整電壓。
- 一種差動放大電路，其特徵在於包括：第一輸入電晶體，於閘極接收輸入至第一輸入端子的訊號；第二輸入電晶體，於閘極接收輸入至第二輸入端子的訊號；以及偏移電壓調整電路，連接於所述第一輸入端子與所述第一輸入 電晶體的閘極之間、及所述第二輸入端子與所述第二輸入電晶體的閘極之間的至少一者，藉由所產生的調整電壓對所述輸入電晶體的偏移電壓進行調整，其中所述偏移電壓調整電路包括：電阻，連接於所述輸入端子與所述輸入電晶體的閘極之間；可變電流源，所述可變電流源的第一端連接於所述電阻與所述輸入電晶體的閘極之間，所述可變電流源的第二端連接於接地端子，於所述電阻流動電流，藉由於所述電阻流動所述可變電流源的電流至所述接地端子，產生所述調整電壓。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018-126682 | 2018-07-03 | ||
| JP2018126682A JP2020010088A (ja) | 2018-07-03 | 2018-07-03 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202007075A TW202007075A (zh) | 2020-02-01 |
| TWI802714B true TWI802714B (zh) | 2023-05-21 |
Family
ID=69068593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108121167A TWI802714B (zh) | 2018-07-03 | 2019-06-19 | 差動放大電路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11012041B2 (zh) |
| JP (1) | JP2020010088A (zh) |
| KR (1) | KR20200004247A (zh) |
| CN (1) | CN110677130A (zh) |
| TW (1) | TWI802714B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201308883A (zh) * | 2011-08-15 | 2013-02-16 | Mediatek Inc | 具備直流偏移補償的增益級與相關方法 |
| US20140253359A1 (en) * | 2013-03-11 | 2014-09-11 | Sony Corporation | Balanced signal processing circuit and analog-digital conversion circuit |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918338A (en) * | 1988-10-04 | 1990-04-17 | North American Philips Corporation | Drain-biassed transresistance device for continuous time filters |
| JP3113401B2 (ja) * | 1992-07-31 | 2000-11-27 | リーダー電子株式会社 | 広帯域増幅器 |
| JP2000298566A (ja) | 1999-04-14 | 2000-10-24 | Seiko Epson Corp | 印刷装置、情報処理装置、これらの制御方法、及び情報記録媒体 |
| JP3452247B2 (ja) | 1999-12-28 | 2003-09-29 | セイコーエプソン株式会社 | プリンタ、プリンタの制御方法およびプログラムを記録した記録媒体 |
| JP3972601B2 (ja) * | 2001-05-15 | 2007-09-05 | ヤマハ株式会社 | レベルシフト回路 |
| JP2005072893A (ja) * | 2003-08-22 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 無線通信受信回路およびそのｄｃオフセット電圧補正方法 |
| TWI261444B (en) * | 2004-10-08 | 2006-09-01 | Mediatek Inc | DC offset calibration apparatus |
| JP4315104B2 (ja) * | 2004-12-22 | 2009-08-19 | ソニー株式会社 | 信号処理回路及び光ディスク記録再生装置 |
| DE102005007632A1 (de) * | 2005-02-18 | 2006-08-24 | Infineon Technologies Ag | Verstärkeranordnung und Verfahren zum Abgleichen eines Offsets |
| KR100535442B1 (ko) | 2005-04-18 | 2005-12-09 | 주식회사 빅솔론 | 프린팅 장치, 상기 프린팅 장치의 제어 방법 및 상기프린팅 장치를 이용한 데이터 처리 장치 |
| JP2008067188A (ja) | 2006-09-08 | 2008-03-21 | Ricoh Co Ltd | 差動増幅回路及びその差動増幅回路を使用した充電制御装置 |
| JP4755153B2 (ja) * | 2007-08-23 | 2011-08-24 | 株式会社リコー | 充電回路 |
| JP2009224993A (ja) * | 2008-03-14 | 2009-10-01 | Sharp Corp | 差動インタフェース装置、表示制御装置、及び表示装置 |
| US8279475B2 (en) | 2008-05-27 | 2012-10-02 | Bixolon Co., Ltd. | Printing apparatus and method for processing real-time command using the printing apparatus |
| US7737775B2 (en) * | 2008-07-07 | 2010-06-15 | Mediatek Inc. | Low-noise DC offset calibration circuit and related receiver stage |
| JP2011083026A (ja) * | 2008-10-06 | 2011-04-21 | Panasonic Corp | 演算増幅回路及び表示装置 |
| JP5482221B2 (ja) * | 2010-01-22 | 2014-05-07 | 株式会社リコー | アナログ回路 |
| JP5628871B2 (ja) * | 2012-08-28 | 2014-11-19 | 日本電信電話株式会社 | 自動オフセット消去回路 |
| JP6207871B2 (ja) * | 2013-04-17 | 2017-10-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及びインバータシステム |
| US9362874B2 (en) * | 2013-07-10 | 2016-06-07 | Fairchild Semiconductor Corporation | Differential measurements with a large common mode input voltage |
| JP5958774B2 (ja) * | 2014-02-04 | 2016-08-02 | 株式会社村田製作所 | 電力増幅モジュール |
| JP6465115B2 (ja) * | 2014-09-03 | 2019-02-06 | 富士通株式会社 | 電力増幅回路及び半導体集積回路 |
| JP6629562B2 (ja) * | 2015-10-14 | 2020-01-15 | ローム株式会社 | オーディオ回路、それを用いた電子機器 |
| JP2018050238A (ja) * | 2016-09-23 | 2018-03-29 | ルネサスエレクトロニクス株式会社 | 可変利得増幅器、方法、および受信装置 |
-
2018
- 2018-07-03 JP JP2018126682A patent/JP2020010088A/ja active Pending
-
2019
- 2019-06-18 US US16/444,610 patent/US11012041B2/en active Active
- 2019-06-19 TW TW108121167A patent/TWI802714B/zh active
- 2019-06-25 KR KR1020190075886A patent/KR20200004247A/ko not_active Application Discontinuation
- 2019-07-02 CN CN201910589236.6A patent/CN110677130A/zh not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201308883A (zh) * | 2011-08-15 | 2013-02-16 | Mediatek Inc | 具備直流偏移補償的增益級與相關方法 |
| US20140253359A1 (en) * | 2013-03-11 | 2014-09-11 | Sony Corporation | Balanced signal processing circuit and analog-digital conversion circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US11012041B2 (en) | 2021-05-18 |
| CN110677130A (zh) | 2020-01-10 |
| US20200014348A1 (en) | 2020-01-09 |
| KR20200004247A (ko) | 2020-01-13 |
| JP2020010088A (ja) | 2020-01-16 |
| TW202007075A (zh) | 2020-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010218543A (ja) | ボルテージレギュレータ | |
| CN108352836B (zh) | 具有改进的电源噪声抑制的可变增益放大器 | |
| JP6498503B2 (ja) | 電流検出回路 | |
| JP4917460B2 (ja) | 半導体装置 | |
| JP5266800B2 (ja) | トリミング回路 | |
| US9431968B2 (en) | Methods and apparatuses for slew rate enhancement of amplifiers | |
| KR0159308B1 (ko) | 전자회로 | |
| JP7316116B2 (ja) | 半導体装置 | |
| JP6630303B2 (ja) | 高周波半導体増幅回路 | |
| JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
| TWI802714B (zh) | 差動放大電路 | |
| US6538513B2 (en) | Common mode output current control circuit and method | |
| JP6399938B2 (ja) | 差動出力バッファ | |
| US6114906A (en) | Differential amplifier circuit | |
| KR20190071590A (ko) | 전류 생성 회로 | |
| US7218169B2 (en) | Reference compensation circuit | |
| TWI566518B (zh) | 放大器及其放大方法 | |
| JP2007318394A (ja) | オフセット電圧調整回路 | |
| JP2002026718A (ja) | インバータ回路 | |
| JP2004120564A (ja) | 演算増幅器 | |
| US7865543B2 (en) | Offset compensation for rail-to-rail avereraging circuit | |
| JP3863355B2 (ja) | オペアンプ回路のバイアス電流制御方法、オペアンプ回路及び半導体装置 | |
| WO1996038912A1 (fr) | Circuit a retard variable | |
| JP2005332964A (ja) | 半導体集積回路装置のヒューズ素子回路 | |
| WO2022196303A1 (ja) | 遅延回路および半導体装置 |