JP7338821B2 - 信号出力回路 - Google Patents
信号出力回路 Download PDFInfo
- Publication number
- JP7338821B2 JP7338821B2 JP2018209013A JP2018209013A JP7338821B2 JP 7338821 B2 JP7338821 B2 JP 7338821B2 JP 2018209013 A JP2018209013 A JP 2018209013A JP 2018209013 A JP2018209013 A JP 2018209013A JP 7338821 B2 JP7338821 B2 JP 7338821B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- current
- signal
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
図1は、本発明の第1の実施形態に係る信号出力回路10の構成の一例を示す図である。本実施形態において、信号出力回路10は、単一の半導体チップ100内に形成された半導体集積回路として構成されている。なお、図1には、オプションで設けられる外付けの抵抗素子Rxが、半導体チップ100と共に示されているが、第1の実施形態においては、外付けの抵抗素子Rxを含まない場合について説明する。外付けの抵抗素子Rxを含む場合については、後述する第2の実施形態において説明する。
Va=Vin-Ir×r2 ・・・(1)
Ir=I2+I5 ・・・(2)
Va=Vin-(I2+I5)×r2 ・・・(3)
Ir=I2 ・・・(4)
Va=Vin-I2×r2 ・・・(5)
本発明の第2の実施形態に係る出力回路10は、図1に示すように、半導体チップ100と、半導体チップ100の入力端子12に接続された外付けの抵抗素子Rxと、を含んで構成されている。入力信号Sinは、外付けの抵抗素子Rxを介して入力される。
Va=Vin-(I2+I5)×(rx+r2) ・・・(6)
Va=Vin-I2×(rx+r2) ・・・(7)
図5は、本発明の第3の実施形態に係る信号出力回路10Bの構成の一例を示す図である。信号出力回路10Bは、第1の実施形態に係る信号出力回路10(図1参照)が備える電流生成回路20C及び20Dを備えていない。また、トランジスタT8とT9の接続が第1の実施形態に係る信号出力回路10と異なる。
図6は、本発明の第4の実施形態に係る信号出力回路10Cの構成の一例を示す図である。信号出力回路10Cは、第1の実施形態に係る信号出力回路10(図1参照)が備える電流生成回路20C及び20Dを備えていない。また、電流生成回路20Eの構成が、第1の実施形態に係る信号出力回路10と異なる。
Claims (4)
- 入力信号が入力される入力に接続された入力ラインと、
前記入力ラインに接続され、供給される第1電源電圧のレベルに応じた大きさの第1の電流を生成する第1の電流生成回路と、
前記入力ラインに接続され、出力信号のレベルの切り替えに応じてオンオフする第2の電流を生成する第2の電流生成回路と、
前記入力ライン上に設けられた抵抗素子と、
前記第1電源電圧と異なる第2電源電圧のラインに接続され、前記入力ラインに生じる電圧のレベルに応じて前記出力信号の論理レベルを切り換える出力回路と、
を含み、
前記抵抗素子は、前記入力に接続された一端と、前記第1の電流生成回路及び前記第2の電流生成回路に接続された他端とを有し、
前記第2の電流生成回路は、オン状態において前記第1電源電圧のレベルに応じた大きさの電流を前記第2の電流として生成する
信号出力回路。 - 前記出力信号のレベルが第1のレベルにある場合、前記第1の電流の大きさに相当する大きさの電流が前記抵抗素子に流れ、前記出力信号のレベルが前記第1のレベルとは異なる第2のレベルにある場合、前記第1の電流の大きさと前記第2の電流の大きさとを合算した大きさに相当する大きさの電流が前記抵抗素子に流れる
請求項1に記載の信号出力回路。 - 前記出力信号に応じてオンオフする第1のトランジスタを更に含み、
前記第2の電流生成回路は、前記第1のトランジスタのオンオフに応じてオンオフされ且つ前記第2の電流を出力する第2のトランジスタを含む
請求項1または請求項2に記載の信号出力回路。 - 前記出力回路は、前記入力信号のレベルとは異なるレベルの信号を前記出力信号として出力する
請求項1から請求項3のいずれか1項に記載の信号出力回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018209013A JP7338821B2 (ja) | 2018-11-06 | 2018-11-06 | 信号出力回路 |
CN201910892407.2A CN111147065B (zh) | 2018-11-06 | 2019-09-20 | 信号输出电路 |
US16/668,034 US10840909B2 (en) | 2018-11-06 | 2019-10-30 | Signal outputting circuit |
DE102019129774.5A DE102019129774A1 (de) | 2018-11-06 | 2019-11-05 | Signalausgabeschaltkreis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018209013A JP7338821B2 (ja) | 2018-11-06 | 2018-11-06 | 信号出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020077936A JP2020077936A (ja) | 2020-05-21 |
JP7338821B2 true JP7338821B2 (ja) | 2023-09-05 |
Family
ID=70459828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018209013A Active JP7338821B2 (ja) | 2018-11-06 | 2018-11-06 | 信号出力回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10840909B2 (ja) |
JP (1) | JP7338821B2 (ja) |
CN (1) | CN111147065B (ja) |
DE (1) | DE102019129774A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000244289A (ja) | 1999-02-22 | 2000-09-08 | Advantest Corp | コンパレータ回路 |
JP2018121324A (ja) | 2017-01-25 | 2018-08-02 | 株式会社東海理化電機製作所 | レベルシフタ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104723A (ja) * | 1992-09-22 | 1994-04-15 | Fujitsu Ltd | Cmosレベル/eclレベル変換回路 |
JP3683188B2 (ja) * | 2001-06-21 | 2005-08-17 | 富士通テン株式会社 | 遅延回路 |
KR100378201B1 (ko) * | 2001-06-29 | 2003-03-29 | 삼성전자주식회사 | 전원전압 이상의 입력신호를 용인하는 신호전송회로 |
JP3712711B2 (ja) * | 2003-04-03 | 2005-11-02 | 日本テキサス・インスツルメンツ株式会社 | レベル変換回路 |
KR100594322B1 (ko) * | 2005-02-14 | 2006-06-30 | 삼성전자주식회사 | 와이드 레인지 전원용 입력회로 |
JP4881582B2 (ja) * | 2005-06-24 | 2012-02-22 | 三洋電機株式会社 | 遅延回路および駆動制御回路 |
JP4508081B2 (ja) * | 2005-10-28 | 2010-07-21 | 株式会社デンソー | 出力回路およびそれに用いられる定電流源回路 |
JP2014062825A (ja) * | 2012-09-21 | 2014-04-10 | Asahi Kasei Electronics Co Ltd | 電圧検出回路及び電圧検出方法 |
US9264022B2 (en) * | 2013-04-18 | 2016-02-16 | Sharp Kabushiki Kaisha | Level shift circuit |
JP2017055214A (ja) * | 2015-09-08 | 2017-03-16 | 株式会社東海理化電機製作所 | レベルシフト回路 |
CN108347243B (zh) | 2017-01-25 | 2022-04-01 | 株式会社东海理化电机制作所 | 电平转换器 |
-
2018
- 2018-11-06 JP JP2018209013A patent/JP7338821B2/ja active Active
-
2019
- 2019-09-20 CN CN201910892407.2A patent/CN111147065B/zh active Active
- 2019-10-30 US US16/668,034 patent/US10840909B2/en active Active
- 2019-11-05 DE DE102019129774.5A patent/DE102019129774A1/de active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000244289A (ja) | 1999-02-22 | 2000-09-08 | Advantest Corp | コンパレータ回路 |
JP2018121324A (ja) | 2017-01-25 | 2018-08-02 | 株式会社東海理化電機製作所 | レベルシフタ |
Also Published As
Publication number | Publication date |
---|---|
CN111147065A (zh) | 2020-05-12 |
US10840909B2 (en) | 2020-11-17 |
DE102019129774A1 (de) | 2020-05-07 |
US20200145004A1 (en) | 2020-05-07 |
CN111147065B (zh) | 2024-06-07 |
JP2020077936A (ja) | 2020-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008015925A (ja) | 基準電圧発生回路 | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
JP2006340266A (ja) | 差動信号伝送回路および差動信号伝送装置 | |
JP2008211707A (ja) | 入力回路 | |
JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
JP6399938B2 (ja) | 差動出力バッファ | |
JP5421075B2 (ja) | 入力回路 | |
JP2017079431A (ja) | 電圧比較回路 | |
JP7338821B2 (ja) | 信号出力回路 | |
US5479114A (en) | Three-value input buffer circuit | |
KR100300687B1 (ko) | 반도체집적회로 | |
US8487648B2 (en) | Semiconductor integrated circuit | |
US11223345B2 (en) | Low power input receiver using a Schmitt trigger circuit | |
JP4753663B2 (ja) | 出力回路 | |
US11249118B2 (en) | Current sensing circuit | |
JP6370649B2 (ja) | データ読出し回路 | |
JP4594064B2 (ja) | サージ電流抑制回路及び直流電源装置 | |
JP4364752B2 (ja) | 出力回路 | |
JP5598377B2 (ja) | 出力回路 | |
JPH11326398A (ja) | 電圧検知回路 | |
JP6851207B2 (ja) | ヒステリシスコンパレータ回路 | |
JP4380455B2 (ja) | 出力ドライバ回路及び半導体ic | |
JP2011141759A (ja) | 半導体装置及びその制御方法 | |
US20200249710A1 (en) | Input circuit | |
JP6794395B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221213 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20221213 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230104 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230110 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20230303 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7338821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |