JP4508081B2 - 出力回路およびそれに用いられる定電流源回路 - Google Patents

Description

本発明は、定電流源回路が形成する定電流を用いて、入力信号を所定の電圧範囲内の出力電圧に変換して出力する出力回路およびそれに用いられる定電流源回路に関するもので、例えば圧力センサ等のセンサ信号の信号処理を行う信号処理回路中に備えられる出力回路に適用して好適である。

圧力センサ等の信号処理回路では、増幅回路や温度・オフセット補償等の補正回路を通過させたセンサ信号をそのまま外部回路に出力するのではなく、さらに出力回路を通過させてから外部回路に出力する。すなわち、出力回路に入力される信号を入力信号とすると、出力回路にて、入力信号を上限側電圧範囲（以下、上限クランプ電圧という）から下限側電圧範囲（以下、下限クランプ電圧という）までの電圧範囲内の信号に変換してから、エンジンＥＣＵ等の外部制御回路に出力している。このように、入力信号を外部制御回路で処理を行うのに好適な電圧範囲内の信号に変換することで、外部制御回路で的確に圧力検出等が行えるようにしている（例えば、特許文献１参照）。

図４は、従来の出力回路１００の回路構成を示した図である。この図に示されるように、出力回路１００は、増幅回路１０１、定電流源回路１０２、フィルタ回路１０３、および複数の抵抗１０４ａ〜１０４ｃを備えた構成となっている。この出力回路１００は、外部制御回路に相当するエンジンＥＣＵを通じて印加される電源電圧ＶＣＣに基づいて作動し、入力端子ＩＮから入力される入力信号を所定の電圧範囲内の信号に変換し、出力端子ＯＵＴから出力電圧ＶＯＵＴとしてエンジンＥＣＵに出力する。

増幅回路１０１は、オペアンプ１０１ａと抵抗１０１ｂ、１０１ｃを有し、入力信号を抵抗１０１ｂと抵抗１０１ｃの抵抗値で決まる増幅率で増幅する。

定電流源回路１０２は、互いのベースが接続されたＮＰＮトランジスタ１０２ａ、１０２ｂによって構成された第１カレントミラー回路、互いのベースが接続されたＰＮＰトランジスタ１０２ｃ、１０２ｄによって構成された第２カレントミラー回路、および、抵抗１０２ｅ、１０２ｆ、１０２ｇ、１０２ｈ、１０２ｉを備えた構成とされている。

フィルタ回路１０３は、抵抗１０３ａ、１０３ｂおよびコンデンサ１０３ｃによるＲＣフィルタであり、他の電子機器からの電磁気的雑音などの外来ノイズ（ＥＭＣ：Electro Magnetic Compatibility）に対する耐量を高めるために設けられ、外来ノイズに相当する高周波を除去する。具体的には、フィルタ回路１０３は、抵抗１０３ａ、１０３ｂおよびコンデンサ１０３ｃによって決まるフィルタ定数に応じて、出力端子ＯＵＴから増幅回路１０１の出力側（つまりオペアンプ１０１ａの出力端子）に所望の周波数範囲の信号が入り込むことを防止する。

抵抗１０４ａは、クランプ電圧の決定、出力端子ＯＵＴへの電流供給量の調整および断線ダイアグの為に備えられるものである。抵抗１０４ｂは、下限クランプ電圧の決定の為に備えられたものである。また、抵抗１０４ｃは、断線ダイアグやクランプ電圧の決定などの為に備えられるものである。

このように構成された出力回路１００の基本作動は、以下のようになっている。

まず、電源電圧ＶＣＣが定電流源回路１０２に印加され、ＮＰＮトランジスタ１０２ａのベース−エミッタ間の電位差がＶｆを超えると、ＮＰＮトランジスタ１０２ａがＯＮし、コレクタ電流Ｉ１１が流れる。このときのコレクタ電流Ｉ１１は、抵抗１０２ｅの抵抗値によって決まる。なお、抵抗１０２ｆ、１０２ｇは、Ｖｂｅ電圧のバランス抵抗として機能する。

一方、ＮＰＮトランジスタ１０２ａがＯＮすると同時に、カレントミラー接続されたＮＰＮトランジスタ１０２ｂもＯＮする。これにより、ＮＰＮトランジスタ１０２ｂの上流側に位置するＰＮＰトランジスタ１０２ｃもＯＮして、ＮＰＮトランジスタ１０２ｂにコレクタ電流Ｉ１２が流れると共に、ＰＮＰトランジスタ１０２ｃにもコレクタ電流Ｉ１３が流れる（Ｉ１２≒Ｉ１３）。このときのコレクタ電流Ｉ１２は、ＮＰＮトランジスタ１０２ａのコレクタ電流Ｉ１１をミラーしたものとなるため、ＮＰＮトランジスタ１０２ａ、１０２ｂのカレントミラー比に応じた値となる。

また、ＰＮＰトランジスタ１０２ｃがＯＮすると、それと同時にＰＮＰトランジスタ１０２ｄもＯＮする。これにより、ＰＮＰトランジスタ１０２ｄにコレクタ電流Ｉ１４が流れる。このときのコレクタ電流Ｉ１４は、ＰＮＰトランジスタ１０２ｃのコレクタ電流Ｉ１３をミラーしたものとなるため、ＰＮＰトランジスタ１０２ｃ、１０２ｄのカレントミラー比に応じた値となる。

そして、このコレクタ電流Ｉ１４が定電流Ｉ１４となり、抵抗１０２ｉを通じて出力端子ＯＵＴ側に供給されることになる。そして、この定電流Ｉ１４が通常動作中、常時出力端子ＯＵＴに供給されることで、定電流Ｉ１４が無い場合と比べてクランプ電圧を高く設定することが可能となる。

具体的には、入力信号がある程度の大きさであれば、出力端子ＯＵＴよりも増幅回路１０１の出力、つまりオペアンプ１０１ａの出力電圧が大きくなるため、電流がオペアンプ１０１ａの出力端子側から出力端子ＯＵＴ側に引っ張られる。そして、オペアンプ１０１ａの出力電流分と抵抗１０４ａを流れる電流Ｉ１５および定電流源回路１０２によって形成された定電流Ｉ１４が出力端子ＯＵＴ側、抵抗１０４ｃおよび抵抗１０１ｂ側に流れる。このとき、抵抗１０４ｃでの電圧ドロップ分が出力端子ＯＵＴの出力電圧ＶＯＵＴとなるため、増幅回路１０１の入力信号の大きさに応じて変化する出力電圧ＶＯＵＴを得ることが可能となる。
特開平０９−１６６６２０号公報

上述した図４に示す従来の出力回路１００では、下限クランプ電圧と上限クランプ電圧が次のようにして決まる。

入力信号の電位が基準電位よりも高い場合、上記と逆で、出力端子ＯＵＴよりもオペアンプ１０１ａの出力電圧が小さくなる。このため、定電流源回路１０２が形成する定電流Ｉ１４、および、抵抗１０１ｂ側から出力端子ＯＵＴ側へ流れる電流が抵抗１０３ｂ側と抵抗１０４ｃ側へ流れ込む。各抵抗値の大小関係により、例えば、増幅回路１０１の出力、つまりオペアンプ１０１ａの出力端子側の抵抗値に比べ、抵抗１０４ｃが充分大きい時、殆どの電流は、抵抗１０３ｂ側へ流れ込む。また、抵抗１０４ａを流れる電流Ｉ１５は抵抗１０４ｂ側に流れ込む。上記電流は、抵抗１０３ａ、１０３ｂ、１０４ｂを通じてオペアンプ１０１ａに流れ込み、オペアンプ１０１ａ内の回路を通じてＧＮＤに流れる。したがって、抵抗１０３ａ、１０３ｂ、１０４ｂでの電圧ドロップ分によって出力端子ＯＵＴの下限クランプ電圧が決まることになる。

また、入力信号の電位が基準電位よりも高くない場合には、上述した通り、出力端子ＯＵＴよりもオペアンプ１０１ａの出力電圧が大きくなり、電流がオペアンプ１０１ａの出力端子側から出力端子ＯＵＴ側に引っ張られる。このとき、オペアンプ１０１ａから出力電流限界相当の電流が出力されると、その電流と抵抗１０４ａを流れる電流Ｉ１５および定電流源回路１０２によって形成された定電流Ｉ１４が出力端子ＯＵＴ側、抵抗１０４ｃおよび抵抗１０１ｂ側に流れる。そして、そのときの抵抗１０４ｃでの電圧ドロップ分が出力端子ＯＵＴの上限クランプ電圧となる。

このようにして出力回路１００の下限クランプ電圧と上限クランプ電圧とが決まっている。

これら下限クランプ電圧および上限クランプ電圧は、外部制御回路に伝える出力電圧の幅を決めるものであるため、下限クランプ電圧についてはよりＧＮＤ（ゼロ）に近い値、上限クランプ電圧に関してはより電源電圧に近い値にするのが好ましい。

しかしながら、図４に示す従来の出力回路１００では、上限クランプ電圧を電源電圧ＶＣＣの近傍にできるものの、下限クランプ電圧に関しては、抵抗１０３ａ、１０３ｂ、１０４ｂでの電圧ドロップ分が寄与するため、小さくしようとしても小さくし切れない。具体的に、図４に示す従来の出力回路１００に対して、入力信号の電位をＶａ〜Ｖｂ（ただし、Ｖａ＜Ｖｂ）に変化させた場合における定電流Ｉ１４の変化および出力電圧ＶＯＵＴの変化を調べると、図５の結果となり、下限クランプ電圧が例えば０．３Ｖとなって十分に小さい値にはなっていないことが判る。

この下限クランプ電圧をより小さな値にするためには、定電流源回路１０２を無くせば良いが、定電流源回路１０２を無くすと上限クランプ電圧が制限されてしまうため、定電流源回路を無くすことはできない。

本発明は上記点に鑑みて、上限クランプ電圧を電源電圧近傍にしつつ、下限クランプ電圧をより小さな値にできる出力回路およびそれに用いられる定電流源回路を提供することを目的とする。

上記目的を達成するため、本発明の第１の特徴として、定電流源回路（７）が形成する定電流（Ｉ４）を出力端子（ＯＵＴ）に向けて供給し、該定電流（Ｉ４）に基づいて入力端子（ＩＮ）に入力される入力信号を所定の電圧範囲内の出力電圧（ＶＯＵＴ）に変換して出力端子（ＯＵＴ）から出力する出力回路において、定電流源回路（７）に、出力端子（ＯＵＴ）から出力される出力電圧（ＶＯＵＴ）をフィードバックし、定電流源回路（７）が形成する定電流（Ｉ４）を出力電圧（ＶＯＵＴ）の大きさに応じて変化させ、出力電圧（ＶＯＵＴ）が大きくなる程、定電流（Ｉ４）を大きな値とする。

このように、出力電圧（ＶＯＵＴ）をフィードバックすることで定電流源回路（７）が形成する定電流（Ｉ４）の大きさを出力電圧（ＶＯＵＴ）に応じて変化させるようにし、出力電圧（ＶＯＵＴ）が小さい場合には、定電流源回路（７）をＯＦＦさせて定電流（Ｉ４）がゼロとなるようにしている。これにより、出力電圧（ＶＯＵＴ）をＧＮＤ（ゼロ）に近い値とすることが可能となる。したがって、定電流源回路（７）を用いることで上限クランプ電圧を電源電圧近傍にしつつ、従来よりも下限クランプ電圧をＧＮＤ（ゼロ）に近い値にすることが可能となる。

また、出力回路は、入力信号の増幅を行う増幅回路（６）と、増幅回路（６）の出力側に前記出力端子（ＯＵＴ）から所定の周波数帯の信号が入り込むことを防止するフィルタ回路（９）と、フィルタ回路（９）を通過した後の信号および定電流源回路（７）が形成する定電流（Ｉ４）に基づいて、出力電圧（ＶＯＵＴ）を形成する第１抵抗（８）とを有した構成とされ、定電流（Ｉ４）が出力電圧（ＶＯＵＴ）の大きさに応じて変化することで、抵抗（８）で形成される出力電圧（ＶＯＵＴ）を変化させる。

また、定電流源回路（７）に関しては、出力電圧（ＶＯＵＴ）の大きさが大きくなるほど、大きな電流（Ｉ１）を流す第１入力トランジスタ（７ａ）、および、該第１入力トランジスタ（７ａ）に流れる電流（Ｉ１）をミラーした電流（Ｉ２）を流す第１出力トランジスタ（７ｂ）とを有して構成される第１カレントミラー回路と、第１出力トランジスタ（７ｂ）と直接接続された第２入力トランジスタ（７ｅ）、および、該第２入力トランジスタ（７ｅ）に流れる電流（Ｉ３）をミラーした電流にて定電流（Ｉ４）を形成する第２出力トランジスタ（７ｆ）とを有して構成される第２カレントミラー回路と、を有したものとして構成することができる。

この場合、例えば、第１入力トランジスタ（７ａ）および第１出力トランジスタ（７ｂ）をＮＰＮバイポーラトランジスタで構成し、第１入力トランジスタ（７ａ）のコレクタ電流を出力電圧（ＶＯＵＴ）の大きさに応じて変動させることで、第１出力トランジスタ（７ｂ）のコレクタ電流を変動させ、さらに、第２入力トランジスタ（７ｅ）および第２出力トランジスタ（７ｆ）をＰＮＰバイポーラトランジスタで構成し、第２入力トランジスタ（７ｅ）のコレクタ電流を第１出力トランジスタ（７ｂ）のコレクタ電流と共に変動させることで、第２出力トランジスタ（７ｆ）のコレクタ電流も変動させるような構成とすることができる。

また、この場合、出力端子（ＯＵＴ）と入力トランジスタ（７ａ）のベースとの間に、ＮＰＮバイポーラトランジスタ（７ｃ）および第２抵抗（７ｄ）を備え、ＮＰＮバイポーラトランジスタ（７ｃ）のベースが第１入力トランジスタ（７ａ）のコレクタに接続されると共に、エミッタが第２抵抗（７ｄ）を介して第１入力トランジスタ（７ａ）のベースに接続された構成とし、さらに、ＮＰＮバイポーラトランジスタ（７ｃ）のコレクタに第３抵抗（７ｍ）を介して電源電圧（ＶＣＣ）が印加されるような構成とすることができる。

さらに、この場合、第２入力トランジスタ（７ｅ）のベースとコレクタの間に、ＰＮＰバイポーラトランジスタ（７ｇ）および第４抵抗（７ｈ）を備え、ＰＮＰバイポーラトランジスタ（７ｇ）のベースが第２入力トランジスタ（７ｅ）のコレクタに接続されると共に、エミッタが第４抵抗（７ｈ）を介して第２入力トランジスタ（７ｅ）のベースに接続された構成とし、ＰＮＰバイポーラトランジスタ（７ｇ）のコレクタが第５抵抗（７ｎ）を介してＧＮＤに接続されるような構成とすることができる。

ここでは、本発明を出力回路として記載したが、出力回路に備えられる定電流源回路（７）、すなわち、出力電圧（ＶＯＵＴ）が大きくなるほど、大きな定電流（Ｉ４）を形成し、出力電圧（ＶＯＵＴ）が所定値以下になったときに定電流（Ｉ４）をゼロとするような定電流源回路（７）として本発明を把握することも可能である。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

（第１実施形態）
本発明の第１実施形態について説明する。図１は、本発明の一実施形態を適用した出力回路が備えられる圧力センサの回路構成を模式的に示したブロック図である。以下、図１を参照して、出力回路が備えられる圧力センサの回路構成について説明する。

図１に示されるように、圧力センサのセンシング部１は、例えばダイヤフラム上に複数のゲージ抵抗１ａ〜１ｄによるホイートストンブリッジを形成することで構成される。このセンシング部１の出力、具体的には、ホイートストンブリッジを構成するゲージ抵抗１ａとゲージ抵抗１ｂの間の中点電位とゲージ抵抗１ｃとゲージ抵抗１ｄの間の中点電位の電位差を示す信号がダイヤフラムに印加された圧力に応じて変動することから、この電位差を示す信号を圧力信号として用い、圧力信号を後段の信号処理部で処理して、所定の電圧範囲内の信号に変換して出力する。これにより、図示しないエンジンＥＣＵ等の外部制御部で的確な圧力検出等が行えるようにしている。

信号処理部は、増幅回路２、オフセット補正回路３、オフセット温特補償回路４および出力回路５を備えた構成となっている。

増幅回路２は、センシング部１が出力する電位差を示す信号を所望倍率で増幅するものである。

オフセット補正回路３は、センシング部１が出力する電位差を示す信号のゼロ点のズレ（オフセット）をキャンセルするためのものである。オフセットは、製造バラツキ等によって生じる。このため、例えば、オフセット補正量を予め求めておいてオフセット補正回路３に記憶させておき、そのオフセット補正量分を増幅回路２の出力から差し引くことで、オフセット補正を行っている。

オフセット温特補償回路４は、オフセットの温度特性を補償するものである。オフセットは様々な要因に基づいて温度特性を持つ。このため、例えばオフセットの温度特性を予め求めておいてオフセット温特補償回路４に記憶させておき、そのオフセット温特補償分を増幅回路２の出力から差し引くことでオフセット温特補償を行っている。

出力回路５は、圧力センサのセンシング部１の出力を増幅回路２で増幅した信号を入力信号として、この入力信号を所定の電圧範囲内の信号に変換するものである。最終的には、オフセット補正回路３およびオフセット温特補償回路４にてオフセット補正量分とオフセット温特補償分を差し引いた信号が出力される。この出力回路５に対して、本発明の一実施形態を適用している。

本実施形態では、出力回路５を増幅回路６や定電流源回路７などを備えた構成としている。このような構成により、出力回路５の作動中、常に増幅回路６の出力端子に対して定電流源回路７で形成された定電流が供給された状態となり、入力信号を増幅回路６によって増幅すると、所定の電圧範囲内の信号で表される出力信号ＶＯＵＴを発生させる。このとき、定電流源回路７は、出力端子ＯＵＴの電位をフィードバックすることで、出力端子ＯＵＴの電位に応じて定電流の電流値を変化させている。

図２は、図１に備えられる出力回路５の具体的な電気回路図を示したものである。以下、図２を参照して出力回路５の詳細構造について説明する。

出力回路５は、上述した増幅回路６および定電流源回路７に加え、抵抗８、フィルタ回路９および複数の抵抗１０ａ、１０ｂを備えた構成となっている。この出力回路５は、外部回路に相当するエンジンＥＣＵを通じて印加される電源電圧ＶＣＣに基づいて作動し、入力端子ＩＮから入力される入力信号を出力電圧範囲内の信号に変換し、出力端子ＯＵＴから出力信号としてエンジンＥＣＵに出力する。

増幅回路６は、オペアンプ６ａ、抵抗６ｂ、６ｃを有し、入力端子ＩＮから入力される入力信号を抵抗６ｂと抵抗６ｃの抵抗値で決まる増幅率で増幅する。

定電流源回路７は、互いのベースが接続されたＮＰＮトランジスタ（第１入力トランジスタ）７ａとＮＰＮトランジスタ（第１出力トランジスタ）７ｂによって構成された第１カレントミラー回路、第１カレントミラー回路を構成するＮＰＮトランジスタ７ａ、７ｂの電流比の電流増幅率ｈｆｅによる誤差を小さくするためのＮＰＮトランジスタ７ｃおよび抵抗７ｄ、互いのベースが接続されたＰＮＰトランジスタ（第２入力トランジスタ）７ｅとＰＮＰトランジスタ（第２出力トランジスタ）７ｆによって構成された第２カレントミラー回路、第２カレントミラー回路を構成するＮＰＮトランジスタ７ｅ、７ｆの電流比の電流増幅率ｈｆｅによる誤差を小さくするためのＮＰＮトランジスタ７ｇおよび抵抗７ｈ、および、抵抗７ｉ、７ｊ、７ｋ、７ｌ、７ｍ、７ｎ、７ｏを備えた構成とされている。

抵抗８は、断線ダイアグやクランプ電圧の決定などの為に備えられるものである。

フィルタ回路９は、抵抗９ａ、９ｂおよびコンデンサ９ｃによるＲＣフィルタであり、他の電子機器からの電磁気的雑音などの外来ノイズに対する耐量を高めるために設けられ、外来ノイズに相当する高周波を除去する。具体的には、フィルタ回路９は、抵抗９ａ、９ｂおよびコンデンサ９ｃによって決まるフィルタ定数に応じて、出力端子ＯＵＴから増幅回路６の出力側（つまりオペアンプ６ａの出力端子）に所望の周波数範囲の信号が入り込むことを防止する。

抵抗１０ａは、クランプ電圧の決定、出力端子ＯＵＴへの電流供給量の調整および断線ダイアグの為に備えられるものである。また、抵抗１０ｂは、下限クランプ電圧の決定の為に備えられたものである。

次に、上記のように構成された圧力センサの作動について説明する。

圧力センサのセンシング部１に対して圧力が加えられると、加えられた圧力に応じて、ホイートストンブリッジを構成するゲージ抵抗１ａとゲージ抵抗１ｂの間の中点電位とゲージ抵抗１ｃとゲージ抵抗１ｄの間の中点電位の電位差を示す信号が変動する。この信号、つまり圧力信号が増幅回路２で増幅した信号が入力信号として出力回路５に入力され、出力回路５にて入力信号が所定の電圧範囲内の信号に変換されて、出力電圧ＶＯＵＴとして出力端子ＯＵＴから出力される。この時、オフセット補正回路３およびオフセット温特補償回路４にてオフセット補正分およびオフセット温特補償分を差し引いた信号が出力される。

具体的には、出力回路５は、以下のようにして入力信号を所望の出力電圧範囲内の信号に変換している。

電源電圧ＶＣＣが定電流源回路７に印加され、これに基づいて定電流源回路７が動作する。

まず、出力端子ＯＵＴから出力される出力電圧ＶＯＵＴが所定値以下となるほど小さい場合、つまりＮＰＮトランジスタ７ｃのエミッタの電位との電位差がＮＰＮトランジスタ７ｃの作動条件となる電圧Ｖｆよりも小さい場合には、ＮＰＮトランジスタ７ｃがＯＦＦとなる。また、第１カレントミラー回路を構成するＮＰＮトランジスタ７ａ、７ｂもＯＦＦとなり、同様に、第２カレントミラー回路を構成するＰＮＰトランジスタ７ｅ、７ｆもＯＦＦとなる。

このため、この場合には定電流源回路７は定電流を形成しない（言い換えると、定電流の電流値をゼロにする）。したがって、抵抗８には定電流源回路７が形成する定電流が供給されず、抵抗６ｂを通じて流れる微小な電流のみが供給されることになる。これにより、出力端子ＯＵＴから出力される出力電圧ＶＯＵＴは、結局、例えば０．１Ｖというように、ＧＮＤ（ゼロ）に近い値となる。

次に、出力端子ＯＵＴの出力電圧ＶＯＵＴが大きくなり、ＮＰＮトランジスタ７ａのベース−エミッタ間電圧ＶｂｅとＮＰＮトランジスタ７ｃのベース−エミッタ間電圧Ｖｂｅの作動電圧分、つまり出力電圧ＶＯＵＴが２×Ｖｆ（≒１．４Ｖ）よりも大きくなると、ＮＰＮトランジスタ７ｃがＯＮする。このため、第１カレントミラー回路を構成するＮＰＮトランジスタ７ａ、７ｂもＯＮして、コレクタ電流Ｉ１が流れる。このとき、ＮＰＮトランジスタ７ｃのコレクタ電流は抵抗７ｍの抵抗値によって決まり、またＮＰＮトランジスタ７ｃにより、第１カレントミラー回路を構成するＮＰＮトランジスタ７ａ、７ｂの電流比の電流増幅率ｈｆｅによる誤差を小さくされる。そして、コレクタ電流Ｉ１は、抵抗７ｉ、７ｋの抵抗値によって大きさが決まることになる。

また、ＮＰＮトランジスタ７ａのコレクタ電流Ｉ１が流れると、ＮＰＮトランジスタ７ｂにコレクタ電流Ｉ１がミラーされたコレクタ電流Ｉ２が流れる。そして、ＮＰＮトランジスタ７ｂがＯＮすると同時に、ＮＰＮトランジスタ７ｂの上流側に位置するＰＮＰトランジスタ７ｅもＯＮし、ＰＮＰトランジスタ７ｅにもコレクタ電流Ｉ３が流れる。このときも、ＰＮＰトランジスタ７ｇのコレクタ電流が抵抗７ｎの抵抗値によって決まり、またＰＮＰトランジスタ７ｇにより、第２カレントミラー回路を構成するＮＰＮトランジスタ７ｅ、７ｆの電流比の電流増幅率ｈｆｅによる誤差を小さくされる。そして、コレクタ電流Ｉ３は、抵抗７ｊ、７ｌの抵抗値によって大きさが決まることになる。

一方、ＰＮＰトランジスタ７ｅがＯＮすると、同様に、ＰＮＰトランジスタ７ｆにもコレクタ電流Ｉ４が流れる。このときのコレクタ電流Ｉ４は、ＰＮＰトランジスタ７ｅのコレクタ電流Ｉ３をミラーしたものとなるため、ＰＮＰトランジスタ７ｅ、７ｆのカレントミラー比に応じた値となる。

このようにしてＰＮＰトランジスタ７ｆがＯＮすると、抵抗７ｏを通じてコレクタ電流Ｉ４、つまり定電流Ｉ４が出力端子ＯＵＴ側に供給されることになる。この定電流Ｉ４が出力端子ＯＵＴに供給されることで、出力端子ＯＵＴから入力信号の大きさに応じた出力電圧ＶＯＵＴを発生させることができる。

具体的には、入力信号が基準電圧よりも高くない場合には、出力端子ＯＵＴよりも増幅回路６の出力電圧、つまりオペアンプ６ａの出力電圧が大きくなるため、電流がオペアンプ６ａの出力端子側から出力端子ＯＵＴ側に引っ張られる。そして、オペアンプ６ａの出力電流分と抵抗１０ａを流れる電流Ｉ５および定電流源回路７によって形成された電流Ｉ４が出力端子ＯＵＴ側、抵抗８および抵抗６ｂ側に流れる。このとき、抵抗８での電圧ドロップ分が出力端子ＯＵＴの出力電圧ＶＯＵＴとなるため、増幅回路６に入力される入力信号の大きさに応じて変化する出力電圧ＶＯＵＴを得ることが可能となる。

そして、出力電圧ＶＯＵＴが大きくなる程、ＮＰＮトランジスタ７ａのコレクタ電流Ｉ１が大きくなって、これに基づいて形成される定電流Ｉ４も大きくなる。このため、定電流Ｉ４やオペアンプ６ａの出力電流分と抵抗１０ａを流れる電流Ｉ５が抵抗８に流れることによる抵抗８での電圧ドロップ分を従来よりも大きな値にでき、出力電圧ＶＯＵＴを大きな値として出力することが可能となり、上限クランプ電圧を高めることができる。

図３は、本実施形態の出力回路５を用いて、入力信号の電位をＶａ〜Ｖｂ（ただし、Ｖａ＜Ｖｂ）に変化させた場合における定電流Ｉ４の変化および出力電圧ＶＯＵＴの変化を示したものである。

この図に示されるように、本実施形態では、入力信号の変化に伴って出力電圧ＶＯＵＴが変化している。そして、この出力電圧ＶＯＵＴの変化に伴って、定電流源回路７が形成する定電流Ｉ４も変化していることが判る。

そして、出力電圧ＶＯＵＴが小さいと定電流Ｉ４がゼロとなり、下限クランプ電圧がＧＮＤ（ゼロ）近傍になっている。また、出力電圧ＶＯＵＴが大きいと定電流Ｉ４も大きくなり、上限クランプ電圧は電源電圧ＶＣＣに近い値、例えば、電源電圧ＶＣＣが５Ｖであった場合、上限クランプ電圧が４．９Ｖ程度となる。このクランプ電圧は、クランプ電圧を決定する要因となる抵抗の抵抗値もしくはその抵抗を適用するか否か等によって変わり、仮に抵抗７ｏや抵抗１０ｂを無くして短絡させたとすると、０．０５〜４．９９Ｖ程度となる。

以上説明したように、出力電圧ＶＯＵＴをフィードバックすることで定電流源回路７が形成する定電流Ｉ４の大きさを出力電圧ＶＯＵＴに応じて変化させるようにし、出力電圧ＶＯＵＴが小さい場合には、定電流源回路７をＯＦＦさせて定電流Ｉ４がゼロとなるようにする。これにより、出力電圧ＶＯＵＴをＧＮＤ（ゼロ）に近い値とすることが可能となる。

このため、高周波除去用のフィルタ回路９の影響で下限クランプ電圧が低くできなくなることを防止でき、従来よりも下限クランプ電圧をＧＮＤ（ゼロ）に近い値にすることが可能となる。

一方、出力電圧ＶＯＵＴの上昇と共に、定電流源回路７が供給する定電流Ｉ４が増加するため、抵抗８での電圧ドロップも大きくなり、その結果、出力電圧ＶＯＵＴを大きな値として出力することが可能となる。このため、上限クランプ電圧を電源電圧ＶＣＣ近傍まで高めることができる。

このように、上限クランプ電圧を電源電圧ＶＣＣ近傍まで高めることができると共に、下限クランプ電圧をＧＮＤ（ゼロ）に近い値にすることができる。このため、出力回路５により、所望の電圧範囲内において、従来と比べてより広い範囲で出力電圧ＶＯＵＴを出力させることが可能となる。

（他の実施形態）
上記実施形態では、ＮＰＮトランジスタやＰＮＰトランジスタなどバイポーラトランジスタを用いて出力回路５を構成しているが、バイポーラトランジスタに代えてＭＯＳトランジスタを用いて出力回路５を構成しても良い。

また、上記実施形態では、フィルタ回路９が抵抗９ａ、９ｂとコンデンサ９ｃによって構成されたものを例に挙げたが、図２中の破線で示したように、コンデンサ９ｄを設けることでＲＣ２段とすることも可能である。（牧野様：本発明の実施形態中で他の例を挙げるのは必要ですが、従来（図４）の方ではあげる必要はないので、図４中には記載しませんでした。）
さらに、上記実施形態では、抵抗８での電圧ドロップによって出力電圧が決まるような形態としたが、抵抗８を備えた構成としなくても良い。この場合、上限クランプ電圧が若干低くなるものの、出力回路５の作動としては上記と同様に行われる。

本発明の第１実施形態の出力回路５が適用された圧力センサの回路構成を示したブロック図である。 図１に示す出力回路５の回路構成の一例を示した図である。 図２に示す出力回路５を用いて、入力信号の電位を変化させた場合における定電流Ｉ４の変化および出力電圧の変化を示した特性図である。 従来の出力回路の回路構成の一例を示した図である。 図４に示す出力回路を用いて、入力信号の電位を変化させた場合における定電流Ｉ１４の変化および出力電圧の変化を示した特性図である。

符号の説明

１…センシング部、１ａ〜１ｄ…抵抗、２…増幅回路、３…オフセット補正回路、４…オフセット温特補償回路、５…出力回路、６…増幅回路、６ａ…オペアンプ、６ｂ、６ｃ…抵抗、７…定電流源回路、７ａ〜７ｃ…ＮＰＮトランジスタ、７ｄ…抵抗、７ｅ〜７ｇ…ＰＮＰトランジスタ、７ｈ〜７ｏ…抵抗、８…抵抗、９…フィルタ回路、９ａ、９ｂ…抵抗、９ｃ…コンデンサ、１０ａ…抵抗、１０ｂ…抵抗、ＩＮ…入力端子、ＯＵＴ…出力端子。

Claims (6)

1. 定電流（Ｉ４）を形成する定電流源回路（７）を有し、
   前記定電流源回路（７）が形成する前記定電流（Ｉ４）を出力端子（ＯＵＴ）に向けて供給することで、該定電流（Ｉ４）に基づいて入力端子（ＩＮ）に入力される入力信号を所定の電圧範囲内の出力電圧（ＶＯＵＴ）に変換して前記出力端子（ＯＵＴ）から出力するように構成された出力回路において、
   前記定電流源回路（７）には、前記出力端子（ＯＵＴ）から出力される前記出力電圧（ＶＯＵＴ）がフィードバックされ、該定電流源回路（７）は、該定電流源回路（７）が形成する前記定電流（Ｉ４）を前記出力電圧（ＶＯＵＴ）の大きさに応じて変化させ、前記出力電圧（ＶＯＵＴ）が大きくなる程、前記定電流（Ｉ４）を大きな値とし、前記出力電圧（ＶＯＵＴ）が所定値以下となったときに前記定電流（Ｉ４）をゼロとするように構成され、
   さらに、前記入力信号の増幅を行う増幅回路（６）と、
   前記増幅回路（６）の出力側に前記出力端子（ＯＵＴ）から所定の周波数帯の信号が入り込むことを防止するフィルタ回路（９）と、
   前記フィルタ回路（９）を通過した後の信号および前記定電流源回路（７）が形成する前記定電流（Ｉ４）に基づいて、前記出力電圧（ＶＯＵＴ）を形成する第１抵抗（８）とを有し、
   前記定電流（Ｉ４）が前記出力電圧（ＶＯＵＴ）の大きさに応じて変化することで、前記第１抵抗（８）で形成される前記出力電圧（ＶＯＵＴ）を変化させることを特徴とする出力回路。
2. 前記定電流源回路（７）は、
   前記出力電圧（ＶＯＵＴ）の大きさが大きくなるほど、大きな電流（Ｉ１）を流す第１入力トランジスタ（７ａ）、および、該第１入力トランジスタ（７ａ）に流れる前記電流（Ｉ１）をミラーした電流（Ｉ２）を流す第１出力トランジスタ（７ｂ）とを有して構成される第１カレントミラー回路と、
   前記第１出力トランジスタ（７ｂ）と直列的に接続された第２入力トランジスタ（７ｅ）、および、該第２入力トランジスタ（７ｅ）に流れる電流（Ｉ３）をミラーした電流にて前記定電流（Ｉ４）を形成する第２出力トランジスタ（７ｆ）とを有して構成される第２カレントミラー回路と、
   を有して構成されていることを特徴とする請求項１に記載の出力回路。
3. 前記第１入力トランジスタ（７ａ）および前記第１出力トランジスタ（７ｂ）はＮＰＮバイポーラトランジスタであり、前記第１入力トランジスタ（７ａ）のコレクタ電流が前記出力電圧（ＶＯＵＴ）の大きさに応じて変動することで、前記第１出力トランジスタ（７ｂ）のコレクタ電流も変動するようになっており、
   前記第２入力トランジスタ（７ｅ）および前記第２出力トランジスタ（７ｆ）はＰＮＰバイポーラトランジスタであり、前記第２入力トランジスタ（７ｅ）のコレクタ電流が前記第１出力トランジスタ（７ｂ）のコレクタ電流と共に変動することで、前記第２出力トランジスタ（７ｆ）のコレクタ電流も変動するようになっていることを特徴とする請求項２に記載の出力回路。
4. 前記出力端子（ＯＵＴ）と前記入力トランジスタ（７ａ）のベースとの間には、ＮＰＮバイポーラトランジスタ（７ｃ）および第２抵抗（７ｄ）が備えられており、該ＮＰＮバイポーラトランジスタ（７ｃ）のベースが前記第１入力トランジスタ（７ａ）のコレクタに接続されていると共に、エミッタが前記第２抵抗（７ｄ）を介して前記第１入力トランジスタ（７ａ）のベースに接続されており、さらに、該ＮＰＮバイポーラトランジスタ（７ｃ）のコレクタに第３抵抗（７ｍ）を介して電源電圧（ＶＣＣ）が印加されるように構成されていることを特徴とする請求項３に記載の出力回路。
5. 前記第２入力トランジスタ（７ｅ）のベースとコレクタの間には、ＰＮＰバイポーラトランジスタ（７ｇ）および第４抵抗（７ｈ）が備えられており、該ＰＮＰバイポーラトランジスタ（７ｇ）のベースが前記第２入力トランジスタ（７ｅ）のコレクタに接続されていると共に、エミッタが前記第４抵抗（７ｈ）を介して前記第２入力トランジスタ（７ｅ）のベースに接続されており、さらに、該ＰＮＰバイポーラトランジスタ（７ｇ）のコレクタが第５抵抗（７ｎ）を介してＧＮＤに接続された構成とされていることを特徴とする請求項３または４に記載の出力回路。
6. 請求項１ないし５のいずれか１つに記載の出力回路に用いられ、
   前記出力電圧（ＶＯＵＴ）が大きくなるほど、大きな定電流（Ｉ４）を形成し、前記出力電圧（ＶＯＵＴ）が所定値以下になったときに前記定電流（Ｉ４）をゼロとするように構成されていることを特徴とする定電流源回路。

Images