JP6830825B2 - 電流検出回路 - Google Patents

電流検出回路 Download PDF

Info

Publication number
JP6830825B2
JP6830825B2 JP2017015845A JP2017015845A JP6830825B2 JP 6830825 B2 JP6830825 B2 JP 6830825B2 JP 2017015845 A JP2017015845 A JP 2017015845A JP 2017015845 A JP2017015845 A JP 2017015845A JP 6830825 B2 JP6830825 B2 JP 6830825B2
Authority
JP
Japan
Prior art keywords
transistor
current
resistor
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017015845A
Other languages
English (en)
Other versions
JP2018124152A (ja
Inventor
吉田 晴彦
晴彦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2017015845A priority Critical patent/JP6830825B2/ja
Publication of JP2018124152A publication Critical patent/JP2018124152A/ja
Application granted granted Critical
Publication of JP6830825B2 publication Critical patent/JP6830825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

本発明は、半導体集積回路として構成され、電流検出抵抗の両端間に生じる検出電圧に基づいて当該電流検出抵抗に流れる被測定電流が所定値を超えたか否かを検出する電流検出回路に関する。
従来、半導体集積回路に装備された電流検出抵抗に流れる被測定電流を検出する電流検出回路は、図3に示すように、コンパレータ20を使用している。Rxは電流検出抵抗であり、その電流入力側端子(正極端子)N11が基準抵抗Rrefを介してコンパレータ20の非反転入力端子21に接続され、電流出力側端子(負極端子)N12はコンパレータ20の反転入力端子22に接続されている。そして、その非反転入力端子21と接地間に電流Irefを出力する電流源回路30が接続されている(例えば、特許文献1)。
この電流検出回路では、電流検出抵抗Rxに矢印方向に被測定電流Ixが流れた際に生じる検出電圧Vxと、基準抵抗Rrefに電流Irefが流れることでそこに発生する基準電圧Vref2(=Rref×Iref)との差分(=Vx−Vref2)がコンパレータ20で演算される。そして、Vx>Vref2となったときに、非反転入力端子21よりも反転入力端子22の電圧が低下して、コンパレータ20の出力端子23の電圧Voutが“L”から“H”に変化するので、被測定電流Ixが所定値(=Vref2/Rx)を越えたことが検出でき、それに基づいて被測定電流Ixの増大に対する対策処理を実施することができる。
図4は図3における電流源回路30を具体化した回路である。この電流源回路30は、オペアンプ31、基準電圧Vref3の基準電圧源32、抵抗R31、pnpトランジスタQ31、カレントミラー接続のnpnトランジスタQ32,Q33からなる。オペアンプ31は、その反転入力端子312の電圧が「VCC−Vref3」になるように、トランジスタQ31のベースを制御する。このため、抵抗R31、トランジスタQ31,Q32には、抵抗R31と電圧Vref3で決まる電流Iref(=Vref3/R31)が流れる。よって、トランジスタQ32とQ33からなるカレントミラーのミラー比を1:1に設定しておくことにより、トランジスタQ33から電流Irefが出力し、基準抵抗Rrefに流れる。
この図4の電流検出回路では、基準電圧源32に温度変化の少ない電圧源を用い、電流検出抵抗Rxと抵抗Rref、R31に同種の抵抗を用い温度補償回路を設けることで、周囲温度の影響をキャンセルして温度補償を行うことができる。
特開2006−064596号公報
ところが、図3、図4に記載の電流検出回路では、回路規模が大きくなるので消費電流が増大し、さらに基準電圧源32の温度変化や電流検出抵抗Rxの温度特性を補償するために、追加回路が必要となり、さらに回路規模が増大する問題がある。
本発明の目的は、回路規模を小さくして消費電流増大を抑止し、同時に検出結果が周囲温度の影響を受けないように温度補償も行うことができるようにした電流検出回路を提供することである。
上記目的を達成するために、請求項1にかかる発明は、電流検出抵抗に被測定電流を流してそこに検出電圧を発生させ、コンパレータにより前記検出電圧と基準電圧の差分の極性を示す比較信号を生成する電流検出回路であって、前記コンパレータは第1及び第2入力端子を備え、前記第1入力端子側に前記基準電圧を生成する基準電圧回路が設けられ、前記第1及び第2入力端子の間に前記電流検出抵抗が接続され、前記電流検出抵抗は、前記第1入力端子から前記第2入力端子の方向に流れるように前記被測定電流が流され、前記コンパレータは、電流源用の第1導電型の第3トランジスタにエミッタが共通接続される第1導電型の第5及び第6トランジスタと、前記第1入力端子にベースが接続される入力用の第1導電型の第9トランジスタと、前記第2入力端子にベースが接続される入力用の第1導電型の第10トランジスタとをさらに備え、前記第5及び第6トランジスタのコレクタ電圧に基づいて前記比較信号が生成され、前記第5トランジスタのベースには前記第9トランジスタのエミッタの電圧が前記基準電圧回路で生成される基準電圧分だけシフトして入力し、前記第6トランジスタのベースには前記第10トランジスタのエミッタ電圧がそのまま入力し、前記第9トランジスタのエミッタから電流源用の第1導電型の第2トランジスタのコレクタにかけて、第1抵抗、第2抵抗、及び第3抵抗が順次直列接続され、前記第2抵抗と前記第3抵抗の共通接続点に前記第5トランジスタのベース及び第1導電型の第11トランジスタのベースが接続され、前記第1抵抗と前記第2抵抗の共通接続点に前記第11トランジスタのコレクタが接続され、前記第2トランジスタのコレクタに前記第11トランジスタのエミッタが接続されていることを特徴とする。
本発明によれば、コンパレータの一方の入力端子の側に基準電圧回路を内蔵するので、その基準電圧回路の構成が簡単となり、回路規模を小さくすることができ、低消費電流を実現できる。また、基準電圧回路には第1乃至第3抵抗と第11トランジスタを内蔵させているので、その第11トランジスタのベース・エミッタ間電圧の温度係数と、第1乃至第3抵抗の温度係数によって電流検出抵抗の温度係数を補償することが可能となり、被測定電流の温度特性を補償することが可能となる。
本発明の実施例の電流検出回路の回路図である。 本発明の実施例の電流検出回路の具体的回路図である。 従来の電流検出回路の回路図である。 従来の電流検出回路の具体的回路図である。
図1に本発明の実施例の電流検出回路を示す。本実施例では、非反転入力側に基準電圧回路を内蔵したコンパレータ10を用いる。そして、電流検出抵抗Rxの正側となる電流入力側端子N1をコンパレータ10の非反転入力端子11に接続し、負側となる電流出力側端子N2を反転入力端子12に接続する。13は出力端子である。
本実施例では、電流検出抵抗Rxに流れる被測定電流Ixによってその抵抗Rxに発生した検出電圧Vxが、コンパレータ10の内部の基準電圧回路で生成される基準電圧Vref1を超えた(Vx>Vref1)とき、そのコンパレータ10の出力端子13の電圧Voutが“L”から“H”に変化することで、被測定電流Ixが基準値(=Vref1/Rx)を超えたことを検出することができる。
図2に図1の電流検出回路のコンパレータ10の具体例を示す。14は比較回路であり、バイアス電流IBをミラーするカレントミラー回路を構成する電流源用のnpnトランジスタQ1〜Q4と、電流源トランジスタQ3とで差動回路を構成するnpnトランジスタQ5,Q6と、トランジスタQ5の負荷としてのダイオード接続のpnpトランジスタQ7と、トランジスタQ6の負荷としてのダイオード接続のpnpトランジスタQ8と、非反転側入力回路を構成するnpnトランジスタQ9と、反転側入力回路を構成するnpnトランジスタQ10と、基準電圧回路141を構成する抵抗R1,R2,R3の直列回路及びnpnトランジスタQ11とを備える。
非反転入力端子11はトランジスタQ9のベースに接続され、反転入力端子12はトランジスタQ10のベースに接続されている。そして、抵抗R1〜R3の直列回路は、トランジスタQ9のエミッタと電流源トランジスタQ2のコレクタの間に接続されている。トランジスタQ11は、そのベースが抵抗R2,R3の共通接続点に、コレクタが抵抗R1,R2の共通接続点に、エミッタがトランジスタQ2のコレクタに、それぞれ接続されている。抵抗R2,R3の共通接続端子にはトランジスタQ5のベースも接続されている。
15は出力回路であり、トランジスタQ7のコレクタとベースにベースが接続されるpnpトランジスタQ12と、そのトランジスタQ12のコレクタ電流をミラーするカレントミラー接続のnpnトランジスタQ13,Q14と、トランジスタQ8のコレクタとベースに接続されるpnpトランジスタQ15と、トランジスタQ14,Q15の共通コレクタにベースが接続されるnpnトランジスタQ16と、トランジスタQ16のコレクタと電源間に接続される出力抵抗R4とを備える。出力端子13はトランジスタQ16のコレクタに接続されている。
そして、比較回路14のトランジスタQ5,Q6のON/OFF状態に応じてトランジスタQ12、Q15の一方がONし、他方をOFFする。トランジスタQ5がONしたときは、トランジスタQ7,Q12がONし、トランジスタQ8,Q15がOFFして、トランジスタQ16がOFFし、出力端子13が“H”に設定される。トランジスタQ6がONしたときは、トランジスタQ7,Q12がOFFし、トランジスタQ8,Q15がONして、トランジスタQ16がONし、出力端子13が“L”に設定される。
さて、基準電圧回路141において、抵抗R1,R2の直列回路の両端間に発生する電圧を基準電圧Vref1とし、抵抗R1に発生する電圧をVr1、抵抗R2に発生する電圧をVr2、抵抗R1に流れる電流をIr1、抵抗R2に流れる電流をIr2、抵抗R3に流れる電流をIr3とし、トランジスタQ11についてそのベース電流をIb11、コレクタ電流をIc11、ベース・エミッタ間電圧をVbe11、電流増幅率をβとすると、
Figure 0006830825
Figure 0006830825
Figure 0006830825
Figure 0006830825
である。式(3)ではトランジスタQ5のベース電流は無視している。これらにより、
Figure 0006830825
となる。
また、電流Ir3は、
Figure 0006830825
となる。よって、式(5)、(6)から、
Figure 0006830825
となる。
一方、
Figure 0006830825
であるので、式(7)を(8)に代入すると、
Figure 0006830825
である。
ここで、β>>1であるので、式(9)は、
Figure 0006830825
となる。
以上より、式(1)、(10)から、基準電圧Vref1は、
Figure 0006830825
となる。
このコンパレータ10では、反転入力端子12を基準にすれば、トランジスタQ5のベースには、検出電圧Vxと基準電圧Vref1の差分(=Vx−Vref1)からトランジスタQ9のベース・エミッタ間電圧Vbe9を減算した電圧(=Vref1−Vx−Vbe9)が入力する。また、トランジスタQ6には、反転入力端子12よりもトランジスタQ10のベース・エミッタ間電圧だけ低下した電圧(=−Vbe10)が入力する。このとき、Vbe9=Vbe10であるので、トランジスタQ5,Q6では、(Vx−Vref1)が演算される。そして、Vx>Vref1のとき、出力端子13が“H”になり、被測定電流Ixが所定値(=Vref1/Rx)を越えていることが示される。
上記の式(11)において、右辺の第2項は、抵抗R2,R3として同じ種類の抵抗を用いることでそれら抵抗R2,R3の温度係数がキャンセルされ、トランジスタQ11のベース・エミッタ間電圧Vbeの負の温度係数(−2mV/℃)を持つことになる。第1項は、バイアス電流IBの温度係数が正負のいずれをもつかにより、基準電圧Vref1の温度係数の正負のいずれかに決まるので、電流検出抵抗Rxの温度係数を求めておいて、抵抗R1,R2,R3の抵抗の種類と抵抗値を適宜設定することにより、第1項の温度係数を決める。
これらによって、基準電圧Vref1の温度係数を、電流検出抵抗Rxに発生する検出電圧Vxの温度係数を打ち消すように設定することができ、電流検出結果が周囲温度の影響を受けないように温度補償を行うことが可能となる。
なお、以上の実施例では基準電圧回路141を非反転入力端子11の側に設けたが、反転入力端子12の側に同様に設けることもできる。この場合は電流検出抵抗Rxに流す電流を、反転入力端子12側から非反転入力端子11の側に向けて流せばよい。また、請求項では、非反転入力端子と反転入力端子の一方を第1入力端子、他方を第2入力端子として記載した。
Rx:電流検出抵抗、Ix:被測定電流、Vx:検出電圧
10:コンパレータ、11:非反転入力端子、12:反転入力端子、13:出力端子、14:比較回路、141:基準電圧回路、15:出力回路
20:コンパレータ、21:非反転入力端子、22:反転入力端子、23:出力端子
30:電流源回路、31:オペアンプ、32:基準電圧源

Claims (1)

  1. 電流検出抵抗に被測定電流を流してそこに検出電圧を発生させ、コンパレータにより前記検出電圧と基準電圧の差分の極性を示す比較信号を生成する電流検出回路であって、
    前記コンパレータは第1及び第2入力端子を備え、前記第1入力端子側に前記基準電圧を生成する基準電圧回路が設けられ、前記第1及び第2入力端子の間に前記電流検出抵抗が接続され
    前記電流検出抵抗は、前記第1入力端子から前記第2入力端子の方向に流れるように前記被測定電流が流され、
    前記コンパレータは、電流源用の第1導電型の第3トランジスタにエミッタが共通接続される第1導電型の第5及び第6トランジスタと、前記第1入力端子にベースが接続される入力用の第1導電型の第9トランジスタと、前記第2入力端子にベースが接続される入力用の第1導電型の第10トランジスタとをさらに備え、
    前記第5及び第6トランジスタのコレクタ電圧に基づいて前記比較信号が生成され、
    前記第5トランジスタのベースには前記第9トランジスタのエミッタの電圧が前記基準電圧回路で生成される基準電圧分だけシフトして入力し、前記第6トランジスタのベースには前記第10トランジスタのエミッタ電圧がそのまま入力し、
    前記第9トランジスタのエミッタから電流源用の第1導電型の第2トランジスタのコレクタにかけて、第1抵抗、第2抵抗、及び第3抵抗が順次直列接続され、
    前記第2抵抗と前記第3抵抗の共通接続点に前記第5トランジスタのベース及び第1導電型の第11トランジスタのベースが接続され、前記第1抵抗と前記第2抵抗の共通接続点に前記第11トランジスタのコレクタが接続され、前記第2トランジスタのコレクタに前記第11トランジスタのエミッタが接続されている、
    ことを特徴とする電流検出回路。
JP2017015845A 2017-01-31 2017-01-31 電流検出回路 Active JP6830825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017015845A JP6830825B2 (ja) 2017-01-31 2017-01-31 電流検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017015845A JP6830825B2 (ja) 2017-01-31 2017-01-31 電流検出回路

Publications (2)

Publication Number Publication Date
JP2018124152A JP2018124152A (ja) 2018-08-09
JP6830825B2 true JP6830825B2 (ja) 2021-02-17

Family

ID=63111263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017015845A Active JP6830825B2 (ja) 2017-01-31 2017-01-31 電流検出回路

Country Status (1)

Country Link
JP (1) JP6830825B2 (ja)

Also Published As

Publication number Publication date
JP2018124152A (ja) 2018-08-09

Similar Documents

Publication Publication Date Title
JP5836074B2 (ja) 温度検出回路及びその調整方法
KR101372795B1 (ko) 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로
JP2007133533A (ja) 基準電圧生成回路
US20100237926A1 (en) Voltage generating circuit
CN111665897B (zh) 负温度系数的稳压源电路
TW201931045A (zh) 電流產生電路
JP6830825B2 (ja) 電流検出回路
CN108709646A (zh) 一种温度检测采样电路
JP6864516B2 (ja) レギュレータ回路
JP5819212B2 (ja) 負荷接続状態検出回路
TWI686030B (zh) 過熱檢測電路以及電源裝置
JP2009053069A (ja) 温度検出回路
JP2009211415A (ja) 基準電圧回路
JP2010127636A (ja) 磁気比例式電流センサ
JP5724630B2 (ja) 熱電対用増幅回路及び温度監視システム
JP4970200B2 (ja) 電圧検出回路
JP2007124284A (ja) 出力回路およびそれに用いられる定電流源回路
JP3400354B2 (ja) 電流源回路
JP2018182357A (ja) 電流検出アンプ
CN108614611B (zh) 低噪声带隙基准电压源、电子设备
JP5003176B2 (ja) 差動増幅回路
JP5247544B2 (ja) 温度検出回路
JP2021082986A (ja) 演算増幅器
JP3518138B2 (ja) 電圧検出回路
CN115407821A (zh) 一种抗干扰能力强的电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191211

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20200207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210127

R150 Certificate of patent or registration of utility model

Ref document number: 6830825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250