JPH0888522A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH0888522A JPH0888522A JP25139394A JP25139394A JPH0888522A JP H0888522 A JPH0888522 A JP H0888522A JP 25139394 A JP25139394 A JP 25139394A JP 25139394 A JP25139394 A JP 25139394A JP H0888522 A JPH0888522 A JP H0888522A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- mosfet
- fet
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
グを実現した出力回路を提供する。 【構成】 入力信号を受けてソース又はエミッタから出
力信号を出力させる第1の出力素子に対して、上記入力
信号を受けてソースから出力信号を出力させるディプレ
ッション型MOSFETと上記入力信号又は出力信号の
絶対値的な電圧レベルに対して逆比例的にインピーダン
スが制御される可変インピーダンス素子とからなる直列
回路を並列に設ける。 【効果】 入力信号が絶対値的に高くされて第1の出力
素子によ出力動作が制限される領域では上記可変インピ
ーダンス素子が小さくなり、第1の出力素子に代えてデ
ィプレッション型MOSFETからの電流供給が行われ
て出力電圧を電源電圧まで高くすることができる。
Description
えば演算増幅回路の出力回路として用いられるものに利
用して有効な技術に関するものである。
幅回路がある。このようなCMOS構成の演算増幅回路
の例としては、(株)日立製作所から販売されているH
A16118等のような汎用演算増幅回路がある。
回路の出力段はソースフォロワ回路又はダーリントン接
続を含むエミッタフォロワ回路が一般的である。このよ
うな出力回路では、出力電圧が電源電圧内でフルスイン
グできないという問題がある。つまり、入力電圧に対し
てMOSFETのゲート,ソース間電圧又はトランジス
タのベース,エミッタ間電圧だけ出力電圧が低下してし
まうからである。電子機器に用いられる電源電圧は、低
消費電力や電池駆動等のために低電圧化される傾向にあ
るため、上記出力電圧の損失は無視できなくなってきて
いる。
電圧内でのフルスイングを実現した出力回路を提供する
ことにある。この発明の前記ならびにそのほかの目的と
新規な特徴は、本明細書の記述および添付図面から明ら
かになるであろう。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、入力信号を受けてソース又
はエミッタから出力信号を出力させる第1の出力素子に
対して、上記入力信号を受けてソースから出力信号を出
力させるディプレッション型MOSFETと上記入力信
号又は出力信号の絶対値的な電圧レベルに対して逆比例
的にインピーダンスが制御される可変インピーダンス素
子とからなる直列回路を並列に設ける。
高くされて第1の出力素子によ出力動作が制限される領
域では上記可変インピーダンス素子が小さくなり、第1
の出力素子に代えてディプレッション型MOSFETか
らの電流供給が行われて出力電圧を電源電圧まで高くす
ることができる。
な一実施例の回路図が示されている。同図の各回路素子
は、その入力信号を形成する図示しない他の内部回路と
ともに公知の半導体集積回路の製造技術によって、単結
晶シリコンのような1個の半導体基板上において形成さ
れる。
OSFETQ1のゲートに供給される。この出力MOS
FETQ1は、エンハンスメント型とされてソースから
出力信号を形成して出力端子OUTから送出させる。こ
の出力MOSFETQ1のソースには、負荷としてのイ
ンピーダンス手段Z1が設けられる。これにより、この
実施例の出力回路は、ソースフォロワ回路とされる。
される出力電圧を電源電圧VDDまでフルスイングでき
るようにするために、次の各回路素子が付加される。上
記入力信号INは、Nチャンネル型出力MOSFETQ
2のゲートに供給される。この出力MOSFETQ2
は、ディプレッション型とされて同様にソースから出力
信号を形成する。このMOSFETQ2のソースと上記
出力MOSFETQ1のソース、言い換えるならば、出
力端子OUTとの間には可変インピーダンス手段Z2が
設けられる。この可変インピーダンス手段Z2は、入力
信号INのレベルが電源電圧VDD側に絶対値的に大き
くなるにしたがって逆比例的にインピーダンスが小さく
なるように制御される。
源電圧VDDに向かって絶対値的に大きなレベルになる
と、それに対応して可変インピーダンス手段Z2のイン
ピーダンスが小さくされる。つまり、入力信号INが上
記のように高くなると可変インピーダンス手段Z2のイ
ンピーダンスが小さくなり、入力信号INの上昇により
出力MOSFETQ1に流れる電流が減るのを補うよう
に出力MOSFETQ2からの電流を増加させる。この
ようにして、入力信号INに対応して出力端子OUTか
ら出力される出力電圧も電源電圧VDD近傍まで高くで
きる。厳密には、ディプレッション型MOSFETQ2
にはオン抵抗値があるので電源電圧VDDに対してその
オン抵抗による電圧降下に相当する数10mVオーダー
の電圧損失が生じるが、実際上は問題にならず実質的な
フルスイングを行わせることができる。
的な他の一実施例の回路図が示されている。この実施例
では、上記可変インピーダンス手段Z2が入力信号IN
ではなく、出力信号によりインピーダンス制御される。
つまり、この実施例のようなソースフォロワ回路では、
入力信号INと出力信号とが同相で変化するために、図
1のように入力信号INに代えて出力信号を用いるもの
である。このような出力信号を用いた場合でも、図1の
実施例と同様にインピーダンス制御を行うことにより、
実質的なフルスイングが可能になる。
られた演算増幅回路の一実施例の回路図が示されてい
る。同図の各回路素子は、公知の半導体集積回路の製造
技術により、単結晶シリコンのような1個の半導体基板
上において形成される。
FETQ6とQ7は差動形態にされ、共通化されたソー
スと電源電圧VDDとの間に定電流源I1が設けられ
る。これらのMOSFETQ6とQ7のそれぞれのゲー
トは、反転入力端子IN(−)と非反転入力(+)に接
続される。MOSFETQ6とQ7のドレインと回路の
接地電位との間には、アクティブ負荷としてのNチャン
ネル型MOSFETQ8とQ9が設けられる。つまり、
これらのMOSFETQ8とQ9は、電流ミラー形態と
され、入力側のMOSFETQ8のドレインが上記差動
MOSFETQ6のドレインと接続され、出力側のMO
SFETQ9のドレインが他方の差動MOSFETQ7
のドレインに接続される。
の出力信号は一方においてNチャンネル型増幅MOSF
ETQ5のゲートに供給される。このMOSFETQ5
のソースは、回路の接地電位点に接続され、そのドレイ
ンと電源電圧VDDとの間には負荷としての定電流源I
2が設けられることによって反転増幅回路を構成する。
この増幅回路の出力信号VAは、この発明に係るソース
フォロワ出力回路の入力信号とされる。
MOSFETQ1とNチャンネル型のディプレッション
MOSFETQ2のゲートに供給される。上記出力MO
SFETQ1のソースは、前記のような出力端子OUT
に接続される。そして、出力MOSFETQ2のソース
と上記出力端子OUTとの間には、前記可変インピーダ
ンス手段Z2として作用するPチャンネル型のエンハン
スメントMOSFETQ3が設けられる。このMOSF
ETQ3のゲートには、所定の定電圧VBが印加され
る。このMOSFETQ3のソースには、上記出力MO
SFETQ2を通して入力信号INが供給されることに
より、定電圧VBが印加されたゲートと、上記出力MO
SFETQ2を通して入力信号VAに対応してゲート,
ソース間電圧が変化するので可変インピースダンスとし
て作用する。
記インピーダンス手段Z1としてNチャンネル型MOS
FETQ4が設けられる。このMOSFETQ4のゲー
トには、上記初段回路である差動増幅回路の出力信号が
供給される。これにより、出力MOSFETQ1とQ4
のゲートには、互いに逆位相の入力信号が供給されるこ
とにより相補的な動作を行うようにされる。このような
相補的な動作によって、出力MOSFETQ1及びQ2
と出力MOSFETQ4との間で流れる直流電流を小さ
くなり、低消費電力でしかも大きな出力電流を得ること
ができる。なお、MOSFETQ4のドレインとゲート
間には、位相補償用のキャパシタC1が設けられる。
電流の切り替わりの一例を示す特性図が示されている。
同図において、電圧VA’が可変インピーダンス手段と
してのMOSFETQ3がオン状態になる電圧であり、
次式(1)により求めることができる。
OSFETQ2のしいき値電圧、VTHP は、Pチャンネ
ル型のエンハンスメント型MOSFETQ3のしきい値
電圧である。
がオン状態となり、MOSFETQ2からの電流の供給
が開始される。上記MOSFETQ1とQ2のドレイン
電流が等しくなる電圧VA”は、次式(2)により求め
ることができる。
OSFETQ2の出力電流I2とを加算した電流であ
る。また、βNとβPは、それぞれMOSFETQ2と
Q3の導電係数(A/V2 )であり、K2及びK3はM
OSFETQ2とQ3のサイズ(W/L)である。
は共にソースフォロワ回路のために、周波数特性は非常
によく電流供給能力も大きい。ただし、MOSFETQ
3がオン状態になったときに、そのオン抵抗が大きいと
MOSFETQ2の電流が制限される。それ故、MOS
FETQ3は、チャンネル幅Wを大きく形成して出力M
OSFETQ2からの電流が十分に流れるようにするこ
とが望ましい。
の供給能力はシンク・ソース両モードで大きく、かつ2
段アンプのみの構成になり、出力発振に対する安全も十
分に確保することができる。初段回路である差動増幅M
OSFETは、ディプレッション型MOSFETQ6と
Q7を用いているので、電源電圧VDDを含む広い同相
入力電圧範囲を有する。このように、入出力ともにほぼ
0Vから電源電圧VDDまでフル動作する構成であるか
ら、低い電源電圧まで効率のよい信号伝播が可能にな
る。
回路の一実施例の概略ブロック図である。この実施例で
は、1つの半導体装置に2つの演算増幅回路が設けられ
る。つまり、8ピンのパッケージに2つの演算増幅回路
1と2が搭載される。これら演算増幅回路1と2は、図
3に示すような回路から構成される。1つの演算増幅回
路には、前記のように2つの入力端子と1つの出力端子
設けられ、電源供給端子VDDとVSS(0V)を合わ
せて8ピン構成とされる。
記の通りである。すわなち、 (1) 入力信号を受けてソースから出力信号を出力さ
せる第1の出力素子に対して、上記入力信号を受けてソ
ースから出力信号を出力させるディプレッション型MO
SFETと上記入力信号又は出力信号の絶対値的な電圧
レベルに対して逆比例的にインピーダンスが制御される
可変インピーダンス素子とからなる直列回路を並列に設
けることにより、入力信号が高くされて第1の出力素子
によ出力動作が制限される領域では上記可変インピーダ
ンス素子が小さくなり、第1の出力素子に代えてディプ
レッション型MOSFETからの電流供給が行われて出
力電圧を電源電圧まで高くすることができるという効果
が得られる。
て、差動形態のディプレッション型の増幅MOSFET
を含む初段回路と、かかる初段回路の出力信号を反転増
幅する駆動段回路により形成することにより、電源電圧
VDDを含む広い同相入力電圧範囲を有し、入出力とも
にほぼ0Vから電源電圧VDDまでフル動作する構成で
あるから、低い電源電圧まで効率のよい信号伝播が可能
になるという効果が得られる。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、図1
ないし図3において、出力MOSFETQ1は、NPN
型のバイポーラ型トランジスタであってもよい。このよ
うなバイポーラ型トランジスタを用いる場合にも、ベー
ス入力電圧に対してエミッタ出力電圧は、そのベース,
エミッタ間電圧だけレベル損失が生じるので、この発明
の適用により同様に電源電圧まで大きな出力電圧を得る
ことができる。
FETの導電型は逆にするものであってもよい。この場
合、電源電圧として負の電圧を用いるようにすればよ
い。また、上記のようなバイポーラ型トランジスタを用
いる場合でも、同様にその導電型を逆にして用いること
ができる。この発明は、半導体集積回路装置に形成され
るソース又はエミッタフォロワ出力回路に広く利用でき
る。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、入力信号を受けてソース又
はエミッタから出力信号を出力させる第1の出力素子に
対して、上記入力信号を受けてソースから出力信号を出
力させるディプレッション型MOSFETと上記入力信
号又は出力信号の絶対値的な電圧レベルに対して逆比例
的にインピーダンスが制御される可変インピーダンス素
子とからなる直列回路を並列に設けることにより、入力
信号が高くされて第1の出力素子によ出力動作が制限さ
れる領域では上記可変インピーダンス素子が小さくな
り、第1の出力素子に代えてディプレッション型MOS
FETからの電流供給が行われて出力電圧を電源電圧ま
で高くすることができる。
形態のディプレッション型の増幅MOSFETを含む初
段回路と、かかる初段回路の出力信号を反転増幅する駆
動段回路により形成することにより、電源電圧VDDを
含む広い同相入力電圧範囲を有し、入出力ともにほぼ0
Vから電源電圧VDDまでフル動作する構成であるか
ら、低い電源電圧まで効率のよい信号伝播が可能にな
る。
示す回路図である。
例を示す回路図である。
回路の一実施例を示す回路図である。
るための特性図である。
を示す概略ブロック図である。
段、Z2…可変インピーダンス手段、C1…キャパシ
タ、I1,I2…定電流源、IN(+),IN(−)…
入力端子、OUT…出力端子、1,2…演算増幅回路。
Claims (3)
- 【請求項1】 入力信号を受けてソース又はエミッタか
ら出力信号を出力させる第1の出力素子と、上記入力信
号を受けてソースから出力信号を出力させるディプレッ
ション型MOSFETと、かかるディプレッション型M
OSFETと直列形態にされ、上記入力信号又は出力信
号の絶対値的な電圧レベルに対して逆比例的にインピー
ダンスが制御される可変インピーダンス素子とを含むこ
とを特徴とする出力回路。 - 【請求項2】 上記可変インピーダンス素子は、上記デ
ィプレッション型MOSFETのソースと上記第1の出
力素子のソース又はエミッタとの間に設けられ、ゲート
に所定の定電圧が印加され、上記ディプレッション型M
OSFETの逆導電型のエンハンスメント型MOSFE
Tであることを特徴とする請求項1の出力回路。 - 【請求項3】 上記入力信号は、差動形態のディプレッ
ション型の増幅MOSFETを含む初段回路と、かかる
初段回路の出力信号を反転増幅する駆動段回路により形
成され、上記第1の出力素子には上記初段回路の出力信
号を受けて上記第1の出力素子とは相補的に動作させら
れる第2の出力素子が直列形態に設けられるものである
ことを特徴とする請求項1又は請求項2の出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25139394A JP3343299B2 (ja) | 1994-09-20 | 1994-09-20 | 出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25139394A JP3343299B2 (ja) | 1994-09-20 | 1994-09-20 | 出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0888522A true JPH0888522A (ja) | 1996-04-02 |
JP3343299B2 JP3343299B2 (ja) | 2002-11-11 |
Family
ID=17222182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25139394A Expired - Lifetime JP3343299B2 (ja) | 1994-09-20 | 1994-09-20 | 出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3343299B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7167050B2 (en) | 1999-08-10 | 2007-01-23 | Oki Electric Industry Co., Ltd. | Operational amplifier having large output current with low supply voltage |
JP2007124284A (ja) * | 2005-10-28 | 2007-05-17 | Denso Corp | 出力回路およびそれに用いられる定電流源回路 |
JP2007288646A (ja) * | 2006-04-19 | 2007-11-01 | Sharp Corp | バッファ回路及び固体撮像装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105099381B (zh) * | 2014-05-23 | 2018-12-14 | 联咏科技股份有限公司 | 运算放大器 |
-
1994
- 1994-09-20 JP JP25139394A patent/JP3343299B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7167050B2 (en) | 1999-08-10 | 2007-01-23 | Oki Electric Industry Co., Ltd. | Operational amplifier having large output current with low supply voltage |
JP2007124284A (ja) * | 2005-10-28 | 2007-05-17 | Denso Corp | 出力回路およびそれに用いられる定電流源回路 |
JP4508081B2 (ja) * | 2005-10-28 | 2010-07-21 | 株式会社デンソー | 出力回路およびそれに用いられる定電流源回路 |
JP2007288646A (ja) * | 2006-04-19 | 2007-11-01 | Sharp Corp | バッファ回路及び固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3343299B2 (ja) | 2002-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8149055B2 (en) | Semiconductor integrated circuit device | |
JP4315299B2 (ja) | 低電圧演算増幅器とその方法 | |
JP5798635B2 (ja) | カレントミラーおよび高コンプライアンス単段増幅器 | |
US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
US5177450A (en) | Cmos power amplifier | |
US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
JPH1022750A (ja) | 低電圧演算増幅器の入力段および方法 | |
JPH0616571B2 (ja) | 電流増幅装置 | |
US5789980A (en) | Amplifier and semiconductor device which are operated at a low voltage | |
JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
US4749955A (en) | Low voltage comparator circuit | |
JPH0235485B2 (ja) | ||
JP3343299B2 (ja) | 出力回路 | |
JPS6021605A (ja) | 正帰還を利用するcmos高利得増幅器 | |
JP4723772B2 (ja) | Ab級cmos出力回路 | |
JP3341945B2 (ja) | 演算増幅器 | |
JPH0257721B2 (ja) | ||
JP4672883B2 (ja) | 半導体装置 | |
US6064263A (en) | DTCMOS differential amplifier | |
JPH11308055A (ja) | プッシュプル増幅回路 | |
US20020121919A1 (en) | Low voltage rail-to-rail CMOS output stage | |
JP4988979B2 (ja) | 増幅回路 | |
JP3104637B2 (ja) | 発振回路 | |
JPH04212508A (ja) | Cmos増幅回路 | |
JP2570050B2 (ja) | ディジタル回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |